JP5699057B2 - プログラマブルデバイス、プログラマブルデバイスのリコンフィグ方法および電子デバイス - Google Patents
プログラマブルデバイス、プログラマブルデバイスのリコンフィグ方法および電子デバイス Download PDFInfo
- Publication number
- JP5699057B2 JP5699057B2 JP2011182103A JP2011182103A JP5699057B2 JP 5699057 B2 JP5699057 B2 JP 5699057B2 JP 2011182103 A JP2011182103 A JP 2011182103A JP 2011182103 A JP2011182103 A JP 2011182103A JP 5699057 B2 JP5699057 B2 JP 5699057B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- unit
- control circuit
- reconfiguration
- occurred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
- H03K19/17756—Structural details of configuration resources for partial configuration or partial reconfiguration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1658—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/079—Root cause analysis, i.e. error or fault diagnosis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/142—Reconfiguring to eliminate the error
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1608—Error detection by comparing the output signals of redundant hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
- H03K19/17764—Structural details of configuration resources for reliability
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Quality & Reliability (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Biomedical Technology (AREA)
- Health & Medical Sciences (AREA)
- Logic Circuits (AREA)
- Hardware Redundancy (AREA)
- Microcomputers (AREA)
Description
近年では、様々な電子システム装置の制御用ロジック回路としてプログラマブルデバイスが多用されている。特にプログラマブルデバイスの中でもFPGA(Field Programmable Gate Array)の利用は増大している。FPGAは、ロジック回路情報をデバイス内部のメモリ(コンフィギュレーションメモリ、以下コンフィグメモリと称す)に格納して演算回路や制御回路を構築するが、このメモリに格納されたデータがソフトエラーにより破壊されることで、電子システム装置の誤作動を引き起こす可能性があることが問題視されつつある。通常、システムとして誤動作による影響がでないよう考えられているが、消費電力、開発、検証工数、コスト等の増大を招く要因となっている。
(1)複数の制御回路と、前記複数の制御回路からの出力を比較してエラーの発生を検査する比較部と、前記比較部にてエラーが発生していると判断された場合に、前記複数の制御回路のうちエラーが発生していない制御回路の内部状態を記憶する記憶部と、前記比較部にてエラーが発生していると判断された制御回路をリコンフィグするリコンフィグ部と、前記記憶部に記憶されたエラーが発生していない制御回路の内部状態を、前記比較部にてエラーが発生していると判断された制御回路に入力する制御部と、を備えるプログラマブルデバイスである。
図1に記載のプログラマブルデバイス1は、リコンフィグ制御部2と、冗長回路部3(制御回路部4、5、6)と、多数決回路部7と、クロック制御部8と、入力記録部9と、選択器10と、追跡制御部11と、記録データ選択部12と、状態記録部13と、を備えて構成される。
クロック制御部8は、外部からクロック信号15を受け取り、定常状態で使用する周波数のクロック信号18または周波数を変更したクロック信号19を制御回路部4、5、6、リコンフィグ制御部2、多数決回路部7、入力記録部9、追跡制御部11、記録データ選択部12、状態記録部13の各部位へ出力する。
多数決回路部7は、環境放射線耐性を向上するために制御回路部4、5、6の出力データに対して多数決処理を行い、ソフトエラーの発生有無またはソフトエラーの発生している制御回路部を特定する。その結果、制御回路部4乃至6のいずれかにエラーが発生していると判断した場合は、エラーが発生したことを知らせる信号20、21、23をそれぞれ追跡制御部11、リコンフィグ制御部2、記録データ選択部12に送る。また、判定結果を出力信号17として外部に出力する。
状態記録部13は、記録データ選択部12との間でデータやり取りを行い、記録データ選択部12で選ばれたエラーが発生していない正常な制御回路部の内部状態を格納する。
リコンフィグ制御部2は、エラーが発生したことを知らせる多数決回路部7からの信号21を受信し、コンフィグ制御信号14を外部とやり取りすることにより、所望の機能を実現するための回路情報を格納するプログラマブルデバイスに設けられているコンフィギュレーションメモリ(開示せず)への書き込み制御を行う。コンフィギュレーションメモリとは、プログラマブルデバイスを実現するために必須のメモリであり、一般的に用いられる。図1に開示された全ての部位がコンフィギュレーションメモリに格納され、回路機能を実現する。
入力記録部9は、制御回路部4、5、6へ入力するための外部からの入力信号16を一時的に記録し、選択器10に対して出力する。
追跡制御部11は、多数決回路部7からの制御回路の一部にエラーが発生したことを知らせる信号20とリコンフィグ制御部3からの出力信号とに基づき、一時的に早めたクロック信号を出力し、一部の処理を高速化するようクロック制御部8に入力する。また、追跡制御部11から選択器10に出力信号の選択を指示する信号を出力する。
また、多数決回路部7から追跡制御部11に対しての制御回路の一部にエラーが発生したことを知らせる信号20と、多数決回路部7からリコンフィグ制御部2に対して制御回路の一部にエラーが発生したことを知らせる信号21と、多数決回路部7から記録データ選択部12に対して制御回路の一部にエラーが発生したことを知らせる信号23とにより、制御回路の一部にソフトエラーが発生したことを関係する各制御部へ伝える。また、信号20を受けた後、追跡制御部11からクロック制御部8へ同様にエラーの発生を伝えるとともに、プログラマブルデバイス1内部に分配するクロック信号の中で周波数を変更する部位を指示する情報を渡す。
制御回路部4、5、6を所望の機能を有する回路で構成し、その制御回路が定常動作を開始した後、制御回路部4乃至6からの出力に基づいて多数決回路部7でソフトエラーの監視処理を開始する(step31)。なお、ソフトエラー検出は、多数決回路部7での検出だけでなく、プログラマブルデバイスのコンフィグメモリのデータ反転を監視する手段により検出しても良い。
Step31にてソフトエラーを検出した場合(step32のYes)、多数決回路部7での検出結果に基づき正常な制御回路部を記録データ選択部12にて選択し、正常な制御回路部の内部状態を状態記録部13に格納する(step33)。内部状態とは、例えば、制御回路部がプロセッサの場合、ステータスレジスタを示す。また、Step31にてソフトエラーを検出した場合(step32のNo)は、エラーを検出するまで引き続きエラー監視処理を続ける。
次に、ソフトエラーが発生した制御回路部のリコンフィグ動作を開始し(step35)、リコンフィグが終了した後、状態記録部13から動作を停止した時点の状態データをロードする(step43)。
その後、リコンフィグした制御回路の入力を入力記録部9からの入力側へ切り替え(step36)、リコンフィグした制御回路部の動作周波数をクロック制御部8により切り替える(step37)。
正常な制御回路部の処理フェーズに追いついたと判定した場合、選択器10により外部からの入力信号に切り替える(step38)。
図4の例では、制御回路部4にソフトエラーが発生した場合を示す。制御回路部4で、ソフトエラーが発生した際、記録データ選択部12の動作開始(図中、イネーブル状態)を発行し、この信号を受けて状態記録部13は、正常な制御回路部5または6の内部状態を格納する。同時に入力記録部9への入力信号16の記録を開始する。状態記録部13での記録が完了した後、制御回路部4のリコンフィグを開始する。リコンフィグが完了した後、状態記録部13からデータをロードする。データのロードが完了した後、制御回路部4の動作周波数を制御回路部5と制御回路部6より早くする。なお、制御回路部5と6を制御回路部4より遅くしても良い。
プログラマブルデバイス1において、所望の機能を構成する制御回路部4乃至6に本発明の回路構成を付加する機能を有するプログラムにおいて、その入力画面は、制御回路部の冗長数を表す冗長度と、ソフトエラーが発生した制御回路部と発生していない制御回路部との動作周波数比と、状態記録部13における記録格納サイズを表す状態レジスタサイズと、入力記録部9の入力信号を記録するサイズを表すバッファ深さとを入力することができる。このGUI画面では、入力記録部9と、選択器10と、追跡制御部11と、記録データ選択部12と、状態記録部13と、その間の接続情報を生成する機能を有する。
なお、冗長化した制御回路部以外についても、環境放射線によるソフトエラーの発生が懸念されるため、コンフィグメモリのエラー検出手段により監視するものとする。
以上述べたように、本実施例によれば、電子システム製品に用いるプログラマブルデバイスの環境放射線によるソフトエラーからの復旧時に、ソフトエラー発生部位のリコンフィグを、システム停止することなく実現でき、通信機器等の社会インフラを支えるシステムの高信頼化できる。
2 リコンフィグ制御部
3 冗長回路部
4 制御回路部
5 制御回路部(制御回路部4の複製)
6 制御回路部(制御回路部4の複製)
7 多数決回路部
8 クロック制御部
10 入力信号選択部
11 追跡制御部
12 記録データ選択部
13 状態記録部
14 コンフィグ制御信号
15 クロック信号
16 入力信号(制御回路部への入力信号)
17 出力信号(制御回路部の出力信号)
18 定常クロック信号
19 リコンフィグからの復旧時に使用するクロック信号
20 多数決回路部から追跡制御部へのソフトエラー検出信号
21 多数決回路部からリコンフィグ制御部へのソフトエラー検出信号
22 制御回路部から記録データ選択部への内部状態データ信号
23 多数決回路部から記録データ選択部へのソフトエラー検出信号
Claims (8)
- 複数の制御回路と、
前記複数の制御回路からの出力を比較してエラーの発生を検査する比較部と、
前記比較部にてエラーが発生していると判断された場合に、前記複数の制御回路のうちエラーが発生していない制御回路の内部状態を記憶する記憶部と、
前記比較部にてエラーが発生していると判断された制御回路をリコンフィグするリコンフィグ部と、
前記記憶部に記憶されたエラーが発生していない制御回路の内部状態を、前記比較部にてエラーが発生していると判断された制御回路に入力する制御部と、
外部からの入力信号を記録する入力記録部と、を備え、
前記制御部では、前記エラーが発生していると判断された制御回路が前記エラーが発生していない制御回路の処理状態に追いつくまで、前記入力記録部に記録された入力信号を前記エラーが発生していると判断された制御回路に入力することを特徴とするプログラマブルデバイス。 - 複数の制御回路と、
前記複数の制御回路からの出力を比較してエラーの発生を検査する比較部と、
前記比較部にてエラーが発生していると判断された場合に、前記複数の制御回路のうちエラーが発生していない制御回路の内部状態を記憶する記憶部と、
前記比較部にてエラーが発生していると判断された制御回路をリコンフィグするリコンフィグ部と、
前記記憶部に記憶されたエラーが発生していない制御回路の内部状態を、前記比較部にてエラーが発生していると判断された制御回路に入力する制御部と、
前記比較部からのエラー検出信号と前記リコンフィグ部からのリコンフィグ信号とに基づきリコンフィグ状態を監視する監視部と、を備えることを特徴とするプログラマブルデバイス。 - 請求項1または2記載のプログラマブルデバイスであって、
前記リコンフィグ部では、前記比較部にてエラーが発生していると判断された制御回路の回路情報を書き直すことを特徴とするプログラマブルデバイス。 - 請求項1乃至3のいずれかに記載のプログラマブルデバイスであって、
さらに、前記複数の制御回路のいずれかにエラー信号を挿入するエラー挿入部を備えることを特徴とするプログラマブルデバイス。 - 請求項1乃至4のいずれかに記載のプログラマブルデバイスを備えた電子デバイスであって、
前記リコンフィグ部によるリコンフィグを制御するプロセッサと、
前記リコンフィグ部におけるリコンフィグにて用いるコンフィグデータメモリを格納するコンフィグデータメモリ部と、を備える電子デバイス。 - 比較部が複数の制御回路からの出力を比較してエラーの発生を検査する比較工程と、
前記比較工程にて前記比較部がエラーが発生していると判断した場合に、記憶部が前記複数の制御回路のうちエラーが発生していない制御回路の内部状態を記憶する記憶工程と、
リコンフィグ部が前記比較工程にてエラーが発生していると判断された制御回路をリコンフィグするリコンフィグ工程と、
前記記憶工程にて前記記憶部に記憶されたエラーが発生していない制御回路の内部状態を、制御部が前記比較工程にてエラーが発生していると判断された制御回路に入力する制御工程と、
入力記録部が外部からの入力信号を記録する入力記録工程と、を備え、
前記制御工程では、前記エラーが発生していると判断された制御回路が前記エラーが発生していない制御回路の処理状態に追いつくまで、前記制御部が前記入力記録工程にて記録した入力信号を前記エラーが発生していると判断された制御回路に入力することを特徴とするプログラマブルデバイスのリコンフィグ方法。 - 請求項6に記載のプログラマブルデバイスのリコンフィグ方法であって、
さらに、エラー挿入部が前記複数の制御回路のいずれかにエラー信号を挿入するエラー挿入工程を備えることを特徴とするプログラマブルデバイスのリコンフィグ方法。 - 請求項6または7に記載のプログラマブルデバイスのリコンフィグ方法であって、
さらに、前記比較工程における比較結果であるエラー検出信号と前記リコンフィグ工程におけるリコンフィグ処理完了信号とに基づき、監視部がリコンフィグ状態を監視する監視工程を備えることを特徴とするプログラマブルデバイスのリコンフィグ方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011182103A JP5699057B2 (ja) | 2011-08-24 | 2011-08-24 | プログラマブルデバイス、プログラマブルデバイスのリコンフィグ方法および電子デバイス |
US14/232,930 US20140164839A1 (en) | 2011-08-24 | 2012-06-25 | Programmable device, method for reconfiguring programmable device, and electronic device |
PCT/JP2012/066101 WO2013027482A1 (ja) | 2011-08-24 | 2012-06-25 | プログラマブルデバイス、プログラマブルデバイスのリコンフィグ方法および電子デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011182103A JP5699057B2 (ja) | 2011-08-24 | 2011-08-24 | プログラマブルデバイス、プログラマブルデバイスのリコンフィグ方法および電子デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013046181A JP2013046181A (ja) | 2013-03-04 |
JP5699057B2 true JP5699057B2 (ja) | 2015-04-08 |
Family
ID=47746237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011182103A Active JP5699057B2 (ja) | 2011-08-24 | 2011-08-24 | プログラマブルデバイス、プログラマブルデバイスのリコンフィグ方法および電子デバイス |
Country Status (3)
Country | Link |
---|---|
US (1) | US20140164839A1 (ja) |
JP (1) | JP5699057B2 (ja) |
WO (1) | WO2013027482A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014178793A (ja) * | 2013-03-14 | 2014-09-25 | Hitachi Ltd | 情報処理システム |
WO2014141455A1 (ja) * | 2013-03-15 | 2014-09-18 | 株式会社日立製作所 | Fpga回路 |
JP6038706B2 (ja) * | 2013-03-29 | 2016-12-07 | 大同信号株式会社 | 二線式検査回路搭載fpga |
JP2014229130A (ja) * | 2013-05-23 | 2014-12-08 | 株式会社日立製作所 | 高信頼プロセッサおよびそれを用いた高信頼制御装置 |
JPWO2015068207A1 (ja) * | 2013-11-05 | 2017-03-09 | 株式会社日立製作所 | プログラマブルデバイス |
WO2015111176A1 (ja) * | 2014-01-24 | 2015-07-30 | 株式会社日立製作所 | プログラマブルデバイス、エラー保持システム、及び電子システム装置 |
US9547328B2 (en) * | 2014-02-12 | 2017-01-17 | Ge-Hitachi Nuclear Energy Americas Llc | Methods and apparatuses for reducing common mode failures of nuclear safety-related software control systems |
JP6282482B2 (ja) | 2014-02-18 | 2018-02-21 | 株式会社日立製作所 | プログラマブル回路装置、コンフィギュレーション情報修復方法 |
JP2015201813A (ja) * | 2014-04-10 | 2015-11-12 | 株式会社日立製作所 | プログラマブルゲートアレイ |
US10318376B2 (en) * | 2014-06-18 | 2019-06-11 | Hitachi, Ltd. | Integrated circuit and programmable device |
US9362913B1 (en) * | 2014-09-26 | 2016-06-07 | Altera Corporation | Circuitry for implementing multi-mode redundancy and arithmetic functions |
WO2017094162A1 (ja) * | 2015-12-03 | 2017-06-08 | 三菱電機株式会社 | 多重系システム |
JP6722010B2 (ja) * | 2016-03-16 | 2020-07-15 | ソニー・オリンパスメディカルソリューションズ株式会社 | 医療用観察システム |
JP6917168B2 (ja) * | 2016-04-01 | 2021-08-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US10263119B2 (en) * | 2016-09-23 | 2019-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Programmable device with high reliability for a semiconductor device, display system, and electronic device |
JP6546213B2 (ja) * | 2017-04-13 | 2019-07-17 | ファナック株式会社 | 回路構成最適化装置及び機械学習装置 |
JP6490316B1 (ja) * | 2018-02-28 | 2019-03-27 | 三菱電機株式会社 | 出力判定回路 |
JP6889138B2 (ja) * | 2018-10-16 | 2021-06-18 | Necプラットフォームズ株式会社 | 格納装置及び格納方法 |
JP7463650B2 (ja) * | 2020-03-27 | 2024-04-09 | Kddi株式会社 | データ処理装置およびデータ処理方法 |
Family Cites Families (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4733353A (en) * | 1985-12-13 | 1988-03-22 | General Electric Company | Frame synchronization of multiply redundant computers |
JPH0778750B2 (ja) * | 1985-12-24 | 1995-08-23 | 日本電気株式会社 | 高信頼性コンピュータ方式 |
JPH0731537B2 (ja) * | 1987-09-11 | 1995-04-10 | 株式会社日立製作所 | 多重化制御装置 |
US4965717A (en) * | 1988-12-09 | 1990-10-23 | Tandem Computers Incorporated | Multiple processor system having shared memory with private-write capability |
US5295258A (en) * | 1989-12-22 | 1994-03-15 | Tandem Computers Incorporated | Fault-tolerant computer system with online recovery and reintegration of redundant components |
US5812757A (en) * | 1993-10-08 | 1998-09-22 | Mitsubishi Denki Kabushiki Kaisha | Processing board, a computer, and a fault recovery method for the computer |
US5903717A (en) * | 1997-04-02 | 1999-05-11 | General Dynamics Information Systems, Inc. | Fault tolerant computer system |
US5923830A (en) * | 1997-05-07 | 1999-07-13 | General Dynamics Information Systems, Inc. | Non-interrupting power control for fault tolerant computer systems |
US6625756B1 (en) * | 1997-12-19 | 2003-09-23 | Intel Corporation | Replay mechanism for soft error recovery |
US6085350A (en) * | 1998-03-04 | 2000-07-04 | Motorola, Inc. | Single event upset tolerant system and method |
US6504411B2 (en) * | 2000-11-02 | 2003-01-07 | Intersil Americas Inc. | Redundant latch circuit and associated methods |
US7036059B1 (en) * | 2001-02-14 | 2006-04-25 | Xilinx, Inc. | Techniques for mitigating, detecting and correcting single event upset effects in systems using SRAM-based field programmable gate arrays |
US6862693B2 (en) * | 2001-04-13 | 2005-03-01 | Sun Microsystems, Inc. | Providing fault-tolerance by comparing addresses and data from redundant processors running in lock-step |
US6938183B2 (en) * | 2001-09-21 | 2005-08-30 | The Boeing Company | Fault tolerant processing architecture |
JP3982353B2 (ja) * | 2002-07-12 | 2007-09-26 | 日本電気株式会社 | フォルトトレラントコンピュータ装置、その再同期化方法及び再同期化プログラム |
JP2004046599A (ja) * | 2002-07-12 | 2004-02-12 | Nec Corp | フォルトトレラントコンピュータ装置、その再同期化方法及び再同期化プログラム |
DE10317650A1 (de) * | 2003-04-17 | 2004-11-04 | Robert Bosch Gmbh | Programmgesteuerte Einheit und Verfahren |
US7426656B2 (en) * | 2004-03-30 | 2008-09-16 | Hewlett-Packard Development Company, L.P. | Method and system executing user programs on non-deterministic processors |
US6937527B1 (en) * | 2004-05-27 | 2005-08-30 | Hewlett-Packard Development Company, L.P. | High reliability triple redundant latch with voting logic on each storage node |
US7095262B2 (en) * | 2004-07-19 | 2006-08-22 | Hewlett-Packard Development Company, Lp. | High reliability triple redundant latch with integrated testability |
US7308605B2 (en) * | 2004-07-20 | 2007-12-11 | Hewlett-Packard Development Company, L.P. | Latent error detection |
US7027333B2 (en) * | 2004-09-03 | 2006-04-11 | Hewlett-Packard Development Company, L.P. | High reliability triple redundant memory element with integrated testability and voting structures on each latch |
US7437599B2 (en) * | 2005-02-15 | 2008-10-14 | Maxwell Technologies, Inc. | System and method for effectively implementing an immunity mode in an electronic device |
US20060236158A1 (en) * | 2005-04-15 | 2006-10-19 | Thayer Larry J | Memory element for mitigating soft errors in logic |
US7590885B2 (en) * | 2005-04-26 | 2009-09-15 | Hewlett-Packard Development Company, L.P. | Method and system of copying memory from a source processor to a target processor by duplicating memory writes |
US7647543B2 (en) * | 2006-02-01 | 2010-01-12 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Reprogrammable field programmable gate array with integrated system for mitigating effects of single event upsets |
US20070260939A1 (en) * | 2006-04-21 | 2007-11-08 | Honeywell International Inc. | Error filtering in fault tolerant computing systems |
JP2007293701A (ja) * | 2006-04-26 | 2007-11-08 | Canon Inc | 動的再構成可能デバイスの制御装置及び方法 |
US7482831B2 (en) * | 2006-05-10 | 2009-01-27 | Alcatel-Lucent Usa Inc. | Soft error tolerant flip flops |
FR2925191B1 (fr) * | 2007-12-14 | 2010-03-05 | Thales Sa | Architecture de traitement numerique a haute integrite a multiples ressources supervisees |
US7906984B1 (en) * | 2008-02-26 | 2011-03-15 | The United States Of America As Represented By The Secretary Of The Air Force | Relocatable field programmable gate array bitstreams for fault tolerance |
US7576557B1 (en) * | 2008-03-26 | 2009-08-18 | Xilinx, Inc. | Method and apparatus for mitigating one or more event upsets |
US20090249174A1 (en) * | 2008-04-01 | 2009-10-01 | International Business Machines Corporation | Fault Tolerant Self-Correcting Non-Glitching Low Power Circuit for Static and Dynamic Data Storage |
WO2010038096A1 (en) * | 2008-09-30 | 2010-04-08 | Freescale Semiconductor, Inc. | Method and apparatus for handling an output mismatch |
US8161441B2 (en) * | 2009-07-24 | 2012-04-17 | StarDFX Technologies, Inc. | Robust scan synthesis for protecting soft errors |
JP5421152B2 (ja) * | 2010-03-08 | 2014-02-19 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US8612814B1 (en) * | 2010-06-14 | 2013-12-17 | Altera Corporation | Memory error detection circuitry |
ES2694803T3 (es) * | 2010-10-28 | 2018-12-27 | Data Device Corporation | Sistema, método y aparato para la corrección de errores en sistemas multiprocesador |
-
2011
- 2011-08-24 JP JP2011182103A patent/JP5699057B2/ja active Active
-
2012
- 2012-06-25 WO PCT/JP2012/066101 patent/WO2013027482A1/ja active Application Filing
- 2012-06-25 US US14/232,930 patent/US20140164839A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20140164839A1 (en) | 2014-06-12 |
JP2013046181A (ja) | 2013-03-04 |
WO2013027482A1 (ja) | 2013-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5699057B2 (ja) | プログラマブルデバイス、プログラマブルデバイスのリコンフィグ方法および電子デバイス | |
Mitra et al. | Robust system design to overcome CMOS reliability challenges | |
JP6290934B2 (ja) | プログラマブルデバイス、エラー保持システム、及び電子システム装置 | |
CN100578462C (zh) | 降低时钟同步双模冗余系统中错误率的装置、方法和系统 | |
EP3076298B1 (en) | Methods and apparatus for embedding an error correction code in memory cells | |
CN103971732A (zh) | 监控fpga的单粒子翻转效应并纠正重加载的方法及系统 | |
Anjankar et al. | FPGA based multiple fault tolerant and recoverable technique using triple modular redundancy (FRTMR) | |
JP5198375B2 (ja) | 測定装置及び測定方法 | |
US8436646B1 (en) | Reconfigurable logic block with user RAM | |
Kastil et al. | Dependability analysis of fault tolerant systems based on partial dynamic reconfiguration implemented into FPGA | |
JP5722754B2 (ja) | ソフトエラー耐性調整機能を備えた電子システム装置及びソフトエラー耐性調整方法 | |
Miculka et al. | Generic partial dynamic reconfiguration controller for transient and permanent fault mitigation in fault tolerant systems implemented into fpga | |
WO2014115289A1 (ja) | プログラマブルデバイス及び電子システム装置 | |
Gericota et al. | On-line self-healing of circuits implemented on reconfigurable FPGAs | |
Major et al. | Radpc: A novel single-event upset mitigation strategy for field programmable gate array–based space computing | |
JP5838103B2 (ja) | 電子装置、ソフトエラー耐性評価システム及び評価方法 | |
JP6263649B2 (ja) | プログラマブルデバイス及びそれを用いた制御装置、及びその障害対策方法 | |
Salewski et al. | Fault handling in FPGAs and microcontrollers in safety-critical embedded applications: A comparative survey | |
Wirthlin et al. | Hybrid Configuration Scrubbing for Xilinx 7-Series FPGAs | |
JP7339587B2 (ja) | 核反応検出装置及び核反応検出方法並びに核反応検出プログラム | |
Kudva et al. | Balancing new reliability challenges and system performance at the architecture level | |
Miculka | Methodology for fault tolerant systems design into limited implementation area in FPGA | |
Veeravalli et al. | A versatile architecture for long-term monitoring of single-event transient durations | |
Lee et al. | Fault recovery time analysis for coarse-grained reconfigurable architectures | |
Wang | Virtex-5QV FPGA External Configuration Management |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150216 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5699057 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |