KR20220164595A - 메모리의 조절 방법, 조절 시스템 및 반도체 소자 - Google Patents

메모리의 조절 방법, 조절 시스템 및 반도체 소자 Download PDF

Info

Publication number
KR20220164595A
KR20220164595A KR1020227039067A KR20227039067A KR20220164595A KR 20220164595 A KR20220164595 A KR 20220164595A KR 1020227039067 A KR1020227039067 A KR 1020227039067A KR 20227039067 A KR20227039067 A KR 20227039067A KR 20220164595 A KR20220164595 A KR 20220164595A
Authority
KR
South Korea
Prior art keywords
memory
transistor
temperature
substrate bias
mapping relationship
Prior art date
Application number
KR1020227039067A
Other languages
English (en)
Inventor
슈-리앙 닝
준 헤
잔 잉
지 리우
Original Assignee
창신 메모리 테크놀로지즈 아이엔씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 창신 메모리 테크놀로지즈 아이엔씨 filed Critical 창신 메모리 테크놀로지즈 아이엔씨
Publication of KR20220164595A publication Critical patent/KR20220164595A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2277—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Abstract

본 출원의 실시예는 메모리의 조절 방법, 조절 시스템 및 반도체 소자를 제공하고, 메모리의 조절 방법은, 트랜지스터의 온도, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스 및 메모리의 실제 데이터 기입 시간의 맵핑 관계를 획득하는 단계; 트랜지스터의 현재 온도를 획득하는 단계; 및 현재 온도 및 맵핑 관계에 기반하여 기판 바이어스를 조정하여, 조정된 기판 바이어스에 대응되는 실제 데이터 기입 시간으로 하여금 기설정된 기입 시간 내에 위치하도록 하는 단계를 포함한다. 온도가 메모리의 실제 데이터 기입 시간에 영향을 미치므로, 먼저 트랜지스터의 온도, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스 및 실제 데이터 기입 시간 사이의 맵핑 관계를 획득하고, 트랜지스터의 현재 온도에 따라 메모리의 실제 데이터 기입 시간을 획득하며, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스를 조정하는 것을 통해, 현재 온도 하에서의 트랜지스터의 메모리의 실제 데이터 기입 시간을 조정한다.

Description

메모리의 조절 방법, 조절 시스템 및 반도체 소자
관련 출원에 대한 상호 참조
본 출원은 출원 번호가 202010879444.2이고, 출원일이 2020년 08월 27일이며, 출원 명칭이 “메모리의 조절 방법, 조절 시스템 및 반도체 소자”인 중국 특허 출원에 기반하여 제출하였고, 상기 중국 특허 출원의 우선권을 주장하는 바, 상기 중국 특허 출원의 모든 내용은 참조로서 본 출원에 인용된다.
본 출원의 실시예는 반도체 분야에 관한 것으로서, 특히 메모리의 조절 방법, 조절 시스템 및 반도체 소자에 관한 것이다.
메모리는 컴퓨터의 세 가지 필수 부품 중의 하나로서, 시스템 성능을 결정하는 관건적 기기이다. 메모리는 하나의 임시 창고와 같이, 데이터의 중계 및 임시 저장을 책임진다.
메모리의 관건적 성능 지표는 메모리가 더이터를 판독/기입하는 시간이다. 스트로브 트랜지스터와 커패시터의 충전은 일정한 시간이 필요되고, 즉 메모리의 데이터 기입은 일정한 기입 주기가 필요되므로, 메모리의 데이터 기입은 스토리지 커패시터에 즉시 기입되는 것이 아니다. 데이터의 기입의 정확성을 보장하기 위해, 모두 충분한 데이터 기입 시간을 미리 남겨둔다.
그러나, 메모리의 실제 데이터 기입 시간이 온도의 영향을 받음으로 인해, 메모리의 실제 데이터 기입 시간이 미리 남겨둔 충분한 데이터 기입 시간보다 클 수 있음으로써, 데이터가 스토리지 커패시터에 완전히 기입되지 않을 수 있다.
본 출원의 실시예의 제1 측면에 따르면, 메모리의 조절 방법을 제공하며, 메모리는 트랜지스터를 포함하고, 트랜지스터의 게이트는 메모리의 워드 라인에 전기적으로 연결되며, 트랜지스터의 소스/드레인의 일단은 감지 증폭기를 통해 메모리의 비트 라인에 전기적으로 연결되고, 타단은 메모리의 스토리지 커패시터에 전기적으로 연결되며, 상기 방법은, 트랜지스터의 온도, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스 및 메모리의 실제 데이터 기입 시간의 맵핑 관계를 획득하는 단계; 트랜지스터의 현재 온도를 획득하는 단계; 및 현재 온도 및 맵핑 관계에 기반하여 기판 바이어스를 조정하여, 조정된 기판 바이어스에 대응되는 실제 데이터 기입 시간으로 하여금 기설정된 기입 시간 내에 있도록 하는 단계를 포함한다.
종래 기술에 비해, 온도가 메모리의 실제 데이터 기입 시간에 영향을 미치므로, 먼저 트랜지스터의 온도, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스 및 메모리의 실제 데이터 기입 시간 사이의 맵핑 관계를 획득하고, 트랜지스터의 현재 온도에 따라 메모리의 실제 데이터 기입 시간을 획득하며, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스를 조정하는 것을 통해 현재 온도 하에서의 트랜지스터의 메모리의 실제 데이터 기입 시간을 조정하여, 조정된 메모리의 데이터 기입 시간으로 하여금 기설정된 시간 내에 위치하도록 함으로써, 데이터가 스토리지 커패시터에 완전히 기입되는 것을 보장한다.
본 출원의 실시예의 제2 측면에 따르면, 메모리의 조절 시스템을 제공하고, 상기 메모리의 조절 시스템은, 트랜지스터의 온도, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스 및 메모리의 실제 데이터 기입 시간의 맵핑 관계를 획득하기 위한 제1 획득 모듈; 트랜지스터의 현재 온도를 획득하기 위한 제2 획득 모듈; 현재 온도 및 맵핑 관계에 기반하여, 기판 바이어스의 조절 방식을 획득하기 위한 처리 모듈; 및 조절 방식에 기반하여, 기판 바이어스를 조정하여, 조정된 기판 바이어스에 대응되는 실제 데이터 기입 시간으로 하여금 기설정된 기입 시간 내에 위치하도록 하기 위한 조절 모듈을 포함한다.
본 출원의 실시예의 제3 측면에 따르면, 반도체 소자를 제공하고, 상기 반도체 소자는 메모리 및 상기 메모리 조절 시스템을 포함하며, 메모리 조절 시스템은 메모리 중 트랜지스터의 온도에 기반하여, 메모리 중 감지 증폭기 중의 감지 증폭 트랜지스터의 기판 바이어스를 조절하여, 조정된 기판 바이어스에 대응되는 메모리의 실제 데이터 기입 시간으로 하여금 기설정된 기입 시간 내에 위치하도록 한다.
종래 기술에 비해, 온도가 메모리의 실제 데이터 기입 시간에 영향을 미치므로, 제1 획득 모듈을 통해 트랜지스터의 온도, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스 및 메모리의 실제 데이터 기입 시간 사이의 맵핑 관계를 획득하고, 제2 획득 모듈을 통해 트랜지스터의 현재 온도에 따라 메모리의 실제 데이터 기입 시간을 획득하며, 처리 모듈을 통해 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스의 조절 방식을 획득한 다음, 조절 모듈을 통해 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스를 조정하여 현재 온도 하에서의 트랜지스터의 메모리의 실제 데이터 기입 시간을 조정하여, 조정된 메모리의 데이터 기입 시간으로 하여금 기설정된 시간 내에 위치하도록 함으로써, 데이터가 스토리지 커패시터에 완전히 기입되는 것을 보장한다.
하나 또는 복수 개의 실시예를 대응되는 도면에서의 사진을 통해 예시적으로 설명하고, 이러한 예시적 설명은 실시예를 한정하지 않으며, 특별히 명시되지 않는 한, 도면 중의 도면은 비례 한정을 구성하지 않는다.
도 1은 본 출원의 실시예에서 제공한 메모리 트랜지스터의 연결 구조 예시도이다.
도 2는 본 출원의 제1 실시예에서 제공한 메모리의 기입 타임 시퀀스의 구조 예시도이다.
도 3은 본 출원의 제1 실시예에서 제공한 메모리의 조절 방법의 흐름 예시도이다.
도 4는 본 출원의 제2 실시예에서 제공한 메모리의 조절 방법의 흐름 예시도이다.
도 5는 본 출원의 제3 실시예에서 제공한 메모리의 조절 시스템의 구조 예시도이다.
메모리의 실제 데이터 기입 시간은 온도의 영향을 받음으로 인해, 메모리의 실제 데이터 기입 시간이 충분히 미리 남겨둔 데이터 기입 시간보다 클 수 있음으로써, 데이터가 스토리지 커패시터에 완전히 기입되지 않을 수 있다.
상기 문제를 해결하기 위해, 본 출원의 제1 실시예는 메모리의 조절 방법을 제공하고, 메모리는 트랜지스터를 포함하고, 트랜지스터의 게이트는 메모리의 워드 라인에 전기적으로 연결되며, 트랜지스터의 소스/드레인의 일단은 감지 증폭기를 통해 메모리의 비트 라인에 전기적으로 연결되고, 타단은 메모리의 스토리지 커패시터에 전기적으로 연결되며, 상기 방법은, 트랜지스터의 온도, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스 및 메모리의 실제 데이터 기입 시간의 맵핑 관계를 획득하는 단계; 트랜지스터의 현재 온도를 획득하는 단계; 및 현재 온도 및 맵핑 관계에 기반하여 기판 바이어스를 조정하여, 조정된 기판 바이어스에 대응되는 실제 데이터 기입 시간으로 하여금 기설정된 기입 시간 내에 있도록 하는 단계를 포함한다.
본 출원의 실시예의 목적, 기술 방안 및 장점을 더욱 명확하게 하기 위해, 아래에 도면을 결합하여 본 출원의 각 실시예에 대해 상세히 설명한다. 그러나, 본 분야의 통상의 기술자라면, 본 출원의 각 실시예에서, 독자로 하여금 본 출원울 더욱 잘 이해하도록 많은 기술적 세부 사항을 제기함을 이해할 수 있을 것이다. 그러나, 이러한 기술적 세부 사항 및 아래의 각 실시예에 기반한 다양한 변경 및 보정이 없이도, 본 출원에서 보호 청구된 기술 방안을 구현할 수 있다. 아래의 각 실시예의 분할은 설명의 편의를 위한 것이고, 본 출원의 구체적인 구현 방식에 어떠한 한정을 구성하는 것이 아니며, 각 실시예는 모순되지 않는 전제하에 서로 결협되고, 서로 인용될 수 있다.
도 3은 본 출원의 실시예에서 제공한 메모리의 조절 방법에 대응되는 흐름 예시도이고, 아래에서 본 실시예의 메모리의 조절 방법에 대해 구체적으로 설명한다.
도 1을 참조하면, 도 1은 메모리 중 단일 스토리지 유닛의 구조 예시도이며, 메모리에는 복수 개의 스토리지 커패시터가 구비되고, 타깃 스토리지 커패시터를 선택하는 것은 비트 라인(Bit Line, BL) 구조 및 워드 라인(Word Line, WL) 구조를 통해 구현되며, 워드 라인 구조는 트랜지스터의 게이트에 연결되고, 비트 라인 구조는 감지 증폭기(Sense Amplifier, SA)를 통해 트랜지스터의 소스/드레인 중의 일단에 연결되며, 트랜지스터의 소스/드레인의 타단은 스토리지 커패시터에 연결된다. 이러한 방식으로 형성된 연결 구조에서, 트랜지스터는 스위치 작용을 한다. 워드 라인 구조 중 트랜지스터에 입력된 게이트 전압이 트랜지스터의 임계값 전압보다 클 경우, 트랜지스터가 도통되어, 스토리지 커패시터와 비트 라인 구조 사이에 전기적 연결이 형성된다. 스토리지 커패시터의 전압이 비트 라인 구조의 전압보다 작을 경우, 스토리지 커패시터가 방전되고, 즉 데이터 판독의 과정이며; 스토리지 커패시터의 전압이 비트 라인 구조의 전압보다 클 경우, 스토리지 커패시터가 충전되고, 즉 데이터 기입의 과정이다. 상기 내용으로부터 알 수 있다시피, 메모리의 데이터 판독/기입은 메모리 중 스토리지 커패시터에 대한 충전/방전을 통해 구현되는 것이다. 그러나 충전 과정의 실행을 보장하기 위해 충전은 일정한 시간이 필요되며, 즉 데이터의 완전한 기입을 보장하기 위해 메모리 중 데이터의 기입은 미리 남겨둔 일정한 시간이 필요된다.
도 2를 참조하면, 도 2는 메모리 중 데이터 기입을 수행하는 타임 시퀀스도이며, 설명해야 할 것은, 도 2는 다만 하나의 스토리지 영역의 기입 타임 시퀀스의 예시도일 뿐, 본 출원의 실시예에 대해 한정을 구성하지 않으며, 그 목적은 본 분야의 통상의 기술자로 하여금 본 방안의 구현 목적을 이해하도록 하기 위한 것이다. 도면에 도시된 바와 같이, T0 시각에 데이터 기입을 실행하는 명령을 수신하고; 메모리에 많은 스토리지 커패시터가 포함되므로, 데이터 기입을 실행하기 전 타깃 스토리지 커패시터를 찾아야 하며, 즉 T1~T9은 어드레싱 시간이고; 타깃 스토리지 커패시터를 찾은 후 기입 동작을 실행하기 시작하며, 즉 T9~T11은 기입 과정의 실행이고; T11~T23은 기입의 완전한 실행을 보장하는 여유의 시간이며, 즉 라이트 리커버 타임(Write Recovery Time, tWR)이고; T23 시각 이후는 사전 충전 과정이며, 데이터를 기입한 후, 비트 라인 구조에 대해 사전 충전을 수행해야만, 메모리로 하여금 다음 동작 명령을 정상적으로 실행하도록 할 수 있고, 여기서 T9~T23는 모두 메모리의 데이터 기입 시간이다.
메모리가 작업하기 전, 메모리에 대해 하나의 기설정된 기입 시간을 설정하여, 메모리의 데이터 기입으로 사용한다. 메모리는 실제 작업 과정에서, 트랜지스터의 온도, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스 등 요소의 영향으로 인해, 메모리의 실제 데이터 기입 시간에 영향을 줄 수 있다. 메모리의 실제 데이터 기입 시간이 기설정된 기입 시간보다 작거나 같을 경우, 메모리의 데이터 기입은 정상적으로 실행되고, 이때 여유 시간이 존재하며; 메모리의 실제 데이터 기입 시간이 기설정된 기입 시간보다 클 경우, 메모리의 데이터 기입은 정상적으로 실행될 수 없고; 기설정된 기입 시간이 지나치게 크게 설치되면, 메모리의 판독 및 기입 효율이 저하된다. 설명해야 할 것은, 본 출원의 실시예에서, 트랜지스터의 온도는 트랜지스터의 자체 온도를 가리킨다.
도 3을 참조하면, 메모리의 조절 방법은, 아래의 단계를 포함한다.
설명해야 할 것은, 본 출원의 실시예는 주로 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스를 조정 제어하는 것을 통해, 메모리의 실제 데이터 기입 시간에 대한 트랜지스터의 온도의 영향을 보상하지만, 다른 조건이 메모리의 실제 데이터 기입 시간에 영향을 주지 않는 것을 의미하지 않으며, 본 출원의 실시예에서, 트랜지스터의 온도 및 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스를 제외하고, 메모리의 실제 데이터 기입 시간에 영향을 주는 다른 조건은, 불변 상태로 유지하는 것으로 디폴트한다.
단계 101에 있어서, 온도와 실제 데이터 기입 시간의 제1 맵핑 관계를 획득한다.
트랜지스터의 온도가 하강되면 트랜지스터의 접촉 저항 R이 커지고, 트랜지스터의 온도가 하강되면 트랜지스터의 임계값 전압 Vth가 커진다. 상응하게, 트랜지스터의 온도가 상승되면 트랜지스터의 접촉 저항 R이 작아지고, 트랜지스터의 온도가 상승되면 트랜지스터의 임계값 전압 Vth가 작아진다.
전술한 구조의 설명으로부터 알 수 있다시피, 트랜지스터가 도통될 경우에만, 비트 라인 구조와 스토리지 커패시터 사이에 전기적 연결이 형성되고, 트랜지스터가 도통되는 것은 트랜지스터의 게이트 전압 Vgs가 Vth보다 큰 것을 의미하며, Vgs와 Vth 사이의 차이값 Vgs-Vth는 트랜지스터의 소스 및 드레인 전류 Ids와 양의 상관 관계를 가지고, 즉 Vgs와 Vth의 차이값 Vgs-Vth가 클 수록, Ids가 더욱 크며, Ids는 스토리지 커패시터의 충전 전류로서, Ids가 클 수록, 메모리의 실제 데이터 기입 시간이 더욱 짧다.
즉 트랜지스터의 온도가 하강되면, 임계값 전압 Vth가 커지고, 트랜지스터의 소스 및 드레인 전류 Ids가 감소되며, 메모리의 실제 데이터 기입 시간이 길어지고; 트랜지스터의 온도가 상승되면, 임계값 전압 Vth가 작아지고, 트랜지스터의 소스 및 드레인 전류 Ids가 증가되며, 메모리의 실제 데이터 기입 시간이 짧아진다.
구체적으로, 제1 맵핑 관계를 획득하는 방법은, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스를 불변으로 유지하고, 트랜지스터의 온도를 변경하여, 트랜지스터의 온도와 메모리의 실제 데이터 기입 시간의 제1 맵핑 관계를 획득하는 단계를 포함하고, 여기서, 제1 맵핑 관계는 2 차원 맵핑 관계이고, 독립 변수는 트랜지스터의 온도이며, 종속 변수는 메모리의 실제 데이터 기입 시간이다. 다음, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스를 변경하고, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스를 변경한 후 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스를 불변으로 유지하고, 트랜지스터의 온도를 변경하여, 트랜지스터의 온도와 메모리의 실제 데이터 기입 시간의 제1 맵핑 관계를 획득함으로써, 상이한 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스 하에서 메모리의 실제 데이터 기입 시간이 트랜지스터의 온도에 따라 변화되는 제1 맵핑 관계를 획득한다.
단계 102에 있어서, 기판 바이어스와 실제 데이터 기입 시간의 제2 맵핑 관계를 획득한다.
트랜지스터가 선형 증폭 영역에 위치할 경우, 트랜지스터의 게이트 전압 Vgs가 불변하면, 트랜지스터의 소스 및 드레인 전류 Ids는 트랜지스터의 소스 및 드레인 전압 Vds와 양의 상관 관계를 가지며, 즉 Vds가 클 수록, Ids가 더욱 크다. 전술한 설명으로부터 알 수 있다시피, 트랜지스터의 소스 및 드레인 전류 Ids로 하여금 증가되도록 하면, 스토리지 커패시터의 데이터 기입 시간이 작아진다. 감지 증폭기 중 감지 증폭 트랜지스터에 기판 바이어스 Vbs가 존재하고, 기판 바이어스 Vbs가 하나의 음의 값(NMOS 트랜지스터로 디폴트함)이므로, 기판과 소스 사이의 p-n 접합이 역 바이어스되어, 트랜지스터의 임계값 전압 Vth가 커짐으로써, 트랜지스터의 소스 및 드레인 전류 Ids가 작아진다.
이때, 증폭 트랜지스터 Vbs가 작을 수록, 증폭 트랜지스터 기판과 소스 사이의 p-n 접합이 역 바이어스되는 정도가 더욱 심각해지고, 증폭 트랜지스터의 임계값 전압 Vth가 증가되어, 감지 증폭기의 증폭 효과가 감소되고, 트랜지스터에 입력되는 소스 및 드레인 전압 Vds가 작아짐으로써, 트랜지스터의 소스 및 드레인 전류 Ids가 작아지고, 스토리지 커패시터의 데이터 기입 시간이 길어지며; 상응하게, 증폭 트랜지스터 Vbs가 더욱 클 수록, 증폭 트랜지스터 기판과 소스 사이의 p-n 접합이 역 바이어스되는 정도가 더욱 경미하여, 증폭 트랜지스터의 임계값 전압 Vth가 감소되어, 감지 증폭기의 증폭 효과가 증가되고, 트랜지스터에 입력되는 소스 및 드레인 전압 Vds가 커짐으로써, 트랜지스터의 소스 및 드레인 전류 Ids가 커지도록 하고, 스토리지 커패시터의 데이터 기입 시간이 짧아지도록 한다.
구체적으로, 제2 맵핑 관계를 획득하는 방법은, 트랜지스터의 온도를 불변으로 유지하고, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스를 변경하여, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스와 메모리의 실제 데이터 기입 시간의 제2 맵핑 관계를 획득하는 단계를 포함하고, 여기서, 제2 맵핑 관계는 2 차원 맵핑 관계이고, 독립 변수는 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스이며, 종속 변수는 메모리의 실제 데이터 기입 시간이다. 다음, 트랜지스터의 온도를 변경하고, 트랜지스터의 온도를 변경한 후 트랜지스터의 온도를 불변으로 유지하고, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스를 변경하여, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스와 메모리의 실제 데이터 기입 시간의 제2 맵핑 관계를 획득함으로써, 상이한 온도 하에서 메모리의 실제 데이터 기입 시간이 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스에 따라 변화되는 제2 맵핑 관계를 획득한다.
단계 103에 있어서, 온도, 기판 바이어스 및 실제 데이터 기입 시간의 맵핑 관계를 획득한다.
구체적으로, 제1 맵핑 관계 및 제2 맵핑 관계에 기반하여, 트랜지스터의 온도, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스 및 메모리의 실제 데이터 기입 시간의 맵핑 관계를 획득하고, 맵핑 관계는 3 차원 맵핑 관계이다.
설명해야 할 것은, 본 실시예에서의 단계 101, 단계 102 및 단계 103에서 트랜지스터의 온도, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스 및 메모리의 실제 데이터 기입 시간의 맵핑 관계를 획득하는 구체적인 방법을 제공하였고, 데이터가 일일이 대응되어, 메모리의 실제 데이터 기입 시간 조정 제어의 정확성을 보장하지만, 다른 실시예에서 삼자 사이의 관계를 직접 조정 제어하는 것을 통해, 상기 맵핑 관계를 획득할 수 있다.
단계 104에 있어서, 트랜지스터의 현재 온도를 획득한다.
구체적으로, 본 출원의 실시예에서 메모리에 설치된 온도 센서를 통해 트랜지스터의 현재 온도를 획득한다. 온도 센서를 통해 트랜지스터의 현재 온도를 직접 획득하므로, 획득된 온도가 정확하고, 오차가 비교적 작다. 다른 실시예에서, 또한 메모리가 작업하는 환경 온도를 획득하는 것을 통해 트랜지스터의 현재 온도를 획득할 수 있다.
단계 105에 있어서, 기설정된 온도 및 현재 온도와 기설정된 온도의 온도 차이값을 획득한다.
단계 106에 있어서, 온도 차이값 및 맵핑 관계에 따라, 기판 바이어스를 조정한다. 본 실시예에서, 온도 차이값 및 맵핑 관계에 따라 기판 바이어스를 조정하는 방식은 아래의 단계를 포함한다.
단계 116에 있어서, 현재 온도에 대응되는 실제 데이터 기입 시간과 기설정된 기입 시간의 시간 차이값을 획득한다.
메모리가 전원 온 작업을 수행하기 전 트랜지스터의 기설정된 온도, 감지 증폭기 중 감지 증폭 트랜지스터의 기설정된 기판 바이어스 및 트랜지스터의 기설정된 기입 시간이 설정되어 있으며, 여기서, 기설정된 온도, 기설정된 기판 바이어스 및 기설정된 기입 시간도 상기 맵핑 관계를 만족할 수 있다.
현재 온도와 기설정된 온도의 온도 차이값에 따라, 현재 기판 바이어스 하에서의 메모리의 실제 데이터 기입 시간과 기설정된 기입 시간의 시간 차이값을 획득한다. 즉 온도 변화로 인한 메모리의 실제 데이터 기입 시간의 변화를 획득한다.
단계 126에 있어서, 맵핑 관계 및 시간 차이값에 따라, 기판 바이어스를 조정하여, 시간 차이값을 상쇄한다.
트랜지스터의 온도 변화로 인해, 메모리의 실제 데이터 기입 시간이 변화되지만, 이 변경은 메모리 사용에 유리하지 않으므로, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스를 조정 제어하는 것을 통해 메모리의 실제 데이터 기입 시간을 안정시켜야 한다. 즉 기판 바이어스를 조정하는 것을 통해, 시간 차이값을 상쇄함으로써, 메모리의 실제 데이터 기입 시간이 안정된다.
종래 기술에 비해, 온도가 메모리의 실제 데이터 기입 시간에 영향을 미치므로, 먼저 트랜지스터의 온도, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스 및 메모리의 실제 데이터 기입 시간 사이의 맵핑 관계를 획득하고, 트랜지스터의 현재 온도에 따라 메모리의 실제 데이터 기입 시간을 획득하며, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스를 조정하는 것을 통해 현재 온도 하에서의 트랜지스터의 메모리의 실제 데이터 기입 시간을 조정하여, 조정된 메모리의 데이터 기입 시간으로 하여금 기설정된 시간 내에 위치하도록 함으로써, 데이터가 스토리지 커패시터에 완전히 기입되는 것을 보장한다.
위에서의 다양한 단계의 분할은, 다만 설명을 명확하게 하기 위한 것이고, 구현할 경우 하나의 단계로 병합되거나 특정된 단계를 복수 개의 단계로 분리할 수 있으며, 동일한 로직 관계를 포함하는 한, 모두 본 특허의 보호 범위 내에 포함되며; 프로세스에 무관한 보정을 추가하거나 무관한 설계를 도입하되, 프로세스의 핵심 설계를 변경하지 않으면 모두 상기 특허의 보호 범위 내에 포함된다.
본 출원의 제2 실시예는 메모리의 조절 방법에 관한 것이며, 본 실시예에서 온도 차이값에 따라 기판 바이어스를 조절 제어하기 전 온도 차이값이 기설정된 범위를 초과하는지 여부를 판단하는 것에서 제1 실시예와 상이하며, 온도 차이값이 기설정된 범위를 초과할 경우에만 실제 데이터 기입 시간을 조절하므로, 불필요한 조절 동작이 감소되어, 조절 비용이 절약된다.
도 4는 본 출원의 실시예에서 제공한 메모리의 조절 방법에 대응되는 흐름 예시도이고, 아래에서 본 실시예의 메모리의 조절 방법에 대해 구체적으로 설명한다.
도 4를 참조하면, 메모리의 조절 방법은, 아래의 단계를 포함한다.
단계 201에 있어서, 온도와 실제 데이터 기입 시간의 제1 맵핑 관계를 획득한다.
단계 202에 있어서, 기판 바이어스와 실제 데이터 기입 시간의 제2 맵핑 관계를 획득한다.
단계 203에 있어서, 온도, 기판 바이어스 및 실제 기입 시간의 맵핑 관계를 획득한다.
단계 204에 있어서, 트랜지스터의 현재 온도를 획득한다.
단계 205에 있어서, 기설정된 온도 및 현재 온도와 기설정된 온도의 온도 차이값을 획득한다.
여기서, 단계 201 내지 단계 205는 제1 실시예 중의 단계 101 내지 단계 105와 동일하며, 본 실시예는 더이상 반복하여 설명하지 않는다.
단계 206에 있어서, 온도 차이값이 기설정된 범위를 초과하는지 여부를 판단한다.
본 실시예는 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스를 조정하기 전 또한, 트랜지스터의 현재 온도와 기설정된 온도의 온도 차이값이 기설정된 범위를 초과하는지 여부를 판다하는데 사용된다.
온도 차이값이 기설정된 범위를 초과하면, 온도 차이값 및 맵핑 관계에 따라, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스를 조정하는 단계를 실행하며, 즉 단계 207를 실행한다.
단계 207에 있어서, 온도 차이값 및 맵핑 관계에 따라, 기판 바이어스를 조정한다.
구체적으로, 현재 온도가 기설정된 온도보다 크고 기설정된 범위를 초과하며, 트랜지스터가 N형 트랜지스터이면, 조절 방식은 기판 바이어스를 증가하는 것이고; 현재 온도가 기설정된 온도보다 작고 기설정된 범위를 초과하며, 트랜지스터가 N형 트랜지스터이면, 조절 방식은 기판 바이어스를 감소하는 것이며; 현재 온도가 기설정된 온도보다 크고 기설정된 범위를 초과하며, 트랜지스터가 P형 트랜지스터이면, 조절 방식은 기판 바이어스를 감소하는 것이고; 현재 온도가 기설정된 온도보다 작고 기설정된 범위를 초과하며, 트랜지스터가 P형 트랜지스터이면, 조절 방식은 기판 바이어스를 증가하는 것이다.
더 나아가, 본 실시예는 또한 기설정된 범위를 분할하며, 기설정된 범위는 적어도 제1 기설정된 범위 및 제2 기설정된 범위를 포함하고, 제2 기설정된 범위는 제1 기설정된 범위보다 크다.
온도 차이값이 제1 기설정된 범위를 초과하고 제2 기설정된 범위를 초과하지 않으면, 기판 바이어스를 증가하거나 감소하고, 증가하거나 감소하는 양은 제1 기설정된 값이며; 온도 차이값이 제2 기설정된 범위를 초과하면, 기판 바이어스를 증가하거나 감소하고, 증가하거나 감소하는 양은 제2 기설정된 값이며, 제2 기설정된 값은 제1 기설정된 값보다 크고, 제1 기설정된 값 및 제2 기설정된 값은 고정값이다. 기설정된 범위에 대해 구역을 나누어 조정 제어를 수행하는 것을 통해, 조절 비용을 절약하는 기초 위에, 메모리에 대한 실제 데이터 기입 시간 조절의 정확성을 향상시킨다.
설명해야 할 것은, 다른 실시예에서, 기설정된범위는 적어도 3개의 서브 기설정된 범위로 분할되고, 더욱 많은 서브 기설정된 범위로 분할하는 것을 통해, 메모리에 대한 실제 데이터 기입 시간 조절의 정확성을 추가로 향상시킨다.
종래 기술에 비해, 온도가 메모리의 실제 데이터 기입 시간에 영향을 미치므로, 먼저 트랜지스터의 온도, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스 및 메모리의 실제 데이터 기입 시간 사이의 맵핑 관계를 획득하고, 트랜지스터의 현재 온도에 따라 메모리의 실제 데이터 기입 시간을 획득하며, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스를 조정하는 것을 통해 현재 온도 하에서의 트랜지스터의 메모리의 실제 데이터 기입 시간을 조정하여, 조정된 메모리의 데이터 기입 시간으로 하여금 기설정된 시간 내에 위치하도록 함으로써, 데이터가 스토리지 커패시터에 완전히 기입되는 것을 보장한다.
위에서의 다양한 단계의 분할은, 다만 설명을 명확하게 하기 위한 것이고, 구현할 경우 하나의 단계로 병합되거나 특정된 단계를 복수 개의 단계로 분리할 수 있으며, 동일한 로직 관계를 포함하는 한, 모두 본 특허의 보호 범위 내에 포함되며; 프로세스에 무관한 보정을 추가하거나 무관한 설계를 도입하되, 프로세스의 핵심 설계를 변경하지 않으면 모두 상기 특허의 보호 범위 내에 포함된다.
본 출원의 제3 실시예는 메모리의 조절 시스템에 관한 것이다.
도 5를 참조하면, 아래에서 도면을 결합하여 본 실시예에서 제공한 메모리의 조절 시스템에 대해 상세하게 설명하되, 제1 실시예 및 제2 실시예와 동일하거나 상응한 부분은, 아래에서 상세히 반복하여 설명하지 않는다.
메모리의 조절 시스템(300)은 아래의 모듈을 포함한다.
제1 획득 모듈(301)은, 트랜지스터의 온도, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스 및 메모리의 실제 데이터 기입 시간의 맵핑 관계를 획득하기 위한 것이고, 여기서, 맵핑 관계는 3 차원 맵핑 관계이다.
제2 획득 모듈(302)은, 트랜지스터의 현재 온도를 획득하기 위한 것이다.
구체적으로, 본 실시예에서 메모리에 설치된 온도 센서를 통해 트랜지스터의 현재 온도를 획득한다. 온도 센서를 통해 트랜지스터의 현재 온도를 직접 획득하므로, 획득된 온도가 정확하고, 오차가 비교적 작다. 다른 실시예에서, 또한 메모리가 작업하는 환경 온도를 획득하는 것을 통해 트랜지스터의 현재 온도를 획득할 수 있다.
처리 모듈(303)은, 현재 온도 및 맵핑 관계에 기반하여, 기판 바이어스의 조절 방식을 획득하기 위한 것이다.
본 출원의 실시예에서, 처리 모듈(303)은, 비교 유닛(313) 및 처리 유닛(333)을 포함한다.
비교 유닛(313)은, 기설정된 기입 시간에 대응되는 기설정된 온도를 획득하고, 현재 온도와 기설정된 온도의 온도 차이값을 획득하기 위한 것이다.
처리 유닛(333)은, 온도 차이값 및 맵핑 관계에 따라, 기판 바이어스의 조절 방식을 획득하기 위한 것이다.
구체적으로, 메모리가 전원 온 작업을 수행하기 전 트랜지스터의 기설정된 온도, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스 및 메모리의 기설정된 기입 시간이 설정되어 있으며, 여기서, 기설정된 온도, 기설정된 기판 바이어스 및 기설정된 기입 시간도 상기 맵핑 관계를 만족할 수 있다. 처리 유닛(333)은, 현재 온도와 기설정된 온도의 온도 차이값에 따라, 현재 기판 바이어스 하에서의 메모리의 실제 데이터 기입 시간과 기설정된 기입 시간의 시간 차이값을 획득하며, 즉 온도 변화로 인한 메모리의 실제 데이터 기입 시간의 변화를 획득한다. 트랜지스터의 온도 변화로 인해, 메모리의 실제 데이터 기입 시간이 변화되지만, 이 변경은 메모리 사용에 유리하지 않으므로, 처리 유닛(333)을 통해 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스를 조절 제어하여 메모리의 실제 데이터 기입 시간을 안정시켜야 한다. 즉 맵핑 관계 및 시간 차이값에 따라, 기판 바이어스를 조정하여, 시간 차이값을 상쇄함으로써, 메모리의 실제 데이터 기입 시간을 안정시킨다.
조절 모듈(304)은, 조절 방식에 기반하여, 기판 바이어스를 조정하여, 조정된 기판 바이어스에 대응되는 메모리의 실제 데이터 기입 시간으로 하여금 기설정된 기입 시간 내에 위치하도록 하기 위한 것이다.
하나의 예에서, 제1 획득 모듈(301)은, 제1 획득 서브 모듈(311), 제2 획득 서브 모듈(321) 및 제3 획득 서브 모듈(331)을 포함한다.
제1 획득 서브 모듈(311)은, 트랜지스터의 온도와 메모리의 실제 데이터 기입 시간의 제1 맵핑 관계를 획득하기 위한 것이다. 구체적으로, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스를 불변으로 유지하고, 트랜지스터의 온도와 메모리의 실제 데이터 기입 시간의 제1 맵핑 관계를 획득하며, 여기서 독립 변수는 트랜지스터의 온도이고, 종속 변수는 메모리의 실제 데이터 기입 시간이며, 제1 맵핑 관계는 2 차원 맵핑 관계이다.
제2 획득 서브 모듈(321)은, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스와 실제 데이터 기입 시간의 제2 맵핑 관계를 획득하기 위한 것이다. 구체적으로, 트랜지스터의 온도를 불변으로 유지하고, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스와 메모리의 실제 데이터 기입 시간의 제2 맵핑 관계를 획득하며, 여기서 독립 변수는 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스이고, 종속 변수는 메모리의 실제 데이터 기입 시간이며, 제2 맵핑 관계는 2 차원 맵핑 관계이다.
제3 획득 서브 모듈(331)은, 제1 맵핑 관계 및 제2 맵핑 관계에 기반하여, 트랜지스터의 온도, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스 및 메모리의 실제 데이터 기입 시간의 맵핑 관계를 획득한다.
하나의 예에서, 처리 모듈(303)은, 온도 차이값이 기설정된 범위를 초과하는지 여부를 판단하기 위한 판단 유닛(323)을 더 포함하고, 온도 차이값이 기설정된 범위를 초과할 경우, 처리 유닛(333)은 온도 차이값 및 맵핑 관계에 따라, 기판 바이어스의 조절 방식을 획득하기 위한 것이다.
구체적으로, 판단 유닛(323)은 적어도 제1 판단 서브 유닛(305) 및 제2 판단 서브 유닛(306)을 포함한다. 기설정된 범위에 대해 구역을 나누어 조정 제어를 수행하므로, 조절 비용을 절약하는 기초 위에, 메모리에 대한 실제 데이터 기입 시간 조절의 정확성을 향상시킨다.
제1 판단 서브 유닛(305)은, 온도 차이값이 제1 기설정된 범위를 초과하는지 여부를 판단하기 위한 것이다.
제2 판단 서브 유닛(306)은, 온도 차이값이 제2 기설정된 범위를 초과하지 여부를 판단하기 위한 것이며, 제2 기설정된 범위는 제1 기설정된 범위보다 크다.
설명해야 할 것은, 다른 실시예에서, 판단 유닛은 적어도 3 개의 판단 서브 유닛을 포함하고, 기설정된 범위를 적어도 3 개의 서브 기설정된 범위로 분할하는 것을 통해, 즉 더욱 많은 서브 기설정된 범위로 분할하는 것을 통해, 메모리에 대한 실제 데이터 기입 시간 조절의 정확성을 추가로 향상시킨다.
종래 기술에 비해, 온도가 메모리의 실제 데이터 기입 시간에 영향을 미치므로, 제1 획득 모듈을 통해 트랜지스터의 온도, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스 및 메모리의 실제 데이터 기입 시간 사이의 맵핑 관계를 획득하고, 제2 획득 모듈을 통해 트랜지스터의 현재 온도에 따라 실제 데이터 기입 시간을 획득하며, 처리 모듈을 통해 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스의 조절 방식을 획득한 다음, 조절 모듈을 통해 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스를 조정하여 현재 온도 하에서의 트랜지스터의 메모리의 실제 데이터 기입 시간을 조정하여, 조정된 메모리의 데이터 기입 시간으로 하여금 기설정된 시간 내에 위치하도록 함으로써, 데이터가 스토리지 커패시터에 완전히 기입되는 것을 보장한다.
제기해야 할 것은, 본 실시예에서 언급된 각 모듈은 모두 로직 모듈이며, 실제 응용에서, 하나의 로직 모듈은 하나의 물리적 유닛일 수 있고, 하나의 물리적 유닛의 일부일 수도 있으며, 또한 복수 개의 물리적 유닛의 조합으로 구현될 수 있다. 또한, 본 출원의 창조적인 부분을 강조하기 위해, 본 실시예에서 본 출원에서 제출한 기술적 과제를 해결하기 위한 것과 밀접하게 관계되지 않는 유닛을 도입하지 않았지만, 이는 본 실시예에 다른 유닛이 존재하지 않는다는 것을 의미하지 않는다.
제1 실시예 및 제2 실시예는 본 실시예에와 서로 대응되므로, 본 실시예는 제1 실시예 및 제2 실시예와 서로 배합하여 실시될 수 있다. 제1 실시예 및 제2 실시예에서 제기된 관련 기술 세부 사항은 본 실시예에서 여전히 유효하며, 제1 실시예 및 제2 실시예에서 달성되는 기술적 효과도 본 실시예에서 마찬가지로 구현될 수 있으며, 중복을 감소하기 위해, 여기서 더이상 반복하여 설명하지 않는다. 상응하게, 본 실시예에서 제기된 관련 기술 세부 사항은 제1 실시예 및 제2 실시예에서도 적용될 수 있다.
본 출원의 제4 실시예는 반도체 소자에 관한 것이다.
반도체 소자는, 메모리 및 제3 실시예에서 제공한 메모리의 조절 시스템을 포함하고, 메모리 조절 시스템은 메모리 중 트랜지스터의 온도에 기반하여, 메모리 중의 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스를 조절하여, 조정된 기판 바이어스에 대응되는 실제 데이터 기입 시간으로 하여금 기설정된 기입 시간 내에 위치하도록 한다.
제1 실시예 및 제2 실시예는 본 실시예에와 서로 대응되므로, 본 실시예는 제1 실시예 및 제2 실시예와 서로 배합하여 실시될 수 있다. 제1 실시예 및 제2 실시예에서 제기된 관련 기술 세부 사항은 본 실시예에서 여전히 유효하며, 제1 실시예 및 제2 실시예에서 달성되는 기술적 효과도 본 실시예에서 마찬가지로 구현될 수 있으며, 중복을 감소하기 위해, 여기서 더이상 반복하여 설명하지 않는다. 상응하게, 본 실시예에서 제기된 관련 기술 세부 사항은 제1 실시예 및 제2 실시예에서도 적용될 수 있다.
본 분야의 통상의 기술자라면, 상기 각 실시예는 본 출원을 구현하기 위한 구체적인 실시예이며, 실제 응용에서, 본 출원의 취지와 범위를 이탈하지 않고, 그 형식 및 세부 사항에서 여러 가지 변경을 수행할 수 있음을 이해할 수 있다.
본 출원의 실시예는 메모리의 조절 방법 및 메모리의 조절 시스템을 제공하였다. 본 출원의 실시예에서 제공한 조절 방법에서, 트랜지스터 온도, 감지 증폭기의 트랜지스터 기판 바이어스 및 메모리의 실제 데이터 기입 시간의 맵핑 관계를 통해, 기판 바이어스를 조정한다. 이로써, 스토리지 소자 중에 설치된 감지 증폭기를 통해, 온도에 따라 기판 바이어스를 조정하여, 현재 온도 하에서의 트랜지스터의 메모리의 실제 데이터 기입 시간을 조정함으로써, 조정된 메모리의 데이터 기입 시간으로 하여금 기설정된 시간 내에 위치하도록 하여, 데이터가 스토리지 커패시터 중에 완전히 기입되는 것을 보장한다.

Claims (13)

  1. 메모리의 조절 방법으로서,
    상기 메모리는 트랜지스터를 포함하고, 상기 트랜지스터의 게이트는 메모리의 워드 라인에 전기적으로 연결되며, 상기 트랜지스터의 소스 또는 드레인의 일단은 감지 증폭기를 통해 메모리의 비트 라인에 전기적으로 연결되고, 타단은 메모리의 스토리지 커패시터에 전기적으로 연결되며, 상기 메모리의 조절 방법은,
    상기 트랜지스터의 온도, 상기 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스 및 상기 메모리의 실제 데이터 기입 시간의 맵핑 관계를 획득하는 단계;
    상기 트랜지스터의 현재 온도를 획득하는 단계; 및
    상기 현재 온도 및 상기 맵핑 관계에 기반하여 상기 기판 바이어스를 조정하여, 조정된 상기 기판 바이어스에 대응되는 상기 실제 데이터 기입 시간으로 하여금 기설정된 기입 시간 내에 위치하도록 하는 단계를 포함하는 것을 특징으로 하는 메모리의 조절 방법.
  2. 제1항에 있어서,
    상기 현재 온도 및 상기 맵핑 관계에 기반하여 상기 기판 바이어스를 조정하는 단계는,
    기설정된 기입 시간에 대응되는 기설정된 온도를 획득하는 단계;
    상기 현재 온도와 상기 기설정된 온도의 온도 차이값을 획득하는 단계; 및
    상기 온도 차이값 및 상기 맵핑 관계에 따라, 상기 기판 바이어스를 조정하는 단계를 포함하는 것을 특징으로 하는 메모리의 조절 방법.
  3. 제2항에 있어서,
    상기 온도 차이값 및 상기 맵핑 관계에 따라, 상기 기판 바이어스를 조정하기 전, 상기 메모리의 조절 방법은,
    상기 온도 차이값이 기설정된 범위를 초과하는지 여부를 판단하는 단계; 및
    상기 온도 차이값이 상기 기설정된 범위를 초과하면, 상기 온도 차이값 및 상기 맵핑 관계에 따라, 상기 기판 바이어스를 조정하는 단계를 실행하는 단계를 더 포함하는 것을 특징으로 하는 메모리의 조절 방법.
  4. 제2항 또는 제3항에 있어서,
    상기 온도 차이값 및 상기 맵핑 관계에 따라, 상기 기판 바이어스를 조정하는 단계는,
    상기 맵핑 관계에 따라, 상기 현재 온도에 대응되는 상기 실제 데이터 기입 시간과 상기 기설정된 기입 시간의 시간 차이값을 획득하는 단계; 및
    상기 맵핑 관계 및 상기 시간 차이값에 따라, 상기 기판 바이어스를 조정하여, 상기 시간 차이값을 상쇄하는 단계를 포함하는 것을 특징으로 하는 메모리의 조절 방법.
  5. 제3항에 있어서,
    상기 기설정된 범위는 적어도 제1 기설정된 범위 및 제2 기설정된 범위를 포함하고, 상기 제2 기설정된 범위는 상기 제1 기설정된 범위보다 크며;
    상기 온도 차이값이 상기 제1 기설정된 범위를 초과하고 상기 제2 기설정된 범위를 초과하지 않으면, 상기 기판 바이어스를 증가하거나 감소하며, 증가되거나 감소된 양은 제1 기설정된 값이고;
    상기 온도 차이값이 상기 제2 기설정된 범위를 초과하면, 상기 기판 바이어스를 증가하거나 감소하고, 증가되거나 감소된 양은 제2 기설정된 값이며, 상기 제2 기설정된 값은 상기 제1 기설정된 값보다 큰 것을 특징으로 하는 메모리의 조절 방법.
  6. 제1항에 있어서,
    상기 트랜지스터의 온도, 상기 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스 및 상기 메모리의 실제 데이터 기입 시간의 맵핑 관계를 획득하는 단계는,
    상기 트랜지스터의 온도와 상기 메모리의 실제 데이터 기입 시간의 제1 맵핑 관계를 획득하는 단계;
    상기 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스와 상기 메모리의 실제 데이터 기입 시간의 제2 맵핑 관계를 획득하는 단계; 및
    상기 제1 맵핑 관계 및 상기 제2 맵핑 관계에 기반하여, 상기 트랜지스터의 온도, 상기 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스 및 상기 메모리의 실제 데이터 기입 시간의 맵핑 관계를 획득하는 단계를 포함하는 것을 특징으로 하는 메모리의 조절 방법.
  7. 메모리의 조절 시스템으로서,
    메모리에 적용되고, 상기 메모리의 조절 시스템은,
    트랜지스터의 온도, 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스 및 메모리의 실제 데이터 기입 시간의 맵핑 관계를 획득하기 위한 제1 획득 모듈;
    상기 트랜지스터의 현재 온도를 획득하기 위한 제2 획득 모듈;
    상기 현재 온도 및 상기 맵핑 관계에 기반하여, 상기 기판 바이어스의 조절 방식을 획득하기 위한 처리 모듈; 및
    상기 조절 방식에 기반하여, 상기 기판 바이어스를 조정하여, 조정된 상기 기판 바이어스에 대응되는 상기 실제 데이터 기입 시간으로 하여금 기설정된 기입 시간 내에 위치하도록 하기 위한 조절 모듈을 포함하는 것을 특징으로 하는 메모리의 조절 시스템.
  8. 제7항에 있어서,
    상기 제2 획득 모듈은 상기 메모리에 설치된 온도 센서를 포함하는 것을 특징으로 하는 메모리의 조절 시스템.
  9. 제7항에 있어서,
    상기 처리 모듈은,
    상기 기설정된 기입 시간에 대응되는 기설정된 온도를 획득하고, 상기 현재 온도와 상기 기설정된 온도의 온도 차이값을 획득하기 위한 비교 유닛; 및
    상기 온도 차이값 및 상기 맵핑 관계에 따라, 상기 기판 바이어스의 조절 방식을 획득하기 위한 처리 유닛을 포함하는 것을 특징으로 하는 메모리의 조절 시스템.
  10. 제9항에 있어서,
    상기 처리 모듈은, 상기 온도 차이값이 기설정된 범위를 초과하는지 여부를 판단하기 위한 판단 유닛을 더 포함하고, 상기 온도 차이값이 상기 기설정된 범위를 초과할 경우, 상기 처리 유닛은 상기 온도 차이값 및 상기 맵핑 관계에 따라, 상기 기판 바이어스의 조절 방식을 획득하기 위한 것임을 특징으로 하는 메모리의 조절 시스템.
  11. 제10항에 있어서,
    상기 판단 유닛은 적어도 제1 판단 서브 유닛 및 제2 판단 서브 유닛을 포함하고;
    상기 제1 판단 서브 유닛은, 상기 온도 차이값이 제1 기설정된 범위를 초과하는지 여부를 판단하기 위한 것이고;
    상기 제2 판단 서브 유닛은, 상기 온도 차이값이 제2 기설정된 범위를 초과하는지 여부를 판단하기 위한 것이며;
    상기 제2 기설정된 범위는 상기 제1 기설정된 범위보다 큰 것을 특징으로 하는 메모리의 조절 시스템.
  12. 제7항에 있어서,
    상기 제1 획득 모듈은,
    상기 트랜지스터의 온도와 상기 메모리의 실제 데이터 기입 시간의 제1 맵핑 관계를 획득하기 위한 제1 획득 서브 모듈;
    상기 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스와 상기 메모리의 실제 데이터 기입 시간의 제2 맵핑 관계를 획득하기 위한 제2 획득 서브 모듈; 및
    상기 제1 맵핑 관계 및 상기 제2 맵핑 관계에 기반하여, 상기 트랜지스터의 온도, 상기 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스 및 메모리의 실제 데이터 기입 시간의 맵핑 관계를 획득하기 위한 제3 획득 서브 모듈을 포함하는 것을 특징으로 하는 메모리의 조절 시스템.
  13. 반도체 소자로서,
    메모리 및 제7항 내지 제12항 중 어느 한 항에 따른 메모리의 조절 시스템을 포함하고, 상기 메모리 조절 시스템은 상기 메모리 중 트랜지스터의 온도에 기반하여, 상기 감지 증폭기 중 감지 증폭 트랜지스터의 기판 바이어스를 조절하여, 조정된 상기 기판 바이어스에 대응되는 상기 메모리의 실제 데이터 기입 시간으로 하여금 기설정된 기입 시간 내에 위치하도록 하는 것을 특징으로 하는 반도체 소자.
KR1020227039067A 2020-08-27 2021-06-30 메모리의 조절 방법, 조절 시스템 및 반도체 소자 KR20220164595A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010879444.2A CN114121072B (zh) 2020-08-27 2020-08-27 存储器的调节方法、调节系统以及半导体器件
CN202010879444.2 2020-08-27
PCT/CN2021/103838 WO2022042023A1 (zh) 2020-08-27 2021-06-30 存储器的调节方法、调节系统以及半导体器件

Publications (1)

Publication Number Publication Date
KR20220164595A true KR20220164595A (ko) 2022-12-13

Family

ID=80352578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227039067A KR20220164595A (ko) 2020-08-27 2021-06-30 메모리의 조절 방법, 조절 시스템 및 반도체 소자

Country Status (6)

Country Link
US (1) US11928357B2 (ko)
EP (1) EP4102505A4 (ko)
JP (1) JP7389276B2 (ko)
KR (1) KR20220164595A (ko)
CN (1) CN114121072B (ko)
WO (1) WO2022042023A1 (ko)

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4806801A (en) 1987-08-27 1989-02-21 American Telephone And Telegraph Company, At&T Bell Laboratories TTL compatible CMOS input buffer having a predetermined threshold voltage and method of designing same
JP3186276B2 (ja) * 1992-01-21 2001-07-11 松下電器産業株式会社 温度検知回路およびダイナミック・ランダムアクセス・メモリ装置
US5978941A (en) 1995-03-15 1999-11-02 Hitachi, Ltd. Semiconductor memory device having deterioration determining function
US6223311B1 (en) 1995-03-15 2001-04-24 Hitachi, Ltd. Semiconductor memory device having deterioration determining function
JP3557739B2 (ja) 1995-08-10 2004-08-25 株式会社デンソー 基準電圧発生回路
DK136595A (da) 1995-12-01 1997-03-17 Aeromatic Fielder Ag An apparatus and a method for treating particulate materials
JP2924774B2 (ja) 1996-03-28 1999-07-26 日本電気株式会社 不揮発性半導体記憶装置
US5768189A (en) 1996-03-28 1998-06-16 Nec Corporation Circuitry and method for stabilizing operating characteristics of memory against temperature variations
JPH10105533A (ja) 1996-09-25 1998-04-24 Matsushita Electron Corp フラッシュメモリ内蔵マイクロコンピュータ
US6694460B2 (en) 1997-09-11 2004-02-17 Renesas Technology Corporation Semiconductor memory device having deterioration determining function
US6097242A (en) 1998-02-26 2000-08-01 Micron Technology, Inc. Threshold voltage compensation circuits for low voltage and low power CMOS integrated circuits
JP2000149561A (ja) 1998-11-12 2000-05-30 Hitachi Ltd 半導体集積回路装置
JP2002319286A (ja) 2001-04-19 2002-10-31 Hitachi Ltd 不揮発性記憶装置および記憶システム
US6518827B1 (en) * 2001-07-27 2003-02-11 International Business Machines Corporation Sense amplifier threshold compensation
TW563088B (en) * 2001-09-17 2003-11-21 Semiconductor Energy Lab Light emitting device, method of driving a light emitting device, and electronic equipment
JP3942425B2 (ja) 2001-12-25 2007-07-11 富士通テン株式会社 Ｒｏｍ書込装置
US6754120B1 (en) 2003-02-11 2004-06-22 Rambus Inc. DRAM output circuitry supporting sequential data capture to reduce core access times
JP2004288311A (ja) 2003-03-24 2004-10-14 Toshiba Corp 半導体記憶装置及びその制御方法
US6944057B1 (en) 2003-05-06 2005-09-13 Fasl Llc Method to obtain temperature independent program threshold voltage distribution using temperature dependent voltage reference
DE102004005667B4 (de) 2004-02-05 2006-02-09 Infineon Technologies Ag Integrierter Halbleiterspeicher mit temperaturabhängiger Spannungserzeugung und Verfahren zum Betrieb
FR2874734A1 (fr) 2004-08-26 2006-03-03 St Microelectronics Sa Procede de lecture de cellules memoire programmables et effacables electriquement, a precharge anticipee de lignes de bit
DE102004055674A1 (de) * 2004-11-18 2006-05-24 Infineon Technologies Ag Vorrichtung und Verfahren zum Beschreiben und/oder Lesen einer Speicherzelle eines Halbleiterspeicher
KR100670683B1 (ko) 2005-03-31 2007-01-17 주식회사 하이닉스반도체 반도체 소자의 데이터 입력 버퍼
JP2006338793A (ja) 2005-06-02 2006-12-14 Toshiba Corp 半導体記憶装置
KR20060131561A (ko) * 2005-06-16 2006-12-20 주식회사 하이닉스반도체 반도체 메모리 장치
US7209384B1 (en) 2005-12-08 2007-04-24 Juhan Kim Planar capacitor memory cell and its applications
KR100655084B1 (ko) 2006-01-17 2006-12-08 삼성전자주식회사 센스앰프 인에이블 회로 및 이를 갖는 반도체 메모리 장치
KR100744131B1 (ko) 2006-02-21 2007-08-01 삼성전자주식회사 냉온에서 동작 속도가 향상되는 메모리 집적회로 장치
JP4865360B2 (ja) 2006-03-01 2012-02-01 パナソニック株式会社 半導体記憶装置
JP2008004153A (ja) * 2006-06-21 2008-01-10 Toshiba Corp 半導体記憶装置
JP5425257B2 (ja) 2006-09-25 2014-02-26 スパンション エルエルシー 温度特性補正回路
US20080238530A1 (en) 2007-03-28 2008-10-02 Renesas Technology Corp. Semiconductor Device Generating Voltage for Temperature Compensation
JP2008270732A (ja) 2007-03-28 2008-11-06 Renesas Technology Corp 半導体装置
TWI398874B (zh) * 2008-03-17 2013-06-11 Elpida Memory Inc 具有單端感測放大器之半導體裝置
JP5303985B2 (ja) 2008-03-27 2013-10-02 富士通セミコンダクター株式会社 半導体記憶装置、半導体記憶装置の動作方法およびメモリシステム
KR100924205B1 (ko) 2008-05-28 2009-10-29 주식회사 하이닉스반도체 반도체 기억 장치
JP5256512B2 (ja) 2008-06-06 2013-08-07 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP2010160837A (ja) 2009-01-07 2010-07-22 Nec Corp Ｓｄｒａｍ、ｓｄｒａｍのリフレッシュ発行システム、及びｓｄｒａｍのリフレッシュ発行方法
KR20100129991A (ko) * 2009-06-02 2010-12-10 주식회사 하이닉스반도체 반도체 메모리 장치의 기판 바이어스 전압 레벨 감지 장치
JP2011028827A (ja) * 2009-06-25 2011-02-10 Toshiba Corp 半導体記憶装置
US8619477B2 (en) * 2010-07-20 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Two-port SRAM write tracking scheme
US8422272B2 (en) * 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
EP2444406A1 (en) * 2010-10-07 2012-04-25 L'Air Liquide Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Metal compounds for deposition of chalcogenide films at low temperature
US8542537B2 (en) 2011-04-29 2013-09-24 Spansion Llc Method and apparatus for temperature compensation for programming and erase distributions in a flash memory
CN103474093B (zh) 2012-06-07 2016-08-03 中芯国际集成电路制造(上海)有限公司 控制灵敏放大器开启的追踪电路和采用追踪电路的sram
CN103677966B (zh) 2012-08-31 2019-03-01 研祥智能科技股份有限公司 内存管理方法和系统
WO2014192153A1 (ja) 2013-05-31 2014-12-04 株式会社日立製作所 半導体装置
JP6424448B2 (ja) 2014-03-28 2018-11-21 株式会社ソシオネクスト 半導体記憶装置
TWI541810B (zh) 2014-04-21 2016-07-11 群聯電子股份有限公司 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
US9330790B2 (en) 2014-04-25 2016-05-03 Seagate Technology Llc Temperature tracking to manage threshold voltages in a memory
JP2016157505A (ja) 2015-02-26 2016-09-01 ルネサスエレクトロニクス株式会社 半導体装置
US9559665B2 (en) * 2015-06-30 2017-01-31 Stmicroelectronics International N.V. Ultra-low voltage temperature threshold detector
CN105677593B (zh) * 2016-01-11 2018-09-28 福州瑞芯微电子股份有限公司 芯片存储器写操作时序路径自适应调节方法及装置
JP2017174484A (ja) 2016-03-25 2017-09-28 ルネサスエレクトロニクス株式会社 半導体記憶装置
CN107358976A (zh) 2016-05-10 2017-11-17 北京兆易创新科技股份有限公司 一种非易失性存储器的编程方法及非易失性存储器
CN205845518U (zh) 2016-05-10 2016-12-28 北京兆易创新科技股份有限公司 一种非易失性存储器
KR20180043924A (ko) * 2016-10-21 2018-05-02 에스케이하이닉스 주식회사 메모리 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템
CN108109646A (zh) 2016-11-24 2018-06-01 北京兆易创新科技股份有限公司 一种存储单元的编程方法及装置
JP2018116755A (ja) 2017-01-19 2018-07-26 東芝メモリ株式会社 半導体記憶装置
CN107393577B (zh) * 2017-08-21 2018-06-08 睿力集成电路有限公司 应用于半导体存储器的zq校准控制
US11037622B2 (en) 2017-11-24 2021-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and dynamic logic circuit
JP7221215B2 (ja) 2017-12-06 2023-02-13 株式会社半導体エネルギー研究所 記憶装置
DE112018006639T5 (de) 2017-12-27 2020-09-10 Semiconductor Energy Laboratory Co., Ltd. Speichervorrichtung
US10957365B2 (en) 2018-08-31 2021-03-23 Micron Technology, Inc. Setting local power domain timeout via temperature sensor systems and methods
US10679714B2 (en) 2018-09-12 2020-06-09 Nxp B.V. ROM cell with transistor body bias control circuit
KR102510497B1 (ko) 2018-09-17 2023-03-16 삼성전자주식회사 누설 전류를 감소시키기 위한 메모리 장치
KR102627994B1 (ko) 2018-10-04 2024-01-22 삼성전자주식회사 비휘발성 메모리 장치의 센싱 회로, 이를 포함하는 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 동작 방법
KR102571616B1 (ko) * 2018-12-06 2023-08-29 에스케이하이닉스 주식회사 슈도 극저온 온도 센싱부 및 전압 공급부를 갖는 슈도 극저온용 반도체 소자 및 반도체 스택
US11443819B2 (en) 2020-07-24 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, integrated circuit device and method

Also Published As

Publication number Publication date
US11928357B2 (en) 2024-03-12
EP4102505A4 (en) 2023-10-04
JP7389276B2 (ja) 2023-11-29
JP2023521212A (ja) 2023-05-23
US20220137872A1 (en) 2022-05-05
EP4102505A1 (en) 2022-12-14
CN114121072A (zh) 2022-03-01
WO2022042023A1 (zh) 2022-03-03
CN114121072B (zh) 2023-12-12

Similar Documents

Publication Publication Date Title
US7593257B2 (en) Memory
US20180144782A1 (en) Magnetic memory and memory system
US9123410B2 (en) Memory controller for reducing capacitive coupling in a cross-point memory
US10790029B2 (en) Temperature compensation in memory sensing
US20220076748A1 (en) Preventing parasitic current during program operations in memory
US7944759B2 (en) Semiconductor memory device including floating body transistor
US8213219B2 (en) Transistor-based memory cell and related operating methods
US11886721B2 (en) Method and system for adjusting memory, and semiconductor device
KR20220164595A (ko) 메모리의 조절 방법, 조절 시스템 및 반도체 소자
US9082466B2 (en) Apparatuses and methods for adjusting deactivation voltages
KR20220164054A (ko) 메모리의 조절 방법, 조절 시스템 및 반도체 소자
US11984190B2 (en) Method and system for adjusting memory, and semiconductor device
US20220068320A1 (en) Method and system for regulating memory, and semiconductor device
US10553277B2 (en) Cross point array type phase change memory device and method of driving the same