JP2006147123A - メモリ装置のリフレッシュ方法 - Google Patents

メモリ装置のリフレッシュ方法 Download PDF

Info

Publication number
JP2006147123A
JP2006147123A JP2005134894A JP2005134894A JP2006147123A JP 2006147123 A JP2006147123 A JP 2006147123A JP 2005134894 A JP2005134894 A JP 2005134894A JP 2005134894 A JP2005134894 A JP 2005134894A JP 2006147123 A JP2006147123 A JP 2006147123A
Authority
JP
Japan
Prior art keywords
refresh
signal
bank
banks
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005134894A
Other languages
English (en)
Inventor
Hwang Hur
晃 許
Taijun Kin
泰 潤 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2006147123A publication Critical patent/JP2006147123A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

【課題】 パイルドリフレッシュ方式を用いる半導体メモリ装置に適用することができる、リフレッシュ動作時の電力消費量が少ないリフレッシュ方法を提供すること。
【課題手段】 Ｎ個のバンクを有するメモリ装置のリフレッシュ方法において、セルフリフレッシュモードでは、Ｎ個のバンクすべてをリフレッシュする場合には、Ｎ個のバンクを順次リフレッシュするパイルドリフレッシュ方式によってリフレッシュ動作を実行し、Ｎ個のバンクのうち、ｉ個（１≦ｉ≦Ｎ−１）のバンクをリフレッシュする場合には、ＰＡＳＲ方式によってリフレッシュ動作を実行し、オートリフレッシュモードでは、パイルドリフレッシュ方式によってリフレッシュ動作を実行する。
【選択図】図３

Description

本発明は、メモリ装置のリフレッシュ方法に関し、特に、パイルドリフレッシュ(piled refresh)機能を有し、特定のバンクのみをリフレッシュすることができるパーシャルアレイセルフリフレッシュ（ＰＡＳＲ）方式を用いるメモリ装置のリフレッシュ方法に関する。
ＤＲＡＭ、ＤＤＲ ＳＤＲＡＭなどの揮発性メモリ装置(以下、メモリ装置と略記する)では、メモリセルに格納されているデータが消失することを防止するために、周期的にリフレッシュ動作が実行される。
このようなメモリ装置に適用されるリフレッシュモードには、オートリフレッシュモードとセルフリフレッシュモードとがある。
オートリフレッシュモードは、メモリ装置の動作中にメモリ装置の外部からリフレッシュ命令信号を印加することにより、リフレッシュ動作を実行する方式である。また、セルフリフレッシュモードは、メモリ装置が動作していない状態で、メモリ装置内部で自動的にリフレッシュ命令信号を生成して、リフレッシュ動作を実行する方式である。
一般に、リフレッシュ動作時には相当量の電力を消費する。このため、電力消費が少ないリフレッシュ方式の開発が要求されており、そのうち一つがＰＡＳＲ方式である。
ＰＡＳＲ方式は、セルフリフレッシュモード時に消費する電力を減らすことを目的として提案された。この方式は、セルフリフレッシュモード時に、データが格納されている、リフレッシュする必要があるメモリセルのみをリフレッシュすることが可能であるように、メモリ装置の外部からメモリ装置に対して、リフレッシュ命令信号を印加する方式である。一般に、この方式は、外部システムが、メモリ装置に格納されているデータに関する情報を有している場合に適用可能である。
図１は、４個のバンク１００〜１０３で構成されたメモリセルアレイにおけるバンクベースのＰＡＳＲ方式を説明するためのメモリセルアレイのバンク構成を示す図及びＰＡＳＲコード（Ａ２、Ａ１、Ａ０）とリフレッシュバンクとの関係を表形式で示す図である。ここで、バンクベースのＰＡＳＲ方式とは、ＰＡＳＲコードによって特定されたバンクのみをリフレッシュするＰＡＳＲ方式を意味する。
例えば、図１に示した例では、バンク１０１と１０２に対してリフレッシュを実行し、バンク１００と１０３に関してはリフレッシュが実行されない。この動作は、アドレス信号Ａ２、Ａ１、Ａ０によって制御される。例えば、アドレス信号（Ａ２、Ａ１、Ａ０）が（０、０、０）の場合、４個のバンク１００〜１０３がすべてリフレッシュされ、アドレス信号（Ａ２、Ａ１、Ａ０）が（０、１、０）の場合、１個のバンク１００のみがリフレッシュされる。
このように、ＰＡＳＲ方式を用いる場合、特定のバンクのみを選択的にリフレッシュすることができるので、メモリ装置の待機電力、すなわち消費電力を減少させることができる。
図２は、ＤＤＲ ＳＤＲＡＭに適用されるパイルドリフレッシュ方式を説明するための図であり、各バンクにおけるバンクアクティブ信号を示すタイミングチャートである。このパイルドリフレッシュ方式の場合には、下記のように、各バンクのリフレッシュ動作が、順次バンク毎に実行される。
図２に示したように、バンク１００（バンク＜０＞）に対してリフレッシュコマンドが印加された後、一定の時間間隔でバンク１０１（バンク＜１＞）に対してリフレッシュコマンドが印加される。同様に、バンク１０２（バンク＜２＞）、１０３（バンク＜３＞）も一定の時間を置いて、順にリフレッシュコマンドが印加され、それぞれリフレッシュされる。
このように、バンクを順次リフレッシュすることにより、すべてのバンクを同時にリフレッシュする場合に比べ、消費電力（最大消費電力）を減少させることができる。
上記のように、従来のＤＤＲ ＳＤＲＡＭでは、最大消費電力を減らすために、図２を用いて説明したパイルドリフレッシュ方式が採用されている。しかし、現在、ＪＥＤＥＣ標準では、次世代ＤＤＲ ＳＤＲＡＭに対して、図１を参照して説明したＰＡＳＲ方式を採用する計画である。
そのため、パイルドリフレッシュ方式を採用しているＤＤＲ ＳＤＲＡＭに関しては、どのようにＰＡＳＲ方式を適用するかが問題になっている。
本発明は、上記問題点を解決するために提案されたものであり、パイルドリフレッシュ方式を用いる半導体メモリ装置に適用することができる、リフレッシュ動作時の電力消費量が少ないリフレッシュ方法を提供することを目的としている。
特に、パイルドリフレッシュ方式が採用されたＤＤＲ ＳＤＲＡＭに対して、ＰＡＳＲ方式を適用するリフレッシュ方法を提供することを目的としている。
また、本発明は、すべてのバンクに対するリフレッシュを要求するＰＡＳＲコードが印加された場合には、パイルドリフレッシュ方式によってリフレッシュ動作を実行し、特定のバンクのみに対してリフレッシュを要求するＰＡＳＲコードが印加された場合には、バーストリフレッシュ動作を実行する方法を提供する。
なお、本明細書では、バーストリフレッシュとは、ＰＡＳＲコードによって特定されたバンクに対して、同時にリフレッシュ動作を実行することを言う。
本発明に係るＮ個のバンクを有するメモリ装置のリフレッシュ方法は、前記Ｎ個のバンクをすべてリフレッシュする場合には、パイルドリフレッシュ動作を実行し、前記Ｎ個のバンクのうち、ｉ個（１≦ｉ≦Ｎ−１）のバンクをリフレッシュする場合には、パーシャルアレイセルフリフレッシュ（ＰＡＳＲ）方式によってバーストリフレッシュ動作を実行することを特徴としている。
また、本発明に係るＮ個のバンクを有するメモリ装置のリフレッシュ方法は、セルフリフレッシュモードでは、前記Ｎ個のバンクすべてをリフレッシュする場合には、前記Ｎ個のバンクを順次リフレッシュするパイルドリフレッシュ方式によってリフレッシュ動作を実行し、前記Ｎ個のバンクのうち、ｉ個（１≦ｉ≦Ｎ−１）のバンクをリフレッシュする場合には、パーシャルアレイセルフリフレッシュ（ＰＡＳＲ）方式によってリフレッシュ動作を実行し、オートリフレッシュモードでは、前記パイルドリフレッシュ方式によってリフレッシュ動作を実行することを特徴としている。
また、本発明に係るＮ個のバンクを有するメモリ装置のリフレッシュ方法は、（ａ）リフレッシュコマンドを受信するステップと、（ｂ）該リフレッシュコマンドによって、リフレッシュされるＮ個のバンクのうち、第１バンクを選択する信号を生成するステップと、（ｃ）前記リフレッシュコマンド及びパーシャルアレイセルフリフレッシュ（ＰＡＳＲ）コードを受信して、前記Ｎ個のバンクに対して、パイルドリフレッシュ動作を実行するか、またはＰＡＳＲ方式によるバーストリフレッシュ動作を実行するかを判別する信号を生成するステップと、（ｄ）前記ステップ（ｂ）及び（ｃ）における出力信号を受信して、リフレッシュされる前記第１バンクのアドレス信号を生成するステップと、（ｅ）前記第１バンクアドレス信号によって指定された前記第１バンクをリフレッシュするリフレッシュ信号を生成するステップと、（ｆ）前記ステップ（ｅ）で生成された前記リフレッシュ信号によってリフレッシュ動作を実行するステップとを含み、前記ステップ（ｃ）によって前記パイルドリフレッシュ動作を判別する信号が生成された場合には、前記ステップ（ｂ）、（ｄ）、（ｅ）及び（ｆ）を反復して実行し、前記ステップ（ｃ）によって前記バーストリフレッシュ動作を判別する信号が生成される場合には、リフレッシュされるバンクがすべて選択されるまで、前記ステップ（ｂ）、（ｄ）及び（ｅ）を反復して実行した後、前記ステップ（ｆ）を実行することを特徴としている。
本発明に係るメモリ装置のリフレッシュ方法によれば、パイルドリフレッシュ動作とＰＡＳＲ方式によるバーストリフレッシュ動作の両者を実行することができるので、すべてのバンクをリフレッシュする場合には、パイルドリフレッシュを実行することにより、最大電力消費量が減少し、そうではない場合にはバーストリフレッシュを実行することにより、電源電圧の変動を抑制する効果を得ることができる。
以下、図面を参照し、本発明に係る実施の形態を具体的に説明する。
図３は、本発明の実施の形態に係るリフレッシュ方法を説明するためのブロック図である。内部バンクアドレスフラッグ信号発生部３０１は、リフレッシュモード時に、最初の内部バンクアドレスフラッグ信号ＩＮＴＡＸｐ０ｄを発生させる回路部である。ここで、信号ＡＲＥＦｐ６は、オートリフレッシュコマンドが印加された時イネーブルする信号であり、信号ＮＥＷＲＥＱＵＥＳＴは、セルフリフレッシュ開始後、一定の時間間隔で、周期的に生成される内部リフレッシュコマンドである。
したがって、内部バンクアドレスフラッグ信号発生部３０１は、信号ＡＲＥＦｐ６または信号ＮＥＷＲＥＱＵＥＳＴがイネーブルされると、最初の内部バンクアドレスフラッグ信号ＩＮＴＡＸｐ０ｄを生成する。説明上、内部バンクアドレスフラッグ信号発生部３０１からの最初の出力信号ＩＮＴＡＸｐ０ｄによってリフレッシュされるバンクを１番目のバンクとする。
内部バンクアドレスフラッグ信号発生部３０２は、２番目のバンクの内部バンクアドレスフラッグ信号を生成する回路部である。内部バンクアドレスフラッグ信号発生部３０２は、信号ＡＲＥＦｐ６、ＮＥＷＲＥＱＵＥＳＴ、ＰＷＲＵＰ、ＲＡＳｔ１２<０>を受信する。ここで、ＰＷＲＵＰはパワーアップ信号であり、ＲＡＳｔ１２<０>はバンクアクティブ及びバンクプリチャージ信号発生部３０７からの出力信号のうちの一つである。
後に説明するように、ＲＡＳｔ１２<０:３>は、何番目のバンクが、アクティブ状態であるか、プリチャージ状態であるかを示す信号である。例えば、ＲＡＳｔ１２<１>は、２番目のバンクがアクティブ状態であるか、プリチャージ状態であるかを示す信号である。ここで、２番目のバンクがアクティブ状態である場合、ＲＡＳｔ１２<１>は活性化される。一方に、２番目のバンクがプリチャージ状態である場合、ＲＡＳｔ１２<１>はディセーブルされる。
内部バンクアドレスフラッグ信号発生部３０３、３０４の構成とその動作は、内部バンクアドレスフラッグ信号発生部３０２の場合と同じである。ただし、内部バンクアドレスフラッグ信号発生部３０３は、ＲＡＳｔ１２<１>を受信して、内部バンクアドレスフラッグ信号発生部３０４は、ＲＡＳｔ１２<２>を受信する。
内部バンクアドレス信号発生部３０５は、内部バンクアドレスフラッグ信号発生部３０１〜３０４の出力信号ＩＮＴＡＸｐ０ｄ、ＩＮＴＡＸｐ１ｄ、ＩＮＴＡＸｐ２ｄ、ＩＮＴＡＸｐ３ｄを受信して、該当するバンクの内部アドレス信号ＩＮＴＡＸｐ＜０：３＞に変換する回路部である。ここで、内部バンクアドレス信号発生部３０５に印加される信号ＮＯＰＩＬＥＤは、パイルドリフレッシュ方式を適用するか可否を決定する信号である。
バーストリフレッシュ信号発生部３０６は、バーストリフレッシュ方式を適用するか、またはパイルドリフレッシュ方式を適用するかを決定する回路部である。ここで、ＳＲＥＦは、セルフリフレッシュモード時にイネーブルされる信号であり、信号ＰＡＳＲ ＣＯＤＥ(Ａ２)、ＰＡＳＲ ＣＯＤＥ(Ａ１)、ＰＡＳＲ ＣＯＤＥ(Ａ０)は、ＰＡＳＲコード信号であり、信号ＴＲＥＦＡＬＬはバーストリフレッシュテストモード信号である。
バーストリフレッシュ信号発生部３０６からの出力信号ＮＯＰＩＬＥＤは、リフレッシュ方式を決定する信号である。信号ＮＯＰＩＬＥＤが非活性化状態の場合には、パイルドリフレッシュ動作を実行し、信号ＮＯＰＩＬＥＤが活性化状態の場合には、バーストリフレッシュ動作を実行する。例えば、一部のバンクのみをリフレッシュするＰＡＳＲコードが印加されると、信号ＮＯＰＩＬＥＤを活性化させてバーストリフレッシュ動作を実行する。
一方、すべてのバンクをリフレッシュするＰＡＳＲコードが印加されると、信号ＮＯＰＩＬＥＤを非活性化させて、パイルドリフレッシュ動作を実行する。ここで気を付ける点は、ＰＡＳＲコードはセルフリフレッシュモードのみで有効ということである。このために、オートリフレッシュモードでは、バーストリフレッシュテストモード信号ＴＲＥＦＡＬＬを利用して、リフレッシュモードを決定する。したがって、オートリフレッシュモード時には、バーストリフレッシュテストモード信号ＴＲＥＦＡＬＬと信号ＮＯＰＩＬＥＤとが等しくなる。
バンクアクティブ及びバンクプリチャージ信号発生部３０７は、信号ＳＲＥＦ、ＩＮＴＡＸｐ＜０：３＞、ＢＡＮＫ ＤＩＳ＜０：３＞を受信して、信号ＲＡＣＴＶｐｂ１３＜０：３＞、ＲＰＣＧｐｂ１３＜０：３＞及びＲＡＳｔ１２＜０：３＞を出力する。ここで、信号ＢＡＮＫ ＤＩＳ＜０：３＞は、ＭＲＳ(Mode Resister Set)によって決定される信号である。
信号ＢＡＮＫ ＤＩＳ＜０：３＞が活性化されと、内部アドレス信号ＩＮＴＡＸｐ＜０：３＞が印加されても、その信号を無視するために、バンクアクティブ信号が活性化されない。例えば、信号ＢＡＮＫ ＤＩＳ＜１＞が活性化された場合、バンク＜１＞に対するリフレッシュ動作が無視される。信号ＢＡＮＫ ＤＩＳ＜１＞が活性化された場合、信号ＲＡＳｔ１２＜０：３＞は以前の状態を維持したまま、内部バンクアドレスフラッグ信号発生部３０２〜３０４に印加される。
バンクアクティブ及びバンクプリチャージ信号発生部３０７の動作は、次のとおりである。最初の内部バンクアドレス信号ＩＮＴＡＸｐ＜０＞が、バンクアクティブ及びバンクプリチャージ信号発生部３０７に印加され、それに対応するバンクアクティブ信号ＲＡＣＴＶｐｂ１３＜０＞を生成する。バンクアクティブ信号ＲＡＣＴＶｐｂ１３＜０＞が生成されると、それに対応して信号ＲＡＳｔ１２＜０＞が生成される。信号ＲＡＳｔ１２＜０＞は、バンクアクティブ信号ＲＡＣＴＶｐｂ１３＜０＞がイネーブルされると活性化されて、バンクプリチャージ信号ＲＰＣＧｐｂ１３＜０＞が活性化されると、ディセーブルされる。信号ＲＡＳｔ１２＜０＞が活性化されると、１番目のバンクがリフレッシュされる。
次に、信号ＲＡＳｔ１２＜０＞が、内部バンクアドレスフラッグ信号発生部３０２に印加されて、２番目のバンクアドレスフラッグ信号ＩＮＴＡＸｐ１ｄを生成する。信号ＩＮＴＡＸｐ１ｄは、内部バンクアドレス信号発生部３０５に印加されて、２番目のバンクアドレス信号ＩＮＴＡＸｐ＜０：３＞を生成する。信号ＩＮＴＡＸｐ＜０：３＞は、バンクアクティブ及びバンクプリチャージ信号発生部３０７に印加されて、２番目のバンクをリフレッシュさせる信号ＲＡＳｔ１２＜１＞を生成する。このような反復動作によって、それぞれのバンクを順次リフレッシュすることができる。
一方、バーストリフレッシュ動作の場合には、信号ＲＡＳｔ１２<０:２>が、活性化されない状態で、内部バンクアドレスフラッグ信号発生部３０２〜３０４に印加される。次に、内部バンクアドレス信号発生部３０５が、信号ＩＮＴＡＸｐ＜０：３＞を同時にバンクアクティブ及びバンクプリチャージ信号発生部３０７に印加して、すべてのバンクを同時にリフレッシュさせる（図４参照）。
図４は、図３に示した内部バンクアドレス信号発生部３０５に係る一実施の形態を示す回路図であり、バーストリフレッシュの要否を制御する信号の具体的な役割を示している。図４に示したように、１番目のバンクアドレスフラッグ信号ＩＮＴＡＸｐ０ｄは、信号ＮＯＰＩＬＥＤとは関係なく、１番目のバンクアドレス信号ＩＮＴＡＸｐ＜０＞を生成する。
しかし、残りのバンクアドレス信号ＩＮＴＡＸｐ＜１：３＞は、信号ＮＯＰＩＬＥＤの制御を受ける。例えば、信号ＮＯＰＩＬＥＤがローレベルの場合には、それぞれの内部バンクアドレスフラッグ信号ＩＮＴＡＸｐ１ｄ、ＩＮＴＡＸｐ２ｄ、ＩＮＴＡＸｐ３ｄによって、内部バンクアドレス信号ＩＮＴＡＸｐ＜１＞、ＩＮＴＡＸｐ＜２＞、ＩＮＴＡＸｐ＜３＞が生成される。すでに説明したように、内部バンクアドレスフラッグ信号ＩＮＴＡＸｐ１ｄ、ＩＮＴＡＸｐ２ｄ、ＩＮＴＡＸｐ３ｄは順次発生するので、内部バンクアドレス信号ＩＮＴＡＸｐ＜１＞、ＩＮＴＡＸｐ＜２＞、ＩＮＴＡＸｐ＜３＞も順次生成される。すなわち、パイルドリフレッシュ動作を実行することが可能である。
一方、信号ＮＯＰＩＬＥＤがハイレベルの場合には、それぞれの内部バンクアドレスフラッグ信号ＩＮＴＡＸｐ１ｄ、ＩＮＴＡＸｐ２ｄ、ＩＮＴＡＸｐ３ｄが無視される。この場合、内部バンクアドレス信号ＩＮＴＡＸｐ＜１＞、ＩＮＴＡＸｐ＜２＞、ＩＮＴＡＸｐ＜３＞は、１番目の内部バンクアドレスフラッグ信号ＩＮＴＡＸｐ０ｄによって決定される。そのために、内部バンクアドレス信号ＩＮＴＡＸｐ＜１＞、ＩＮＴＡＸｐ＜２＞及びＩＮＴＡＸｐ＜３＞は、同時に活性化される。その結果、信号ＮＯＰＩＬＥＤがハイレベルの場合には、すべてのバンクが同時にリフレッシュされることになる。すなわち、バーストリフレッシュ動作が実行される。
上記の説明で理解されるように、信号ＮＯＰＩＬＥＤの論理レベルを制御することによって、パイルドリフレッシュ動作を実行するか、またはバーストリフレッシュ動作を実行するかを決定することができる。
図５は図３に示したバーストリフレッシュ信号発生部３０６に係る一実施の形態を示す回路図である。図５に示した回路は、信号ＰＡＳＲ ＣＯＤＥ（Ａ２）、ＰＡＳＲ ＣＯＤＥ（Ａ１）、ＰＡＳＲ ＣＯＤＥ（Ａ０）を受信するノアゲート６０１と、ノアゲート６０１の出力信号と信号ＳＲＥＦを受信するナンドゲート６０２と、ナンドゲート６０２の出力信号を受信するインバータ６０３と、インバータ６０３の出力信号と信号ＴＲＥＦＡＬＬを受信するノアゲート６０４と、ノアゲート６０４の出力信号を受信するインバータ６０５とを備えている。インバータ６０５からの出力信号は、“ＮＯＰＩＬＥＤ”である。
図５から、信号ＳＲＥＦがハイレベルにイネーブルされるセルフリフレッシュモードの場合には、信号ＰＡＳＲ ＣＯＤＥ（Ａ２）、ＰＡＳＲ ＣＯＤＥ（Ａ１）及びＰＡＳＲ ＣＯＤＥ（Ａ０）が有効であることが分かる。一方、オートリフレッシュモードの場合（すなわち、信号ＳＲＥＦがローレベルの場合）には、バーストリフレッシュテストモード信号ＴＲＥＦＡＬＬによって、リフレッシュモードが決定される。
図６は、本実施の形態に係るリフレッシュ方法におけるリフレッシュ動作を説明するための図である。図６に示したように、セルフリフレッシュモードＳＥＬＦの場合、パーシャルアレイセルフリフレッシュ（ＰＡＳＲ）方式によって、バーストリフレッシュが実行されることが分かる（図５参照）。ただし、セルフリフレッシュモードＳＥＬＦであっても、すべてのバンクをリフレッシュするＰＡＳＲコードが印加された場合には、パイルドリフレッシュ動作が実行される。一方、オートリフレッシュモードの場合、パイルドリフレッシュ動作のみが実行される。
図７は、本実施の形態に係るリフレッシュ動作を説明するためのタイミングチャートである。図７から、４個のすべてのバンクをリフレッシュする場合には、バンク０→バンク１→バンク２→バンク３の順でリフレッシュされる、パイルドリフレッシュ動作が実行されることが分かる。一方、バンク１とバンク２のみをリフレッシュする場合には、バンク１とバンク２を同時にリフレッシュするバーストリフレッシュ動作が実行される。
以上、本発明に係るメモリ装置のリフレッシュ方法を、実施の形態によって詳細に説明したが、本発明は実施の形態によって限定されるものではなく、本発明が属する技術分野において通常の知識を有するものであれば、本発明の技術的思想を逸脱することなく、本発明を修正または変更可能であり、それらも本発明の技術的範囲に属する。
４個のバンクで構成されたメモリセルアレイにおけるバンクベースのＰＡＳＲ方式を説明するためのメモリセルアレイのバンク構成を示す図及びＰＡＳＲコード（Ａ２、Ａ１、Ａ０）とリフレッシュバンクとの関係を表形式で示す図である。 ＤＤＲ ＳＤＲＡＭに適用されるパイルドリフレッシュ方式を説明するための図であり、各バンクにおけるバンクアクティブ信号を示すタイミングチャートである。 本発明の実施の形態に係るリフレッシュ方式を説明するためのブロック図である。 図３に示した内部バンクアドレス信号発生部の一実施の形態を示す回路図であり、バーストリフレッシュの要否を制御する信号の具体的な役割を示している。 図３に示したバーストリフレッシュ信号発生部に係る一実施の形態を示す回路図である。 本本実施の形態に係るリフレッシュ方法におけるリフレッシュ動作を説明するための図である。 本実施の形態に係るリフレッシュ動作を説明するためのタイミングチャートである。
符号の説明
３０１〜３０５ 内部バンクアドレスフラッグ信号発生部
３０６ バーストリフレッシュ信号発生部
３０７ バンクアクティブ及びバンクプリチャージ信号発生部
６０１、６０４ ノアゲート
６０２ ナンドゲート
６０３ インバータ
６０５ インバータ

Claims (4)

  1. Ｎ個のバンクを有するメモリ装置のリフレッシュ方法において、
    前記Ｎ個のバンクをすべてリフレッシュする場合には、パイルドリフレッシュ動作を実行し、
    前記Ｎ個のバンクのうち、ｉ個（１≦ｉ≦Ｎ−１）のバンクをリフレッシュする場合には、パーシャルアレイセルフリフレッシュ（ＰＡＳＲ）方式によってバーストリフレッシュ動作を実行することを特徴とするメモリ装置のリフレッシュ方法。
  2. 前記リフレッシュ動作を、セルフリフレッシュモードで実行することを特徴とする請求項１に記載のメモリ装置のリフレッシュ方法。
  3. Ｎ個のバンクを有するメモリ装置のリフレッシュ方法において、
    セルフリフレッシュモードでは、前記Ｎ個のバンクすべてをリフレッシュする場合には、前記Ｎ個のバンクを順次リフレッシュするパイルドリフレッシュ方式によってリフレッシュ動作を実行し、前記Ｎ個のバンクのうち、ｉ個（１≦ｉ≦Ｎ−１）のバンクをリフレッシュする場合には、パーシャルアレイセルフリフレッシュ（ＰＡＳＲ）方式によってリフレッシュ動作を実行し、
    オートリフレッシュモードでは、前記パイルドリフレッシュ方式によってリフレッシュ動作を実行することを特徴とするＮ個のバンクを有するメモリ装置のリフレッシュ方法。
  4. Ｎ個のバンクを有するメモリ装置のリフレッシュ方法において、
    （ａ）リフレッシュコマンドを受信するステップと、
    （ｂ）該リフレッシュコマンドによって、リフレッシュされるＮ個のバンクのうち、第１バンクを選択する信号を生成するステップと、
    （ｃ）前記リフレッシュコマンド及びパーシャルアレイセルフリフレッシュ（ＰＡＳＲ）コードを受信して、前記Ｎ個のバンクに対して、パイルドリフレッシュ動作を実行するか、またはＰＡＳＲ方式によるバーストリフレッシュ動作を実行するかを判別する信号を生成するステップと、
    （ｄ）前記ステップ（ｂ）及び（ｃ）における出力信号を受信して、リフレッシュされる前記第１バンクのアドレス信号を生成するステップと、
    （ｅ）前記第１バンクアドレス信号によって指定された前記第１バンクをリフレッシュするリフレッシュ信号を生成するステップと、
    （ｆ）前記ステップ（ｅ）で生成された前記リフレッシュ信号によってリフレッシュ動作を実行するステップとを含み、
    前記ステップ（ｃ）において前記パイルドリフレッシュ動作を判別する信号が生成された場合には、前記ステップ（ｂ）、（ｄ）、（ｅ）及び（ｆ）を反復して実行し、
    前記ステップ（ｃ）において前記バーストリフレッシュ動作を判別する信号が生成された場合には、リフレッシュされるバンクがすべて選択されるまで、前記ステップ（ｂ）、（ｄ）及び（ｅ）を反復して実行した後、前記ステップ（ｆ）を実行することを特徴とするメモリ装置のリフレッシュ方法。
JP2005134894A 2004-11-15 2005-05-06 メモリ装置のリフレッシュ方法 Pending JP2006147123A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040093117A KR100608370B1 (ko) 2004-11-15 2004-11-15 메모리 장치의 리프레쉬 수행 방법

Publications (1)

Publication Number Publication Date
JP2006147123A true JP2006147123A (ja) 2006-06-08

Family

ID=36313914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005134894A Pending JP2006147123A (ja) 2004-11-15 2005-05-06 メモリ装置のリフレッシュ方法

Country Status (5)

Country Link
US (1) US7149140B2 (ja)
JP (1) JP2006147123A (ja)
KR (1) KR100608370B1 (ja)
DE (1) DE102005020894A1 (ja)
TW (1) TWI268509B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7486584B2 (en) 2006-08-22 2009-02-03 Elpida Memory, Inc. Semiconductor memory device and refresh control method thereof
EP2079126A1 (en) 2008-01-14 2009-07-15 Samsung SDI Co., Ltd. Impact Resistant Battery Pack
US7881109B2 (en) 2008-12-23 2011-02-01 Hynix Semiconductor Inc. Refresh circuit of semiconductor memory apparatus

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035151A (ja) * 2005-07-26 2007-02-08 Elpida Memory Inc 半導体メモリ装置およびメモリシステムのリフレッシュ制御方法
US20080151670A1 (en) 2006-12-22 2008-06-26 Tomohiro Kawakubo Memory device, memory controller and memory system
US7969807B2 (en) * 2008-03-05 2011-06-28 Qimonda Ag Memory that retains data when switching partial array self refresh settings
US8468295B2 (en) * 2009-12-02 2013-06-18 Dell Products L.P. System and method for reducing power consumption of memory
US8392650B2 (en) 2010-04-01 2013-03-05 Intel Corporation Fast exit from self-refresh state of a memory device
US8484410B2 (en) 2010-04-12 2013-07-09 Intel Corporation Method to stagger self refreshes
US20110296098A1 (en) 2010-06-01 2011-12-01 Dell Products L.P. System and Method for Reducing Power Consumption of Memory
KR101190741B1 (ko) 2010-08-30 2012-10-12 에스케이하이닉스 주식회사 반도체 메모리 장치의 셀프 리프레시 제어회로 및 제어 방법
US8411523B2 (en) 2010-09-24 2013-04-02 Intel Corporation Reduced current requirements for DRAM self-refresh modes via staggered refresh operations of subsets of memory banks or rows
KR20130024158A (ko) 2011-08-30 2013-03-08 에스케이하이닉스 주식회사 반도체메모리장치 및 반도체메모리장치의 리프레쉬 방법
TWI503662B (zh) * 2012-12-27 2015-10-11 Ind Tech Res Inst 記憶體控制裝置及方法
KR102289001B1 (ko) * 2014-06-09 2021-08-13 삼성전자주식회사 솔리드 스테이드 드라이브 및 그것의 동작 방법
KR20160013624A (ko) * 2014-07-28 2016-02-05 에스케이하이닉스 주식회사 리프레쉬 회로
KR102372888B1 (ko) 2015-06-15 2022-03-10 삼성전자주식회사 저장 장치의 온도별 데이터 관리 방법
KR102321793B1 (ko) 2015-08-12 2021-11-08 삼성전자주식회사 플렉시블 리프레쉬 스킵 영역을 운영하는 반도체 메모리 장치
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US11017833B2 (en) 2018-05-24 2021-05-25 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN111354393B (zh) 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US11615831B2 (en) * 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035152A (ja) * 1999-07-22 2001-02-09 Hitachi Ltd 半導体記憶装置
JP2001167574A (ja) * 1999-12-08 2001-06-22 Mitsubishi Electric Corp 半導体記憶装置
JP2002334576A (ja) * 2001-05-07 2002-11-22 Samsung Electronics Co Ltd 半導体メモリ装置及びそのリフレッシュ動作の制御方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990042331A (ko) 1997-11-26 1999-06-15 구본준 디램의 멀티 뱅크 리프레쉬 회로
US6246619B1 (en) * 2000-02-07 2001-06-12 Vanguard International Semiconductor Corp. Self-refresh test time reduction scheme
US6650587B2 (en) * 2001-11-19 2003-11-18 Micron Technology, Inc. Partial array self-refresh
KR100535071B1 (ko) 2002-11-07 2005-12-07 주식회사 하이닉스반도체 셀프 리프레쉬 장치
KR100474551B1 (ko) * 2003-02-10 2005-03-10 주식회사 하이닉스반도체 셀프 리프레쉬 장치 및 방법
KR100611774B1 (ko) * 2004-06-03 2006-08-10 주식회사 하이닉스반도체 반도체 기억 소자의 뱅크 베이스드 부분 어레이 셀프 리프레쉬 장치 및 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035152A (ja) * 1999-07-22 2001-02-09 Hitachi Ltd 半導体記憶装置
JP2001167574A (ja) * 1999-12-08 2001-06-22 Mitsubishi Electric Corp 半導体記憶装置
JP2002334576A (ja) * 2001-05-07 2002-11-22 Samsung Electronics Co Ltd 半導体メモリ装置及びそのリフレッシュ動作の制御方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7486584B2 (en) 2006-08-22 2009-02-03 Elpida Memory, Inc. Semiconductor memory device and refresh control method thereof
EP2079126A1 (en) 2008-01-14 2009-07-15 Samsung SDI Co., Ltd. Impact Resistant Battery Pack
US7881109B2 (en) 2008-12-23 2011-02-01 Hynix Semiconductor Inc. Refresh circuit of semiconductor memory apparatus

Also Published As

Publication number Publication date
TWI268509B (en) 2006-12-11
DE102005020894A1 (de) 2006-05-24
US20060104139A1 (en) 2006-05-18
KR100608370B1 (ko) 2006-08-08
TW200615954A (en) 2006-05-16
KR20060053426A (ko) 2006-05-22
US7149140B2 (en) 2006-12-12

Similar Documents

Publication Publication Date Title
JP2006147123A (ja) メモリ装置のリフレッシュ方法
US8116161B2 (en) System and method for refreshing a DRAM device
US7548468B2 (en) Semiconductor memory and operation method for same
JP2010170596A (ja) 半導体記憶装置
US20110161578A1 (en) Semiconductor memory device performing partial self refresh and memory system including same
JP2008084426A (ja) 半導体メモリおよびシステム
JP2008090904A (ja) 半導体記憶装置及びメモリシステム
JP2008084428A (ja) 半導体メモリおよびシステム
US6292420B1 (en) Method and device for automatically performing refresh operation in semiconductor memory device
US8750067B2 (en) Semiconductor device having reset function
US7042774B2 (en) Semiconductor memory device to supply stable high voltage during auto-refresh operation and method therefor
US7263021B2 (en) Refresh circuit for use in semiconductor memory device and operation method thereof
US10878876B2 (en) Apparatuses and methods for providing power for memory refresh operations
JP2006146992A (ja) 半導体メモリ装置
US7145814B2 (en) RAS time control circuit and method for use in DRAM using external clock
US10818335B2 (en) Memory storage apparatus and operating method with multiple modes for refresh operation
TWI582580B (zh) 記憶體儲存裝置及其操作方法
KR20090126976A (ko) 자동 리프레쉬 제어회로
KR20060084071A (ko) 반도체 메모리에서의 리프레쉬 제어회로 및 그에 따른제어방법
US7428179B2 (en) Apparatus for controlling activation of semiconductor integrated circuit and controlling method of the same
JP2007280608A (ja) 半導体記憶装置
KR101020289B1 (ko) 셀프리프레쉬 테스트회로
JP2006048845A (ja) セルフリフレッシュ制御回路
KR100200718B1 (ko) 다이내믹 메모리장치에서의 cbr 리프레쉬 제어방법
JP4100403B2 (ja) 半導体メモリ装置におけるリフレッシュ制御および内部電圧の生成

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090727

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100301

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100330

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100604