JPWO2004095465A1 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JPWO2004095465A1 JPWO2004095465A1 JP2004571084A JP2004571084A JPWO2004095465A1 JP WO2004095465 A1 JPWO2004095465 A1 JP WO2004095465A1 JP 2004571084 A JP2004571084 A JP 2004571084A JP 2004571084 A JP2004571084 A JP 2004571084A JP WO2004095465 A1 JPWO2004095465 A1 JP WO2004095465A1
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- temperature
- circuit
- address
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40626—Temperature related aspects of refresh operations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0409—Online test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5002—Characteristic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4061—Calibration or ate or cycle tuning
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
半導体記憶装置は、メモリセルにデータを記憶するメモリコア回路と、メモリコア回路をあるリフレッシュ間隔でリフレッシュする回路と、温度を検出する温度検出器と、温度検出器が所定の温度上昇を検知するとリフレッシュ間隔を直ちに短縮し、該温度検出器が温度下降を検知すると該メモリセルの全てを少なくとも一回リフレッシュした後にリフレッシュ間隔を拡大するよう制御する制御回路を含む。
Description
本発明は、一般に半導体記憶装置に関し、詳しくはデータ保持のためにリフレッシュ動作を実行する半導体記憶装置に関する。
携帯電話等の携帯端末に必要なメモリ容量は、端末の機能が複雑になるに従い増加する。携帯端末では、従来ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）がメモリとして使用されていたが、大きなメモリ容量を実現するために、近年ではＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が使用されるようになってきている。このとき問題になるのが、携帯機器の電池の使用時間である。
ＳＲＡＭはデータ保持のためには殆ど電力を消費しないが、ＤＲＡＭはデータ保持のために定期的にリフレッシュを実行する必要があり、スタンバイ状態であってもある程度の電力を消費する。即ち、携帯機器を使用していない状態でも、データをメモリに保持しておくだけで電力を消費し、バックアップ電池の使用可能時間が短くなってしまう。
これを解決するためには、スタンバイ状態におけるリフレッシュ動作の回数を減らして消費電力を削減すればよい。例えば、ＤＲＡＭのデータ保持時間は、温度が低いほど長くなる特性がある。従って温度が低い場合には、温度が高い状態よりもリフレッシュ間隔を長く設定することで、リフレッシュ動作の回数を減らせば良い。
しかし単純に温度センサの検出温度に応じてリフレッシュ間隔を制御したのでは、以下に説明するような問題が発生する。
例えば高温のスタンバイ状態においては、データ保持時間が短いので、短周期でのリフレッシュ動作が行なわれる。この状態から急激な温度低下が発生すると、それまで高温に曝されていたメモリセルには短周期のリフレッシュが必要であるにも関わらず、自動的に長周期のリフレッシュ動作に切り替わってしまう。その結果、データ保持に必要な時間内にリフレッシュ動作が完了することなく、データが失われてしまうという深刻な問題が発生する。
ＳＲＡＭはデータ保持のためには殆ど電力を消費しないが、ＤＲＡＭはデータ保持のために定期的にリフレッシュを実行する必要があり、スタンバイ状態であってもある程度の電力を消費する。即ち、携帯機器を使用していない状態でも、データをメモリに保持しておくだけで電力を消費し、バックアップ電池の使用可能時間が短くなってしまう。
これを解決するためには、スタンバイ状態におけるリフレッシュ動作の回数を減らして消費電力を削減すればよい。例えば、ＤＲＡＭのデータ保持時間は、温度が低いほど長くなる特性がある。従って温度が低い場合には、温度が高い状態よりもリフレッシュ間隔を長く設定することで、リフレッシュ動作の回数を減らせば良い。
しかし単純に温度センサの検出温度に応じてリフレッシュ間隔を制御したのでは、以下に説明するような問題が発生する。
例えば高温のスタンバイ状態においては、データ保持時間が短いので、短周期でのリフレッシュ動作が行なわれる。この状態から急激な温度低下が発生すると、それまで高温に曝されていたメモリセルには短周期のリフレッシュが必要であるにも関わらず、自動的に長周期のリフレッシュ動作に切り替わってしまう。その結果、データ保持に必要な時間内にリフレッシュ動作が完了することなく、データが失われてしまうという深刻な問題が発生する。
以上を鑑みて、本発明は、関連技術の１つ又はそれ以上の問題点を解決する半導体記憶装置を提供することを目的とする。
また本発明は、温度に応じてリフレッシュ周期を調整する構成において、急激な温度変化が発生しても適切なデータ保持が可能な半導体記憶装置を提供することを、もう１つのより具体的な目的とする。
上記目的を達成するために、本発明による半導体記憶装置は、メモリセルにデータを記憶するメモリコア回路と、メモリコア回路をあるリフレッシュ間隔でリフレッシュする回路と、温度を検出する温度検出器と、温度検出器が所定の温度上昇を検知するとリフレッシュ間隔を直ちに短縮し、該温度検出器が温度下降を検知すると該メモリセルの全てを少なくとも一回リフレッシュした後にリフレッシュ間隔を拡大するよう制御する制御回路を含む。
このように本発明においては、高温状態から低温状態に遷移しても直ちにリフレッシュ間隔を変化させることなく、遷移検出後に少なくとも１サイクルのリフレッシュ（全メモリセルについての各１回のリフレッシュ）を終了してから、リフレッシュ間隔を長周期に変化させる。これによって、それまで高温状態であったメモリセルが短周期でのリフレッシュを必要としているにも関わらず、リフレッシュ周期を長周期に切り換えることによりデータを破壊してしまう等の事態を避けることが可能となる。
また本発明は、温度に応じてリフレッシュ周期を調整する構成において、急激な温度変化が発生しても適切なデータ保持が可能な半導体記憶装置を提供することを、もう１つのより具体的な目的とする。
上記目的を達成するために、本発明による半導体記憶装置は、メモリセルにデータを記憶するメモリコア回路と、メモリコア回路をあるリフレッシュ間隔でリフレッシュする回路と、温度を検出する温度検出器と、温度検出器が所定の温度上昇を検知するとリフレッシュ間隔を直ちに短縮し、該温度検出器が温度下降を検知すると該メモリセルの全てを少なくとも一回リフレッシュした後にリフレッシュ間隔を拡大するよう制御する制御回路を含む。
このように本発明においては、高温状態から低温状態に遷移しても直ちにリフレッシュ間隔を変化させることなく、遷移検出後に少なくとも１サイクルのリフレッシュ（全メモリセルについての各１回のリフレッシュ）を終了してから、リフレッシュ間隔を長周期に変化させる。これによって、それまで高温状態であったメモリセルが短周期でのリフレッシュを必要としているにも関わらず、リフレッシュ周期を長周期に切り換えることによりデータを破壊してしまう等の事態を避けることが可能となる。
図１は、本発明による半導体記憶装置の第１の実施例の概略構成を示す図である。
図２は、本発明による温度依存リフレッシュ動作を実行する構成を示す図である。
図３は、温度と温度検出信号との関係を示す図である。
図４は、分周制御回路の構成の一例を示す図である。
図５は、分周器制御信号生成回路の動作を説明するためのタイミング図である。
図６は、本発明による半導体記憶装置の第２の実施例の概略構成を示す図である。
図７は、本発明による温度依存リフレッシュ動作を実行する構成を示す図である。
図８Ａ及び図８Ｂは、カウンター回路の回路構成の一例を示す図である。
図９は、分周器制御信号生成動作を説明するためのタイミング図である。
図１０は、本発明による半導体記憶装置の第３の実施例の概略構成を示す図である。
図１１は、本発明による温度依存リフレッシュ動作を実行する構成を示す図である。
図１２は、リフレッシュアドレス記憶回路の回路構成の一例を示す図である。
図１３は、分周器制御信号生成動作を説明するためのタイミング図である。
図２は、本発明による温度依存リフレッシュ動作を実行する構成を示す図である。
図３は、温度と温度検出信号との関係を示す図である。
図４は、分周制御回路の構成の一例を示す図である。
図５は、分周器制御信号生成回路の動作を説明するためのタイミング図である。
図６は、本発明による半導体記憶装置の第２の実施例の概略構成を示す図である。
図７は、本発明による温度依存リフレッシュ動作を実行する構成を示す図である。
図８Ａ及び図８Ｂは、カウンター回路の回路構成の一例を示す図である。
図９は、分周器制御信号生成動作を説明するためのタイミング図である。
図１０は、本発明による半導体記憶装置の第３の実施例の概略構成を示す図である。
図１１は、本発明による温度依存リフレッシュ動作を実行する構成を示す図である。
図１２は、リフレッシュアドレス記憶回路の回路構成の一例を示す図である。
図１３は、分周器制御信号生成動作を説明するためのタイミング図である。
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
図１は、本発明による半導体記憶装置の第１の実施例の概略構成を示す図である。
図１の半導体記憶装置１０は、ワードデコーダ１１、コラムデコーダ１２、メモリコア回路１３、リフレッシュアドレス発生回路１４、分周回路１５、リング発振器１６、分周制御回路１７、及び温度検出器１８を含む。メモリコア回路１３は、図１では２列に分割配置されているが１列であっても或いは３列以上であっても構わない。メモリコア回路１３には、複数のメモリセルがマトリクス状に縦横に配置されており、所定のアドレスのメモリセルを選択するために、複数のワード線、複数のビット線、センスアンプ、複数のコラム選択線等が設けられている。
ワードデコーダ１１は、半導体記憶装置１０外部から供給されるローアドレスをデコードし、ローアドレスで指定されるワード線を活性化する。活性化されたワード線に接続されるメモリセルのデータは、ビット線に読み出されセンスアンプで増幅される。コラムデコーダ１２は、半導体記憶装置１０外部から供給されるコラムアドレスをデコードし、コラムアドレスで指定されるコラム選択線を活性化する。読み出し動作の場合、センスアンプで増幅されたデータは、活性化されたコラム選択線により選択され、半導体記憶装置外部に出力される。書き込み動作の場合、半導体記憶装置外部から書き込みデータが供給され、活性化されたコラム選択線により選択されるコラムアドレスのセンスアンプに書き込まれる。この書き込みデータとメモリセルから読み出され再書き込みされるべきデータとが、活性化されたワード線に接続されるメモリセルに書き込まれる。
リフレッシュ動作の場合は、リフレッシュが必要なアドレスに応じてワード線を選択活性化し、選択ワード線に接続されるセルのデータをビット線に読み出して、センスアンプでビット線上のデータ電位を増幅し、増幅後のデータを選択ワード線に接続されるメモリセルに再度書き込む。これを一連のリフレッシュアドレスに対して順次実行することで（全メモリセルを各１回リフレッシュすることで）、１サイクルのリフレッシュ動作が完了する。
図２は、本発明による温度依存リフレッシュ動作を実行する構成を示す図である。図２は、図１に示されるリフレッシュアドレス発生回路１４、分周回路１５、リング発振器１６、分周制御回路１７、及び温度検出器１８の相互接続関係を示している。
温度検出器１８は、センサにより温度を検出し、温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅｎを分周制御回路１７に供給する。温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅｎは、それぞれ対応する閾値と検出温度との比較結果に応じてＨＩＧＨ又はＬＯＷになる信号である。
図３は、温度と温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅｎとの関係を示す図である。図３に示すように、温度が最も高いときには温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅｎの全てがＬＯＷであり、温度が低くなるに従ってＥｘｔ＿ｓｔａｔｅ１から順番にＨＩＧＨになっていく。温度が最も低いときには温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅｎの全てがＨＩＧＨである。
図２を再び参照し、分周制御回路１７は、メモリコア回路１３（又はワードデコーダ１１）からアドレス基点信号ｒｅｆｓｔａｒｔを受け取る。このアドレス基点信号ｒｅｆｓｔａｒｔは、１サイクルのリフレッシュ動作を開始する際に開始アドレスが選択されると、それに応じてアサートされる信号である。また分周制御回路１７は更に、温度検出器１８から温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅｎを受け取る。アドレス基点信号及び温度検出信号に応じて、分周制御回路１７は分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅｎを生成する。分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅｎは、それぞれ対応する温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅｎのＨＩＧＨに応じてＨＩＧＨになり、それにより対応する分周率を指定する信号である。指定された分周率に応じてリフレッシュ間隔が決定される。本発明においては、急激な温度低下が発生した場合であっても、リフレッシュ動作を直ちに短周期から長周期に切り替えるのではなく、所定の期間を経た後に切り換えるように、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅｎの変化タイミングが制御される。
分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅｎは、分周回路１５に供給される。分周回路１５は、複数の２分周回路２１と分周率設定回路２２とを含む。分周回路１５は、リング発振器１６が発振するパルス信号を受け取り、複数の２分周回路２１により１／２分周、１／４分周、１／８分周、・・・の分周信号を生成し、分周率設定回路２２に供給する。分周率設定回路２２は、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅｎにより指定される分周信号を選択し、リフレッシュ要求信号ｓｒｅｆｐｚとしてリフレッシュアドレス発生回路１４に供給する。
リング発振器１６は、インバータ３１乃至３４を含む。インバータ３１乃至３３がループを形成することにより、所定の周期のパルス信号を発振する。発振信号は、インバータ３４を介して分周回路１５に供給される。
リフレッシュアドレス発生回路１４は、リフレッシュ要求信号ｓｒｅｆｐｚの各パルスに応答して、各リフレッシュアドレスを順次生成する。リフレッシュアドレス発生回路１４が順次生成したリフレッシュアドレスは、図１のワードデコーダ１１に供給され、各リフレッシュアドレスに対するリフレッシュ動作が実行される。全メモリセルに対して各１回のリフレッシュが終了すると、１サイクルのリフレッシュ動作が完了する。このようにして、リフレッシュ要求信号ｓｒｅｆｐｚのパルス周期の長短に応じて、リフレッシュ間隔の長短が決定される。
図４は、分周制御回路１７の構成の一例を示す図である。
分周制御回路１７は、複数の分周器制御信号生成回路４１−１乃至４１−ｎを含む。分周器制御信号生成回路４１−１乃至４１−ｎは、それぞれ対応する温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅｎがＨＩＧＨになると、対応する分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅｎをＨＩＧＨにする。分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅｎを生成するタイミングは、アドレス基点信号ｒｅｆｓｔａｒｔにより制御される。
図４では、分周器制御信号生成回路４１−１の構成のみが示されるが、他の分周器制御信号生成回路４１−２乃至４１−ｎについても同一の構成である。分周器制御信号生成回路４１−１は、ＮＡＮＤ回路４２及び４３、ＮＯＲ回路４４、インバータ４５乃至５２を含む。なおインバータ４５、４９、５１及び５２は、ゲート機能付きインバータであり、Ａ入力がＬＯＷでＢ入力がＨＩＧＨの場合のみインバータとして機能して信号を通過させる。ＮＡＮＤ回路４２及び４３により、出力がＦＯとして示されるフリップフロップを構成する。またＮＯＲ回路４４及びインバータ４５及び４９乃至５２によりシフトレジスタ部を構成し、インバータ５０及び５１が第１のラッチ、ＮＯＲ回路４４及びインバータ４５が第２のラッチを構成する。
初期状態で、アドレス基点信号ｒｅｆｓｔａｒｔ及び温度検出信号Ｅｘｔ＿ｓｔａｔｅ１はＬＯＷである。従って、フリップフロップの出力ＦＯはＨＩＧＨであり、また分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１はＬＯＷである。温度が低下して温度検出信号Ｅｘｔ＿ｓｔａｔｅ１がＨＩＧＨに変化した場合を考える。温度検出信号Ｅｘｔ＿ｓｔａｔｅ１がＨＩＧＨに変化しても、フリップフロップの出力ＦＯは直ちには変化せずにＨＩＧＨに留まる。その後アドレス基点信号ｒｅｆｓｔａｒｔがＨＩＧＨになると、これに応じてフリップフロップの出力ＦＯがＬＯＷに変化する。アドレス基点信号ｒｅｆｓｔａｒｔがＬＯＷに戻ると、インバータ４９が駆動され、インバータ５０の出力がＨＩＧＨとなる。このときインバータ５２がインバータ５０の出力信号をブロックしている。
次のリフレッシュシーケンスで、アドレス基点信号ｒｅｆｓｔａｒｔが再びＨＩＧＨになると、インバータ５２が信号を通過させて分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１がＨＩＧＨになる。この状態は、シフトレジスタ部の第２のラッチにより保持される。
図５は、分周器制御信号生成回路４１−１の動作を説明するためのタイミング図である。
アドレス基点信号ｒｅｆｓｔａｒｔがタイミングＴ１でＨＩＧＨになるときには、高温状態であり温度検出信号Ｅｘｔ＿ｓｔａｔｅ１はＬＯＷである。これに対応して分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１はＬＯＷである。その後高温状態から低温状態に遷移し温度検出信号Ｅｘｔ＿ｓｔａｔｅ１がＨＩＧＨになるが、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１はそのままＬＯＷに留まる。高温状態から低温状態に遷移した後に、アドレス基点信号ｒｅｆｓｔａｒｔがタイミングＴ２でＨＩＧＨになっても、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１は変化しない。
その後リフレッシュ動作が１サイクル完了し、アドレス基点信号ｒｅｆｓｔａｒｔがタイミングＴ３で再度ＨＩＧＨになると、これに応答して分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１がＨＩＧＨに変化する。なおその後低温状態から高温状態に遷移した場合には、温度検出信号Ｅｘｔ＿ｓｔａｔｅ１のＬＯＷへの変化に応じて直ちに分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１がＬＯＷに変化する。
このように本発明においては、高温状態から低温状態に遷移しても直ちにリフレッシュ間隔を変化させることなく、遷移検出後に少なくとも１サイクルのリフレッシュ（全メモリセルについての各１回のリフレッシュ）を終了してから、リフレッシュ間隔を長周期に変化させる。これによって、それまで高温状態であったメモリセルが短周期でのリフレッシュを必要としているにも関わらず、リフレッシュ周期を長周期に切り換えることによりデータを破壊してしまう等の事態を避けることが可能となる。
図６は、本発明による半導体記憶装置の第２の実施例の概略構成を示す図である。図６において、図１と同一の構成要素は同一の番号で参照し、その説明は省略する。
図６の第２の実施例の半導体記憶装置１０Ａにおいては、図１の半導体記憶装置１０の分周制御回路１７の代わりにカウンター回路１９が設けられている。カウンター回路１９は、分周回路１５が生成するリフレッシュ要求信号を受け取りカウントする。高温状態から低温状態への遷移が温度検出器１８により検出されると、カウンター回路１９はカウントを開始し、カウント値が所定の値に到達した後にリフレッシュ間隔を変化させる。
図７は、本発明による温度依存リフレッシュ動作を実行する構成を示す図である。図７において、図２と同一の構成要素は同一の番号で参照し、その説明は省略する。
図７は、図６に示されるリフレッシュアドレス発生回路１４、分周回路１５、リング発振器１６、温度検出器１８、及びカウンター回路１９の相互接続関係を示している。図７に示されるように、分周回路１５が生成するリフレッシュ要求信号ｓｒｅｆｐｚは、リフレッシュアドレス発生回路１４に供給されると共にカウンター回路１９に供給される。カウンター回路１９は更に、温度検出器１８から温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅｎを受け取る。カウンター回路１９は、温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅｎの変化が温度低下を示す場合に、リフレッシュ要求信号ｓｒｅｆｐｚのカウントを開始する。カウンター回路１９は、カウント値が所定の値になると、それに応じて分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅｎを変化させる。なお温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅｎの変化が温度上昇を示す場合には、直ちに分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅｎを変化させる。
図８Ａ及び図８Ｂは、カウンター回路１９の回路構成の一例を示す図である。ここでは説明の簡単のために、３つの温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅ３により、４段階の温度変化を検出する場合を示してある。
図８Ａに示すのは、カウンター回路１９の回路構成のうちでリフレッシュ要求信号ｓｒｅｆｐｚをカウントする部分であり、ＮＡＮＤ回路６１乃至７２、ＮＯＲ回路７３及び７４、インバータ７５乃至９９、及びカウンタ１００を含む。ＮＡＮＤ回路６１乃至６３は、温度低下を検出する回路部分である。高温状態から低温状態への遷移があると、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅ３のうちでＬＯＷの信号の１つに対して、温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅ３のうちの１つがＨＩＧＨになる。これにより、ＮＡＮＤ回路６１乃至６３の対応する１つの出力がＬＯＷになる。これに応答して、ＮＡＮＤ回路６６をリフレッシュ要求信号ｓｒｅｆｐｚが通過するようになり、カウンタ１００によるリフレッシュ要求信号ｓｒｅｆｐｚのカウントが開始される。
カウントが所定の値に到達してカウンタ出力ＣＯＵＴがＨＩＧＨになると、ＮＡＮＤ回路７０乃至７２の出力ｅｎ１ｘ乃至ｅｎ３ｘのうちで、ＨＩＧＨになった温度検出信号に対応する１つがＬＯＷになる。なお図８Ａにおいて信号ｓｔｔｘはリセット信号であり、ＬＯＷになるとカウンタ１００をリセットする。
図８Ｂは、カウンター回路１９の回路構成のうちで分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅ３を生成する部分を示す図である。
図８Ｂの回路は、ＮＯＲ回路１０１乃至１１３、ＮＡＮＤ回路１１４、インバータ１１５乃至１１９、ＰＭＯＳトランジスタ１２０及び１２１、及びＮＭＯＳトランジスタ１２２及び１２３を含む。高温から低温への遷移があると、例えば温度検出信号Ｅｘｔ＿ｓｔａｔｅ２がＨＩＧＨになり、ＮＯＲ回路１１２の出力がＨＩＧＨからＬＯＷになる。この段階では、ＮＯＲ回路１０５及び１０６からなるフリップフロップの状態は変化しない。その後、カウント値が所定の値になると信号ｅｎ２ｘがＨＩＧＨからＬＯＷになり、ＮＯＲ回路１０４の出力がＬＯＷからＨＩＧＨになる。これに応じてＮＯＲ回路１０５及び１０６からなるフリップフロップの状態が変化して、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ２がＨＩＧＨになる。
また低温から高温への遷移があると、例えば温度検出信号Ｅｘｔ＿ｓｔａｔｅ２がＬＯＷになり、ＮＯＲ回路１１２の出力がＬＯＷからＨＩＧＨになる。これに応答して、ＮＯＲ回路１０５及び１０６からなるフリップフロップの状態が直ちに変化して、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ２がＬＯＷになる。
図９は、分周器制御信号生成動作を説明するためのタイミング図である。
まず高温状態から低温状態に遷移すると温度検出信号Ｅｘｔ＿ｓｔａｔｅ１がＨＩＧＨになるが、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１はそのままＬＯＷに留まる。但し温度検出信号Ｅｘｔ＿ｓｔａｔｅ１がＨＩＧＨになると、リフレッシュ要求信号ｓｒｅｆｐｚのカウントが開始される。その後、リフレッシュ要求信号ｓｒｅｆｐｚに同期して図８Ａに示されるＳＹＮＣ１信号が、温度検出信号Ｅｘｔ＿ｓｔａｔｅ１に対応する信号としてＨＩＧＨになる（図８ＡにおいてＳＹＮＣ１乃至ＳＹＮＣ３がＥｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅ３に対応する）。カウント値が所定の値ｎに到達すると、図８Ａに示されるカウント出力信号ＣＯＵＴがＨＩＧＨになる。これに応答して、信号ｅｎ１ｘが一時的にＬＯＷになる。
信号ｅｎ１ｘが一時的にＬＯＷになると、図８ＢにおいてＮＯＲ回路１０２及び１０３からなるフリップフロップの状態が反転して、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１がＨＩＧＨに変化する。これによりリフレッシュ動作が短周期から長周期へと移行することになる。なおその後低温状態から高温状態に遷移した場合には、温度検出信号Ｅｘｔ＿ｓｔａｔｅ１のＬＯＷへの変化に応じて直ちに分周器制御信号Ｉｎｔ−ｓｔａｔｅ１がＬＯＷに変化する。
このように本発明においては、高温状態から低温状態に遷移しても直ちにリフレッシュ間隔を変化させることなく、遷移検出後にリフレッシュ要求信号が所定数生成されるのをカウントしてから、リフレッシュ間隔を長周期に変化させる。この際、少なくとも１サイクルのリフレッシュ（全メモリセルについての各１回のリフレッシュ）に相当する数のリフレッシュ要求信号をカウントすることが好ましい。これによって、それまで高温状態であったメモリセルが短周期でのリフレッシュを必要としているにも関わらず、リフレッシュ周期を長周期に切り換えることによりデータを破壊してしまう等の事態を避けることが可能となる。
なお１サイクルのリフレッシュに限らず、２サイクル或いはそれ以上のリフレッシュに相当する数のリフレッシュ要求信号をカウントしてから、リフレッシュ間隔を長周期に変化させる構成としてもよい。
図１０は、本発明による半導体記憶装置の第３の実施例の概略構成を示す図である。図１０において、図１と同一の構成要素は同一の番号で参照し、その説明は省略する。
図１０の第３の実施例の半導体記憶装置１０Ｂにおいては、図１の半導体記憶装置１０の分周制御回路１７の代わりに、リフレッシュアドレスを記憶するリフレッシュアドレス記憶回路２０が設けられている。リフレッシュアドレス記憶回路２０は、リフレッシュアドレス発生回路１４が生成するリフレッシュアドレスを順次受け取り、高温状態から低温状態への遷移が温度検出器１８により検出されると、その時のリフレッシュアドレスを内部のラッチに記憶する。リフレッシュアドレス記憶回路２０は、その後順次供給される一連のリフレッシュアドレスと内部ラッチのリフレッシュアドレスとを逐次比較して、それらが一致するか否かを判定する。判定の結果、リフレッシュアドレスの一致が検出されると、リフレッシュ間隔が変更される。
図１１は、本発明による温度依存リフレッシュ動作を実行する構成を示す図である。図１１において、図２と同一の構成要素は同一の番号で参照し、その説明は省略する。
図１１は、図１０に示されるリフレッシュアドレス発生回路１４、分周回路１５、リング発振器１６、温度検出器１８、及びリフレッシュアドレス記憶回路２０の相互接続関係を示している。図１１に示されるように、リフレッシュアドレス発生回路１４が生成するリフレッシュアドレスがリフレッシュアドレス記憶回路２０に供給される。リフレッシュアドレス記憶回路２０は更に、温度検出器１８から温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅｎを受け取る。リフレッシュアドレス記憶回路２０は、温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅｎの変化が温度低下を示すと、その時点で供給されているリフレッシュアドレスを内部ラッチに記憶する。その後、リフレッシュアドレス記憶回路２０は、更に供給されるリフレッシュアドレスと内部ラッチのリフレッシュアドレスとを逐次比較する。リフレッシュアドレス記憶回路２０は、比較の結果が一致を示すと、それに応じて分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅｎを変化させる。なお温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅｎの変化が温度上昇を示す場合には、直ちに分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅｎを変化させる。
図１２は、リフレッシュアドレス記憶回路２０の回路構成の一例を示す図である。
ここでは説明の簡単のために、３つの温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅ３により、４段階の温度変化を検出する場合を示してある。なお図１２に示すのは、リフレッシュアドレス記憶回路２０の回路構成のうちでリフレッシュアドレスを比較する部分であり、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅ３を生成する部分は示していない。この分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅ３を生成する部分は、図８Ｂに示される回路構成と同一である。
図１２に示される回路は、ＮＡＮＤ回路１３１乃至１４４、ＮＯＲ回路１４５及び１４６、インバータ１４７乃至１７６、トランスファーゲート１７７、及びカウンタ１７８を含む。ＮＡＮＤ回路１３１乃至１３３は、温度低下を検出する回路部分である。高温状態から低温状態への遷移があると、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅ３のうちでＬＯＷの信号の１つに対して、温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅ３のうちの１つがＨＩＧＨになる。これにより、ＮＡＮＤ回路１３１乃至１３３の対応する１つの出力がＬＯＷになる。これに応答して、ノードＡの信号がＨＩＧＨになり、インバータ１５０が遮断されインバータ１５６が駆動される。これにより、インバータ１５６及びＮＡＮＤ回路１３７からなるラッチのノードＭに、現在のリフレッシュアドレスが格納される。
その後受け取るリフレッシュアドレスは、トランスファーゲート１７７とインバータ１５５とに供給される。ラッチの格納するアドレスＭがＨＩＧＨの場合にはトランスファーゲート１７７が開くので、その時供給されるリフレッシュアドレスもＨＩＧＨであれば、ノードＢがＨＩＧＨになる。ラッチが格納するアドレスＭがＬＯＷの場合にはインバータ１５５が開くので、その時供給されるリフレッシュアドレスもＬＯＷであれば、ノードＢがＨＩＧＨになる。即ち、供給されるリフレッシュアドレスとラッチのアドレスとが一致する場合に、ノードＢがＨＩＧＨになる。
なおリフレッシュアドレスをラッチに格納する回路部分と、供給されるリフレッシュアドレスとラッチが格納するアドレスとを比較する回路部分とは、リフレッシュアドレスｒｅｆＡ０乃至ｒｅｆＡＮの各ビットに対して１つずつ設けられる。このようにして、供給されるリフレッシュアドレスｒｅｆＡ０乃至ｒｅｆＡＮがラッチに格納してあるアドレスと一致すると、カウンタ１７８がカウントアップする。カウンタ１７８の出力ＣＯＵＴがＨＩＧＨになると、ＮＡＮＤ回路１４２乃至１４４の出力ｅｎ１ｘ乃至ｅｎ３ｘのうちで、ＨＩＧＨになった温度検出信号に対応する１つがＬＯＷになる。なお図１２において信号ｓｔｔｘはリセット信号である。
信号ｅｎ１ｘ乃至ｅｎ３ｘに基づいて、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅ３を生成する回路構成は、図８Ｂの回路と同一である。図８Ｂを参照して、高温から低温への遷移があると、例えば温度検出信号Ｅｘｔ＿ｓｔａｔｅ２がＨＩＧＨになり、ＮＯＲ回路１１２の出力がＨＩＧＨからＬＯＷになる。その後、信号ｅｎ２ｘがＨＩＧＨからＬＯＷになると初めて、ＮＯＲ回路１０５及び１０６からなるフリップフロップの状態が変化して、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ２がＨＩＧＨになる。
また低温から高温への遷移があると、例えば温度検出信号Ｅｘｔ＿ｓｔａｔｅ２がＬＯＷになり、ＮＯＲ回路１１２の出力がＬＯＷからＨＩＧＨになる。これに応答して、ＮＯＲ回路１０５及び１０６からなるフリップフロップの状態が直ちに変化して、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ２がＬＯＷになる。
図１３は、分周器制御信号生成動作を説明するためのタイミング図である。
まず高温状態から低温状態に遷移すると温度検出信号Ｅｘｔ＿ｓｔａｔｅ１がＨＩＧＨになるが、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１はそのままＬＯＷに留まる。但し温度検出信号Ｅｘｔ＿ｓｔａｔｅ１がＨＩＧＨになると、図１２で説明したノードＡにＨＩＧＨパルスが発生し、その時のリフレッシュアドレスがノードＭに格納される。このとき、格納されたリフレッシュアドレスと現在のリフレッシュアドレス（格納されたリフレッシュアドレスと同一）とが比較されるので、ノードＢのレベルはＨＩＧＨになり一致を示す。
その後、供給されるリフレッシュアドレスが一巡して、ノードＭに格納されたリフレッシュアドレスと同一のリフレッシュアドレスが再度供給されると、ノードＢのレベルは再度ＨＩＧＨになる。ノードＢのＨＩＧＨレベルをカウントするカウンタの出力ＣＯＵＴは、この２度目のＨＩＧＨに応じてＨＩＧＨになり、これに応答して信号ｅｎ１ｘが一時的にＬＯＷになる。
信号ｅｎ１ｘが一時的にＬＯＷになると、図８ＢにおいてＮＯＲ回路１０２及び１０３からなるフリップフロップの状態が反転して、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１がＨＩＧＨに変化する。これによりリフレッシュ動作が短周期から長周期へと移行することになる。なお低温状態から高温状態に遷移した場合には、温度検出信号Ｅｘｔ＿ｓｔａｔｅ１のＬＯＷへの変化に応じて直ちに分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１がＬＯＷに変化する。
このように本発明においては、高温状態から低温状態に遷移しても直ちにリフレッシュ間隔を変化させることなく、遷移検出時のリフレッシュアドレスを記憶しておき、再度同一のリフレッシュアドレスが発生されるまで待ってから、リフレッシュ間隔を長周期に変化させる。従って、少なくとも１サイクルのリフレッシュ（全メモリセルについての各１回のリフレッシュ）の間、温度変化前のリフレッシュ間隔を維持することができる。これによって、それまで高温状態であったメモリセルが短周期でのリフレッシュを必要としているにも関わらず、リフレッシュ周期を長周期に切り換えることによりデータを破壊してしまう等の事態を避けることが可能となる。
なおカウンタ１７８は、２度目のアドレス一致ではなく、３度目或いはそれ以降のアドレス一致に応じて出力ＣＯＵＴをＨＩＧＨにする構成であってもよい。この場合、全メモリセルについて各１回のリフレッシュではなく、各２回或いはそれ以上のリフレッシュを実行した後に、リフレッシュ間隔を長くするように変更することになる。
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
図１は、本発明による半導体記憶装置の第１の実施例の概略構成を示す図である。
図１の半導体記憶装置１０は、ワードデコーダ１１、コラムデコーダ１２、メモリコア回路１３、リフレッシュアドレス発生回路１４、分周回路１５、リング発振器１６、分周制御回路１７、及び温度検出器１８を含む。メモリコア回路１３は、図１では２列に分割配置されているが１列であっても或いは３列以上であっても構わない。メモリコア回路１３には、複数のメモリセルがマトリクス状に縦横に配置されており、所定のアドレスのメモリセルを選択するために、複数のワード線、複数のビット線、センスアンプ、複数のコラム選択線等が設けられている。
ワードデコーダ１１は、半導体記憶装置１０外部から供給されるローアドレスをデコードし、ローアドレスで指定されるワード線を活性化する。活性化されたワード線に接続されるメモリセルのデータは、ビット線に読み出されセンスアンプで増幅される。コラムデコーダ１２は、半導体記憶装置１０外部から供給されるコラムアドレスをデコードし、コラムアドレスで指定されるコラム選択線を活性化する。読み出し動作の場合、センスアンプで増幅されたデータは、活性化されたコラム選択線により選択され、半導体記憶装置外部に出力される。書き込み動作の場合、半導体記憶装置外部から書き込みデータが供給され、活性化されたコラム選択線により選択されるコラムアドレスのセンスアンプに書き込まれる。この書き込みデータとメモリセルから読み出され再書き込みされるべきデータとが、活性化されたワード線に接続されるメモリセルに書き込まれる。
リフレッシュ動作の場合は、リフレッシュが必要なアドレスに応じてワード線を選択活性化し、選択ワード線に接続されるセルのデータをビット線に読み出して、センスアンプでビット線上のデータ電位を増幅し、増幅後のデータを選択ワード線に接続されるメモリセルに再度書き込む。これを一連のリフレッシュアドレスに対して順次実行することで（全メモリセルを各１回リフレッシュすることで）、１サイクルのリフレッシュ動作が完了する。
図２は、本発明による温度依存リフレッシュ動作を実行する構成を示す図である。図２は、図１に示されるリフレッシュアドレス発生回路１４、分周回路１５、リング発振器１６、分周制御回路１７、及び温度検出器１８の相互接続関係を示している。
温度検出器１８は、センサにより温度を検出し、温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅｎを分周制御回路１７に供給する。温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅｎは、それぞれ対応する閾値と検出温度との比較結果に応じてＨＩＧＨ又はＬＯＷになる信号である。
図３は、温度と温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅｎとの関係を示す図である。図３に示すように、温度が最も高いときには温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅｎの全てがＬＯＷであり、温度が低くなるに従ってＥｘｔ＿ｓｔａｔｅ１から順番にＨＩＧＨになっていく。温度が最も低いときには温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅｎの全てがＨＩＧＨである。
図２を再び参照し、分周制御回路１７は、メモリコア回路１３（又はワードデコーダ１１）からアドレス基点信号ｒｅｆｓｔａｒｔを受け取る。このアドレス基点信号ｒｅｆｓｔａｒｔは、１サイクルのリフレッシュ動作を開始する際に開始アドレスが選択されると、それに応じてアサートされる信号である。また分周制御回路１７は更に、温度検出器１８から温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅｎを受け取る。アドレス基点信号及び温度検出信号に応じて、分周制御回路１７は分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅｎを生成する。分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅｎは、それぞれ対応する温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅｎのＨＩＧＨに応じてＨＩＧＨになり、それにより対応する分周率を指定する信号である。指定された分周率に応じてリフレッシュ間隔が決定される。本発明においては、急激な温度低下が発生した場合であっても、リフレッシュ動作を直ちに短周期から長周期に切り替えるのではなく、所定の期間を経た後に切り換えるように、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅｎの変化タイミングが制御される。
分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅｎは、分周回路１５に供給される。分周回路１５は、複数の２分周回路２１と分周率設定回路２２とを含む。分周回路１５は、リング発振器１６が発振するパルス信号を受け取り、複数の２分周回路２１により１／２分周、１／４分周、１／８分周、・・・の分周信号を生成し、分周率設定回路２２に供給する。分周率設定回路２２は、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅｎにより指定される分周信号を選択し、リフレッシュ要求信号ｓｒｅｆｐｚとしてリフレッシュアドレス発生回路１４に供給する。
リング発振器１６は、インバータ３１乃至３４を含む。インバータ３１乃至３３がループを形成することにより、所定の周期のパルス信号を発振する。発振信号は、インバータ３４を介して分周回路１５に供給される。
リフレッシュアドレス発生回路１４は、リフレッシュ要求信号ｓｒｅｆｐｚの各パルスに応答して、各リフレッシュアドレスを順次生成する。リフレッシュアドレス発生回路１４が順次生成したリフレッシュアドレスは、図１のワードデコーダ１１に供給され、各リフレッシュアドレスに対するリフレッシュ動作が実行される。全メモリセルに対して各１回のリフレッシュが終了すると、１サイクルのリフレッシュ動作が完了する。このようにして、リフレッシュ要求信号ｓｒｅｆｐｚのパルス周期の長短に応じて、リフレッシュ間隔の長短が決定される。
図４は、分周制御回路１７の構成の一例を示す図である。
分周制御回路１７は、複数の分周器制御信号生成回路４１−１乃至４１−ｎを含む。分周器制御信号生成回路４１−１乃至４１−ｎは、それぞれ対応する温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅｎがＨＩＧＨになると、対応する分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅｎをＨＩＧＨにする。分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅｎを生成するタイミングは、アドレス基点信号ｒｅｆｓｔａｒｔにより制御される。
図４では、分周器制御信号生成回路４１−１の構成のみが示されるが、他の分周器制御信号生成回路４１−２乃至４１−ｎについても同一の構成である。分周器制御信号生成回路４１−１は、ＮＡＮＤ回路４２及び４３、ＮＯＲ回路４４、インバータ４５乃至５２を含む。なおインバータ４５、４９、５１及び５２は、ゲート機能付きインバータであり、Ａ入力がＬＯＷでＢ入力がＨＩＧＨの場合のみインバータとして機能して信号を通過させる。ＮＡＮＤ回路４２及び４３により、出力がＦＯとして示されるフリップフロップを構成する。またＮＯＲ回路４４及びインバータ４５及び４９乃至５２によりシフトレジスタ部を構成し、インバータ５０及び５１が第１のラッチ、ＮＯＲ回路４４及びインバータ４５が第２のラッチを構成する。
初期状態で、アドレス基点信号ｒｅｆｓｔａｒｔ及び温度検出信号Ｅｘｔ＿ｓｔａｔｅ１はＬＯＷである。従って、フリップフロップの出力ＦＯはＨＩＧＨであり、また分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１はＬＯＷである。温度が低下して温度検出信号Ｅｘｔ＿ｓｔａｔｅ１がＨＩＧＨに変化した場合を考える。温度検出信号Ｅｘｔ＿ｓｔａｔｅ１がＨＩＧＨに変化しても、フリップフロップの出力ＦＯは直ちには変化せずにＨＩＧＨに留まる。その後アドレス基点信号ｒｅｆｓｔａｒｔがＨＩＧＨになると、これに応じてフリップフロップの出力ＦＯがＬＯＷに変化する。アドレス基点信号ｒｅｆｓｔａｒｔがＬＯＷに戻ると、インバータ４９が駆動され、インバータ５０の出力がＨＩＧＨとなる。このときインバータ５２がインバータ５０の出力信号をブロックしている。
次のリフレッシュシーケンスで、アドレス基点信号ｒｅｆｓｔａｒｔが再びＨＩＧＨになると、インバータ５２が信号を通過させて分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１がＨＩＧＨになる。この状態は、シフトレジスタ部の第２のラッチにより保持される。
図５は、分周器制御信号生成回路４１−１の動作を説明するためのタイミング図である。
アドレス基点信号ｒｅｆｓｔａｒｔがタイミングＴ１でＨＩＧＨになるときには、高温状態であり温度検出信号Ｅｘｔ＿ｓｔａｔｅ１はＬＯＷである。これに対応して分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１はＬＯＷである。その後高温状態から低温状態に遷移し温度検出信号Ｅｘｔ＿ｓｔａｔｅ１がＨＩＧＨになるが、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１はそのままＬＯＷに留まる。高温状態から低温状態に遷移した後に、アドレス基点信号ｒｅｆｓｔａｒｔがタイミングＴ２でＨＩＧＨになっても、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１は変化しない。
その後リフレッシュ動作が１サイクル完了し、アドレス基点信号ｒｅｆｓｔａｒｔがタイミングＴ３で再度ＨＩＧＨになると、これに応答して分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１がＨＩＧＨに変化する。なおその後低温状態から高温状態に遷移した場合には、温度検出信号Ｅｘｔ＿ｓｔａｔｅ１のＬＯＷへの変化に応じて直ちに分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１がＬＯＷに変化する。
このように本発明においては、高温状態から低温状態に遷移しても直ちにリフレッシュ間隔を変化させることなく、遷移検出後に少なくとも１サイクルのリフレッシュ（全メモリセルについての各１回のリフレッシュ）を終了してから、リフレッシュ間隔を長周期に変化させる。これによって、それまで高温状態であったメモリセルが短周期でのリフレッシュを必要としているにも関わらず、リフレッシュ周期を長周期に切り換えることによりデータを破壊してしまう等の事態を避けることが可能となる。
図６は、本発明による半導体記憶装置の第２の実施例の概略構成を示す図である。図６において、図１と同一の構成要素は同一の番号で参照し、その説明は省略する。
図６の第２の実施例の半導体記憶装置１０Ａにおいては、図１の半導体記憶装置１０の分周制御回路１７の代わりにカウンター回路１９が設けられている。カウンター回路１９は、分周回路１５が生成するリフレッシュ要求信号を受け取りカウントする。高温状態から低温状態への遷移が温度検出器１８により検出されると、カウンター回路１９はカウントを開始し、カウント値が所定の値に到達した後にリフレッシュ間隔を変化させる。
図７は、本発明による温度依存リフレッシュ動作を実行する構成を示す図である。図７において、図２と同一の構成要素は同一の番号で参照し、その説明は省略する。
図７は、図６に示されるリフレッシュアドレス発生回路１４、分周回路１５、リング発振器１６、温度検出器１８、及びカウンター回路１９の相互接続関係を示している。図７に示されるように、分周回路１５が生成するリフレッシュ要求信号ｓｒｅｆｐｚは、リフレッシュアドレス発生回路１４に供給されると共にカウンター回路１９に供給される。カウンター回路１９は更に、温度検出器１８から温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅｎを受け取る。カウンター回路１９は、温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅｎの変化が温度低下を示す場合に、リフレッシュ要求信号ｓｒｅｆｐｚのカウントを開始する。カウンター回路１９は、カウント値が所定の値になると、それに応じて分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅｎを変化させる。なお温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅｎの変化が温度上昇を示す場合には、直ちに分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅｎを変化させる。
図８Ａ及び図８Ｂは、カウンター回路１９の回路構成の一例を示す図である。ここでは説明の簡単のために、３つの温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅ３により、４段階の温度変化を検出する場合を示してある。
図８Ａに示すのは、カウンター回路１９の回路構成のうちでリフレッシュ要求信号ｓｒｅｆｐｚをカウントする部分であり、ＮＡＮＤ回路６１乃至７２、ＮＯＲ回路７３及び７４、インバータ７５乃至９９、及びカウンタ１００を含む。ＮＡＮＤ回路６１乃至６３は、温度低下を検出する回路部分である。高温状態から低温状態への遷移があると、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅ３のうちでＬＯＷの信号の１つに対して、温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅ３のうちの１つがＨＩＧＨになる。これにより、ＮＡＮＤ回路６１乃至６３の対応する１つの出力がＬＯＷになる。これに応答して、ＮＡＮＤ回路６６をリフレッシュ要求信号ｓｒｅｆｐｚが通過するようになり、カウンタ１００によるリフレッシュ要求信号ｓｒｅｆｐｚのカウントが開始される。
カウントが所定の値に到達してカウンタ出力ＣＯＵＴがＨＩＧＨになると、ＮＡＮＤ回路７０乃至７２の出力ｅｎ１ｘ乃至ｅｎ３ｘのうちで、ＨＩＧＨになった温度検出信号に対応する１つがＬＯＷになる。なお図８Ａにおいて信号ｓｔｔｘはリセット信号であり、ＬＯＷになるとカウンタ１００をリセットする。
図８Ｂは、カウンター回路１９の回路構成のうちで分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅ３を生成する部分を示す図である。
図８Ｂの回路は、ＮＯＲ回路１０１乃至１１３、ＮＡＮＤ回路１１４、インバータ１１５乃至１１９、ＰＭＯＳトランジスタ１２０及び１２１、及びＮＭＯＳトランジスタ１２２及び１２３を含む。高温から低温への遷移があると、例えば温度検出信号Ｅｘｔ＿ｓｔａｔｅ２がＨＩＧＨになり、ＮＯＲ回路１１２の出力がＨＩＧＨからＬＯＷになる。この段階では、ＮＯＲ回路１０５及び１０６からなるフリップフロップの状態は変化しない。その後、カウント値が所定の値になると信号ｅｎ２ｘがＨＩＧＨからＬＯＷになり、ＮＯＲ回路１０４の出力がＬＯＷからＨＩＧＨになる。これに応じてＮＯＲ回路１０５及び１０６からなるフリップフロップの状態が変化して、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ２がＨＩＧＨになる。
また低温から高温への遷移があると、例えば温度検出信号Ｅｘｔ＿ｓｔａｔｅ２がＬＯＷになり、ＮＯＲ回路１１２の出力がＬＯＷからＨＩＧＨになる。これに応答して、ＮＯＲ回路１０５及び１０６からなるフリップフロップの状態が直ちに変化して、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ２がＬＯＷになる。
図９は、分周器制御信号生成動作を説明するためのタイミング図である。
まず高温状態から低温状態に遷移すると温度検出信号Ｅｘｔ＿ｓｔａｔｅ１がＨＩＧＨになるが、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１はそのままＬＯＷに留まる。但し温度検出信号Ｅｘｔ＿ｓｔａｔｅ１がＨＩＧＨになると、リフレッシュ要求信号ｓｒｅｆｐｚのカウントが開始される。その後、リフレッシュ要求信号ｓｒｅｆｐｚに同期して図８Ａに示されるＳＹＮＣ１信号が、温度検出信号Ｅｘｔ＿ｓｔａｔｅ１に対応する信号としてＨＩＧＨになる（図８ＡにおいてＳＹＮＣ１乃至ＳＹＮＣ３がＥｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅ３に対応する）。カウント値が所定の値ｎに到達すると、図８Ａに示されるカウント出力信号ＣＯＵＴがＨＩＧＨになる。これに応答して、信号ｅｎ１ｘが一時的にＬＯＷになる。
信号ｅｎ１ｘが一時的にＬＯＷになると、図８ＢにおいてＮＯＲ回路１０２及び１０３からなるフリップフロップの状態が反転して、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１がＨＩＧＨに変化する。これによりリフレッシュ動作が短周期から長周期へと移行することになる。なおその後低温状態から高温状態に遷移した場合には、温度検出信号Ｅｘｔ＿ｓｔａｔｅ１のＬＯＷへの変化に応じて直ちに分周器制御信号Ｉｎｔ−ｓｔａｔｅ１がＬＯＷに変化する。
このように本発明においては、高温状態から低温状態に遷移しても直ちにリフレッシュ間隔を変化させることなく、遷移検出後にリフレッシュ要求信号が所定数生成されるのをカウントしてから、リフレッシュ間隔を長周期に変化させる。この際、少なくとも１サイクルのリフレッシュ（全メモリセルについての各１回のリフレッシュ）に相当する数のリフレッシュ要求信号をカウントすることが好ましい。これによって、それまで高温状態であったメモリセルが短周期でのリフレッシュを必要としているにも関わらず、リフレッシュ周期を長周期に切り換えることによりデータを破壊してしまう等の事態を避けることが可能となる。
なお１サイクルのリフレッシュに限らず、２サイクル或いはそれ以上のリフレッシュに相当する数のリフレッシュ要求信号をカウントしてから、リフレッシュ間隔を長周期に変化させる構成としてもよい。
図１０は、本発明による半導体記憶装置の第３の実施例の概略構成を示す図である。図１０において、図１と同一の構成要素は同一の番号で参照し、その説明は省略する。
図１０の第３の実施例の半導体記憶装置１０Ｂにおいては、図１の半導体記憶装置１０の分周制御回路１７の代わりに、リフレッシュアドレスを記憶するリフレッシュアドレス記憶回路２０が設けられている。リフレッシュアドレス記憶回路２０は、リフレッシュアドレス発生回路１４が生成するリフレッシュアドレスを順次受け取り、高温状態から低温状態への遷移が温度検出器１８により検出されると、その時のリフレッシュアドレスを内部のラッチに記憶する。リフレッシュアドレス記憶回路２０は、その後順次供給される一連のリフレッシュアドレスと内部ラッチのリフレッシュアドレスとを逐次比較して、それらが一致するか否かを判定する。判定の結果、リフレッシュアドレスの一致が検出されると、リフレッシュ間隔が変更される。
図１１は、本発明による温度依存リフレッシュ動作を実行する構成を示す図である。図１１において、図２と同一の構成要素は同一の番号で参照し、その説明は省略する。
図１１は、図１０に示されるリフレッシュアドレス発生回路１４、分周回路１５、リング発振器１６、温度検出器１８、及びリフレッシュアドレス記憶回路２０の相互接続関係を示している。図１１に示されるように、リフレッシュアドレス発生回路１４が生成するリフレッシュアドレスがリフレッシュアドレス記憶回路２０に供給される。リフレッシュアドレス記憶回路２０は更に、温度検出器１８から温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅｎを受け取る。リフレッシュアドレス記憶回路２０は、温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅｎの変化が温度低下を示すと、その時点で供給されているリフレッシュアドレスを内部ラッチに記憶する。その後、リフレッシュアドレス記憶回路２０は、更に供給されるリフレッシュアドレスと内部ラッチのリフレッシュアドレスとを逐次比較する。リフレッシュアドレス記憶回路２０は、比較の結果が一致を示すと、それに応じて分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅｎを変化させる。なお温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅｎの変化が温度上昇を示す場合には、直ちに分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅｎを変化させる。
図１２は、リフレッシュアドレス記憶回路２０の回路構成の一例を示す図である。
ここでは説明の簡単のために、３つの温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅ３により、４段階の温度変化を検出する場合を示してある。なお図１２に示すのは、リフレッシュアドレス記憶回路２０の回路構成のうちでリフレッシュアドレスを比較する部分であり、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅ３を生成する部分は示していない。この分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅ３を生成する部分は、図８Ｂに示される回路構成と同一である。
図１２に示される回路は、ＮＡＮＤ回路１３１乃至１４４、ＮＯＲ回路１４５及び１４６、インバータ１４７乃至１７６、トランスファーゲート１７７、及びカウンタ１７８を含む。ＮＡＮＤ回路１３１乃至１３３は、温度低下を検出する回路部分である。高温状態から低温状態への遷移があると、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅ３のうちでＬＯＷの信号の１つに対して、温度検出信号Ｅｘｔ＿ｓｔａｔｅ１乃至Ｅｘｔ＿ｓｔａｔｅ３のうちの１つがＨＩＧＨになる。これにより、ＮＡＮＤ回路１３１乃至１３３の対応する１つの出力がＬＯＷになる。これに応答して、ノードＡの信号がＨＩＧＨになり、インバータ１５０が遮断されインバータ１５６が駆動される。これにより、インバータ１５６及びＮＡＮＤ回路１３７からなるラッチのノードＭに、現在のリフレッシュアドレスが格納される。
その後受け取るリフレッシュアドレスは、トランスファーゲート１７７とインバータ１５５とに供給される。ラッチの格納するアドレスＭがＨＩＧＨの場合にはトランスファーゲート１７７が開くので、その時供給されるリフレッシュアドレスもＨＩＧＨであれば、ノードＢがＨＩＧＨになる。ラッチが格納するアドレスＭがＬＯＷの場合にはインバータ１５５が開くので、その時供給されるリフレッシュアドレスもＬＯＷであれば、ノードＢがＨＩＧＨになる。即ち、供給されるリフレッシュアドレスとラッチのアドレスとが一致する場合に、ノードＢがＨＩＧＨになる。
なおリフレッシュアドレスをラッチに格納する回路部分と、供給されるリフレッシュアドレスとラッチが格納するアドレスとを比較する回路部分とは、リフレッシュアドレスｒｅｆＡ０乃至ｒｅｆＡＮの各ビットに対して１つずつ設けられる。このようにして、供給されるリフレッシュアドレスｒｅｆＡ０乃至ｒｅｆＡＮがラッチに格納してあるアドレスと一致すると、カウンタ１７８がカウントアップする。カウンタ１７８の出力ＣＯＵＴがＨＩＧＨになると、ＮＡＮＤ回路１４２乃至１４４の出力ｅｎ１ｘ乃至ｅｎ３ｘのうちで、ＨＩＧＨになった温度検出信号に対応する１つがＬＯＷになる。なお図１２において信号ｓｔｔｘはリセット信号である。
信号ｅｎ１ｘ乃至ｅｎ３ｘに基づいて、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１乃至Ｉｎｔ＿ｓｔａｔｅ３を生成する回路構成は、図８Ｂの回路と同一である。図８Ｂを参照して、高温から低温への遷移があると、例えば温度検出信号Ｅｘｔ＿ｓｔａｔｅ２がＨＩＧＨになり、ＮＯＲ回路１１２の出力がＨＩＧＨからＬＯＷになる。その後、信号ｅｎ２ｘがＨＩＧＨからＬＯＷになると初めて、ＮＯＲ回路１０５及び１０６からなるフリップフロップの状態が変化して、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ２がＨＩＧＨになる。
また低温から高温への遷移があると、例えば温度検出信号Ｅｘｔ＿ｓｔａｔｅ２がＬＯＷになり、ＮＯＲ回路１１２の出力がＬＯＷからＨＩＧＨになる。これに応答して、ＮＯＲ回路１０５及び１０６からなるフリップフロップの状態が直ちに変化して、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ２がＬＯＷになる。
図１３は、分周器制御信号生成動作を説明するためのタイミング図である。
まず高温状態から低温状態に遷移すると温度検出信号Ｅｘｔ＿ｓｔａｔｅ１がＨＩＧＨになるが、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１はそのままＬＯＷに留まる。但し温度検出信号Ｅｘｔ＿ｓｔａｔｅ１がＨＩＧＨになると、図１２で説明したノードＡにＨＩＧＨパルスが発生し、その時のリフレッシュアドレスがノードＭに格納される。このとき、格納されたリフレッシュアドレスと現在のリフレッシュアドレス（格納されたリフレッシュアドレスと同一）とが比較されるので、ノードＢのレベルはＨＩＧＨになり一致を示す。
その後、供給されるリフレッシュアドレスが一巡して、ノードＭに格納されたリフレッシュアドレスと同一のリフレッシュアドレスが再度供給されると、ノードＢのレベルは再度ＨＩＧＨになる。ノードＢのＨＩＧＨレベルをカウントするカウンタの出力ＣＯＵＴは、この２度目のＨＩＧＨに応じてＨＩＧＨになり、これに応答して信号ｅｎ１ｘが一時的にＬＯＷになる。
信号ｅｎ１ｘが一時的にＬＯＷになると、図８ＢにおいてＮＯＲ回路１０２及び１０３からなるフリップフロップの状態が反転して、分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１がＨＩＧＨに変化する。これによりリフレッシュ動作が短周期から長周期へと移行することになる。なお低温状態から高温状態に遷移した場合には、温度検出信号Ｅｘｔ＿ｓｔａｔｅ１のＬＯＷへの変化に応じて直ちに分周器制御信号Ｉｎｔ＿ｓｔａｔｅ１がＬＯＷに変化する。
このように本発明においては、高温状態から低温状態に遷移しても直ちにリフレッシュ間隔を変化させることなく、遷移検出時のリフレッシュアドレスを記憶しておき、再度同一のリフレッシュアドレスが発生されるまで待ってから、リフレッシュ間隔を長周期に変化させる。従って、少なくとも１サイクルのリフレッシュ（全メモリセルについての各１回のリフレッシュ）の間、温度変化前のリフレッシュ間隔を維持することができる。これによって、それまで高温状態であったメモリセルが短周期でのリフレッシュを必要としているにも関わらず、リフレッシュ周期を長周期に切り換えることによりデータを破壊してしまう等の事態を避けることが可能となる。
なおカウンタ１７８は、２度目のアドレス一致ではなく、３度目或いはそれ以降のアドレス一致に応じて出力ＣＯＵＴをＨＩＧＨにする構成であってもよい。この場合、全メモリセルについて各１回のリフレッシュではなく、各２回或いはそれ以上のリフレッシュを実行した後に、リフレッシュ間隔を長くするように変更することになる。
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
Claims (10)
- メモリセルにデータを記憶するメモリコア回路と、
該メモリコア回路をあるリフレッシュ間隔でリフレッシュする回路と、
温度を検出する温度検出器と、
該温度検出器が所定の温度上昇を検知すると該リフレッシュ間隔を直ちに短縮し、該温度検出器が温度下降を検知すると該メモリセルの全てを少なくとも一回リフレッシュした後に該リフレッシュ間隔を拡大するよう制御する制御回路
を含むことを特徴とする半導体記憶装置。 - 該制御回路は、該温度検出器が該温度下降を検知した後に所定のアドレスに対するリフレッシュ動作が２回実行されると該リフレッシュ間隔を拡大することを特徴とする請求項１記載の半導体記憶装置。
- 該所定のアドレスは該リフレッシュ動作の開始アドレスであることを特徴とする請求項２記載の半導体記憶装置。
- 各リフレッシュアドレスに対するリフレッシュ動作を逐次要求するリフレッシュ要求信号を生成する回路を更に含み、該制御回路は、該温度検出器が該温度下降を検知した後に該リフレッシュ要求信号を所定数カウントすると該リフレッシュ間隔を拡大することを特徴とする請求項１記載の半導体記憶装置。
- 該所定数は、該メモリセルの全てを各一回リフレッシュするのに相当する該リフレッシュ要求信号の数であることを特徴とする請求項４記載の半導体記憶装置。
- 該制御回路は、該温度検出器が該温度下降を検知したことに応答して現在のリフレッシュアドレスを記憶し、その後に供給されるリフレッシュアドレスが該記憶したリフレッシュアドレスと一致すると該リフレッシュ間隔を拡大することを特徴とする請求項１記載の半導体記憶装置。
- 該制御回路は、該温度検出器が該温度下降を検知したことに応答して現在のリフレッシュアドレスを記憶し、その後に供給されるリフレッシュアドレスが該記憶したリフレッシュアドレスと２以上の所定の回数一致すると該リフレッシュ間隔を拡大することを特徴とする請求項１記載の半導体記憶装置。
- 該制御回路は、
発振信号を生成する発振器と、
該発振信号を選択された分周率で分周することにより各リフレッシュアドレスに対するリフレッシュ動作を逐次要求するリフレッシュ要求信号を生成する分周回路と、
該分周回路の該分周率を制御する回路
を含むことを特徴とする請求項１記載の半導体記憶装置。 - 該リフレッシュ間隔は該温度に依存して３つ又はそれ以上の異なるリフレッシュ間隔に切り換わることを特徴とする請求項１記載の半導体記憶装置。
- メモリセルをあるリフレッシュ間隔でリフレッシュし、
所定の温度上昇を検知すると該リフレッシュ間隔を直ちに短縮し、
温度下降を検知すると該メモリセルの全てを少なくとも一回リフレッシュした後に該リフレッシュ間隔を拡大する
各段階を含むことを特徴とする半導体記憶装置のリフレッシュ方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2003/005201 WO2004095465A1 (ja) | 2003-04-23 | 2003-04-23 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2004095465A1 true JPWO2004095465A1 (ja) | 2006-07-13 |
| JP4194561B2 JP4194561B2 (ja) | 2008-12-10 |
Family
ID=33307223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004571084A Expired - Fee Related JP4194561B2 (ja) | 2003-04-23 | 2003-04-23 | 半導体記憶装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (6) | US7196956B2 (ja) |
| JP (1) | JP4194561B2 (ja) |
| CN (1) | CN100487816C (ja) |
| AU (1) | AU2003235106A1 (ja) |
| WO (1) | WO2004095465A1 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004095465A1 (ja) * | 2003-04-23 | 2004-11-04 | Fujitsu Limited | 半導体記憶装置 |
| JP4477429B2 (ja) * | 2003-11-05 | 2010-06-09 | 富士通マイクロエレクトロニクス株式会社 | 半導体集積回路 |
| WO2005124785A1 (ja) * | 2004-06-18 | 2005-12-29 | Fujitsu Limited | 半導体装置の温度検出器および半導体記憶装置 |
| US7206244B2 (en) * | 2004-12-01 | 2007-04-17 | Freescale Semiconductor, Inc. | Temperature based DRAM refresh |
| JP5019410B2 (ja) * | 2005-03-04 | 2012-09-05 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置及びその動作方法 |
| US7454586B2 (en) * | 2005-03-30 | 2008-11-18 | Intel Corporation | Memory device commands |
| JP4664126B2 (ja) * | 2005-06-14 | 2011-04-06 | 富士通セミコンダクター株式会社 | 半導体メモリ |
| US7349762B2 (en) * | 2005-11-10 | 2008-03-25 | Kabushiki Kaisha Toshiba | Systems and methods for thermal management |
| TWI303763B (en) | 2006-01-25 | 2008-12-01 | Via Tech Inc | Device and method for controlling refresh rate of memory |
| CN100390750C (zh) * | 2006-04-04 | 2008-05-28 | 威盛电子股份有限公司 | 存储器刷新速度的控制装置及方法 |
| KR100816690B1 (ko) | 2006-04-13 | 2008-03-27 | 주식회사 하이닉스반도체 | 온도 감지장치를 구비하는 반도체메모리소자 |
| US7286377B1 (en) | 2006-04-28 | 2007-10-23 | Mosaid Technologies Incorporated | Dynamic random access memory device and method for self-refreshing memory cells with temperature compensated self-refresh |
| US7539050B2 (en) * | 2006-11-22 | 2009-05-26 | Qimonda North America Corp. | Resistive memory including refresh operation |
| KR100855578B1 (ko) * | 2007-04-30 | 2008-09-01 | 삼성전자주식회사 | 반도체 메모리 소자의 리프레시 주기 제어회로 및 리프레시주기 제어방법 |
| WO2010054670A1 (en) | 2008-11-11 | 2010-05-20 | Nokia Corporation | Method and device for temperature-based data refresh in non-volatile memories |
| US8656086B2 (en) * | 2010-12-08 | 2014-02-18 | Avocent Corporation | System and method for autonomous NAND refresh |
| US8799566B2 (en) * | 2010-12-09 | 2014-08-05 | International Business Machines Corporation | Memory system with a programmable refresh cycle |
| JP2013101728A (ja) * | 2011-11-07 | 2013-05-23 | Elpida Memory Inc | 半導体装置 |
| US8787105B2 (en) * | 2012-05-10 | 2014-07-22 | Nanya Technology Corporation | Dynamic random access memory with multiple thermal sensors disposed therein and control method thereof |
| KR20130129786A (ko) * | 2012-05-21 | 2013-11-29 | 에스케이하이닉스 주식회사 | 리프래쉬 방법과 이를 이용한 반도체 메모리 장치 |
| US9342443B2 (en) * | 2013-03-15 | 2016-05-17 | Micron Technology, Inc. | Systems and methods for memory system management based on thermal information of a memory system |
| US9336855B2 (en) * | 2013-05-14 | 2016-05-10 | Qualcomm Incorporated | Methods and systems for smart refresh of dynamic random access memory |
| JP2015032325A (ja) | 2013-07-31 | 2015-02-16 | マイクロン テクノロジー， インク． | 半導体装置 |
| US9230616B2 (en) * | 2014-01-09 | 2016-01-05 | Micron Technology, Inc. | Memory devices, memory device operational methods, and memory device implementation methods |
| KR102315277B1 (ko) * | 2014-11-03 | 2021-10-20 | 삼성전자 주식회사 | 리프레쉬 특성이 개선된 반도체 메모리 장치 |
| KR102254098B1 (ko) | 2014-11-20 | 2021-05-20 | 삼성전자주식회사 | 온도를 센싱할 수 있는 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템 |
| KR102427894B1 (ko) * | 2016-03-17 | 2022-08-03 | 에스케이하이닉스 주식회사 | 반도체장치 및 반도체시스템 |
| US10394618B2 (en) * | 2017-07-14 | 2019-08-27 | International Business Machines Corporation | Thermal and power memory actions |
| KR102411186B1 (ko) | 2018-04-10 | 2022-06-21 | 에스케이하이닉스 주식회사 | 반도체장치 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6061992A (ja) * | 1983-09-14 | 1985-04-09 | Nec Corp | 擬似スタティックメモリ |
| US4710648A (en) * | 1984-05-09 | 1987-12-01 | Hitachi, Ltd. | Semiconductor including signal processor and transient detector for low temperature operation |
| JPH01116994A (ja) * | 1987-10-28 | 1989-05-09 | Nec Corp | 記憶装置 |
| US5375093A (en) * | 1992-01-21 | 1994-12-20 | Matsushita Electric Industrial Co., Ltd. | Temperature detecting circuit and dynamic random access memory device |
| KR0129197B1 (ko) * | 1994-04-21 | 1998-10-01 | 문정환 | 메모리셀어레이의 리플레쉬 제어회로 |
| US5784328A (en) * | 1996-12-23 | 1998-07-21 | Lsi Logic Corporation | Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array |
| JP4246812B2 (ja) * | 1997-06-12 | 2009-04-02 | パナソニック株式会社 | 半導体回路及びその制御方法 |
| US6134167A (en) * | 1998-06-04 | 2000-10-17 | Compaq Computer Corporation | Reducing power consumption in computer memory |
| US6094705A (en) * | 1999-03-10 | 2000-07-25 | Picoturbo, Inc. | Method and system for selective DRAM refresh to reduce power consumption |
| JP3871853B2 (ja) * | 2000-05-26 | 2007-01-24 | 株式会社ルネサステクノロジ | 半導体装置及びその動作方法 |
| JP2002373489A (ja) * | 2001-06-15 | 2002-12-26 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP2003006041A (ja) * | 2001-06-20 | 2003-01-10 | Hitachi Ltd | 半導体装置 |
| US6438057B1 (en) * | 2001-07-06 | 2002-08-20 | Infineon Technologies Ag | DRAM refresh timing adjustment device, system and method |
| JP2003132676A (ja) * | 2001-10-29 | 2003-05-09 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP4021643B2 (ja) * | 2001-10-29 | 2007-12-12 | 富士通株式会社 | 温度検出機能を備えた半導体装置 |
| DE10214102B4 (de) * | 2002-03-28 | 2007-08-09 | Infineon Technologies Ag | Digitale Begrenzung der Selfrefreshfrequenz für temperaturabhängige Selfrefreshoszillatoren |
| US6781908B1 (en) * | 2003-02-19 | 2004-08-24 | Freescale Semiconductor, Inc. | Memory having variable refresh control and method therefor |
| WO2004095465A1 (ja) * | 2003-04-23 | 2004-11-04 | Fujitsu Limited | 半導体記憶装置 |
-
2003
- 2003-04-23 WO PCT/JP2003/005201 patent/WO2004095465A1/ja active Application Filing
- 2003-04-23 CN CNB038232014A patent/CN100487816C/zh not_active Expired - Fee Related
- 2003-04-23 AU AU2003235106A patent/AU2003235106A1/en not_active Abandoned
- 2003-04-23 JP JP2004571084A patent/JP4194561B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-22 US US11/085,148 patent/US7196956B2/en not_active Expired - Lifetime
-
2007
- 2007-03-02 US US11/713,029 patent/US7453754B2/en not_active Expired - Fee Related
-
2008
- 2008-10-15 US US12/251,952 patent/US8472275B2/en not_active Expired - Lifetime
- 2008-11-03 US US12/264,046 patent/US7916568B2/en not_active Expired - Fee Related
-
2011
- 2011-02-14 US US13/026,987 patent/US8238188B2/en not_active Expired - Fee Related
-
2013
- 2013-03-21 US US13/848,514 patent/US8867293B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| AU2003235106A1 (en) | 2004-11-19 |
| WO2004095465A1 (ja) | 2004-11-04 |
| US8867293B2 (en) | 2014-10-21 |
| US20070153607A1 (en) | 2007-07-05 |
| US8472275B2 (en) | 2013-06-25 |
| US8238188B2 (en) | 2012-08-07 |
| US7453754B2 (en) | 2008-11-18 |
| US20130215700A1 (en) | 2013-08-22 |
| US20090052265A1 (en) | 2009-02-26 |
| CN100487816C (zh) | 2009-05-13 |
| US7916568B2 (en) | 2011-03-29 |
| US20090040856A1 (en) | 2009-02-12 |
| CN1685441A (zh) | 2005-10-19 |
| US7196956B2 (en) | 2007-03-27 |
| US20110134714A1 (en) | 2011-06-09 |
| US20050162962A1 (en) | 2005-07-28 |
| JP4194561B2 (ja) | 2008-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4194561B2 (ja) | 半導体記憶装置 | |
| JP4056173B2 (ja) | 半導体記憶装置および該半導体記憶装置のリフレッシュ方法 | |
| KR100621619B1 (ko) | 리플레쉬 동작을 수행하는 반도체 메모리 장치 | |
| EP1858025B1 (en) | Semiconductor memory operated by internal and external refresh | |
| JP5098391B2 (ja) | 半導体メモリ、システムおよび半導体メモリの動作方法 | |
| JP2009535752A (ja) | ダイナミックランダムアクセスメモリデバイス、および温度補償セルフリフレッシュを用いてメモリセルをセルフリフレッシュする方法 | |
| JP2012038399A (ja) | 半導体装置 | |
| KR100655288B1 (ko) | 셀프-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및그것을 포함하는 메모리 시스템 | |
| JP2004259343A (ja) | 半導体記憶装置 | |
| KR20000045399A (ko) | 반도체 메모리장치와 그 장치의 리프레쉬주기 조절방법 | |
| US6707744B2 (en) | Apparatus for controlling refresh of memory device without external refresh command and method thereof | |
| KR20060080331A (ko) | 반도체 장치 | |
| US6570802B2 (en) | Semiconductor memory device | |
| JP2006351066A (ja) | 半導体メモリ | |
| US10818335B2 (en) | Memory storage apparatus and operating method with multiple modes for refresh operation | |
| KR20060084071A (ko) | 반도체 메모리에서의 리프레쉬 제어회로 및 그에 따른제어방법 | |
| KR100571741B1 (ko) | 반도체 기억 장치 | |
| KR100800384B1 (ko) | 반도체 메모리 장치 및 이에 따른 셀프 리프레쉬 방법 | |
| JP2007280608A (ja) | 半導体記憶装置 | |
| JPH0644773A (ja) | ダイナミック型半導体メモリ | |
| KR101020289B1 (ko) | 셀프리프레쉬 테스트회로 | |
| JP2006048845A (ja) | セルフリフレッシュ制御回路 | |
| JPH11273340A (ja) | 半導体装置 | |
| KR20080088184A (ko) | 반도체 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080916 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080922 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4194561 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |