JPH01116994A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPH01116994A JPH01116994A JP62273797A JP27379787A JPH01116994A JP H01116994 A JPH01116994 A JP H01116994A JP 62273797 A JP62273797 A JP 62273797A JP 27379787 A JP27379787 A JP 27379787A JP H01116994 A JPH01116994 A JP H01116994A
- Authority
- JP
- Japan
- Prior art keywords
- power source
- refresh
- storage element
- element group
- backup
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 3
- 238000007562 laser obscuration time method Methods 0.000 claims description 2
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に用いられる記憶装置に関し、特
に主電源の他にバックアップ電源を備え、主電源の切断
または異常時に自動的にバックアップ電源に切換えて記
憶保持動作を行うバックアップ機能付記憶装置に関する
。
に主電源の他にバックアップ電源を備え、主電源の切断
または異常時に自動的にバックアップ電源に切換えて記
憶保持動作を行うバックアップ機能付記憶装置に関する
。
従来、この種の記憶装置は主電源の電源電圧を検出する
電源状態検出回路を備えて主電源の電源電圧が低下した
際にバックアップ電源に切換え、このバックアップモー
ド時にはダイナミック型記憶素子群の記憶情報を消失し
ないように一定間隔でリフレッシュ動作を行っており、
このリフレッシュ動作の間隔は電源供給を主電源からバ
ックアップ電源に切換えた際にも同じ間隔で行っていた
。
電源状態検出回路を備えて主電源の電源電圧が低下した
際にバックアップ電源に切換え、このバックアップモー
ド時にはダイナミック型記憶素子群の記憶情報を消失し
ないように一定間隔でリフレッシュ動作を行っており、
このリフレッシュ動作の間隔は電源供給を主電源からバ
ックアップ電源に切換えた際にも同じ間隔で行っていた
。
記憶素子は一般的に通常の書込み動作および読出し動作
を連続的に行っている場合より、リフレッシュ動作のみ
を行っている場合の方がリフレッシュ動作間隔が長いた
め大幅に消費電力が少ないという特徴がある。（例えば
書込み動作または読出し動作を連続的に行った場合、３
００ ｍＷ。
を連続的に行っている場合より、リフレッシュ動作のみ
を行っている場合の方がリフレッシュ動作間隔が長いた
め大幅に消費電力が少ないという特徴がある。（例えば
書込み動作または読出し動作を連続的に行った場合、３
００ ｍＷ。
リフレッシュ動作のみを行った場合２０ｍＷの消費電力
） このリフレッシュ動作のみを行った場合の消費電力はリ
フレッシュ動作を行う間隔により変化し、間隔が長くな
ると消費電力は少くなる。また、リフレッシュ間隔は記
憶素子内部の記憶セルの記憶情報保持時間で決定され、
記憶素子の周囲温度により大きく変動し温度が低くなる
と大幅に延長される。（例えば周囲温度７０℃が６０℃
になると２倍になる） 従って、リフレッシュ動作のみを行って記憶素子群の記
憶情報の保持を行っているバッテリバックアップ状態で
はリフレッシュ動作の間隔によりバッテリの消費が大幅
に変動することになる。
） このリフレッシュ動作のみを行った場合の消費電力はリ
フレッシュ動作を行う間隔により変化し、間隔が長くな
ると消費電力は少くなる。また、リフレッシュ間隔は記
憶素子内部の記憶セルの記憶情報保持時間で決定され、
記憶素子の周囲温度により大きく変動し温度が低くなる
と大幅に延長される。（例えば周囲温度７０℃が６０℃
になると２倍になる） 従って、リフレッシュ動作のみを行って記憶素子群の記
憶情報の保持を行っているバッテリバックアップ状態で
はリフレッシュ動作の間隔によりバッテリの消費が大幅
に変動することになる。
上述した従来の記憶装置は、通常状態とバッテリバック
アップ状態でのリフレッシュ動作間隔すなわちリフレッ
シュ周期を同じにしていたため、記憶素子の消費電力が
大きく、このため大きな容量のバックアップ電源を用い
るか、あるいはバッテリバックアップ期間を大幅に短縮
せざるを得ないという欠点がある。
アップ状態でのリフレッシュ動作間隔すなわちリフレッ
シュ周期を同じにしていたため、記憶素子の消費電力が
大きく、このため大きな容量のバックアップ電源を用い
るか、あるいはバッテリバックアップ期間を大幅に短縮
せざるを得ないという欠点がある。
一方、一般の記憶装置では複数個の記憶素子を用いてい
るため、電源供給を主電源から行っている通常状態では
記憶素子の消費電力は大きく、このため記憶素子近傍の
周囲温度は記憶装置の周囲温度より上昇し、電源供給を
バッテリから行っているバッテリバックアップ状態では
記憶素子の消費電力は非常に小さく、このため記憶素子
近傍の周囲温度上昇は非常に小、さく記憶装置の周囲温
度に近づく。バッテリバックアップ状態では記憶素子群
のリフレッシュ動作を行うために必要な回路のみに電源
供給すれば良いため、記憶装置における通常状態とバッ
テリバックアップ状態における消費電力の差はさらに大
きくなる。
るため、電源供給を主電源から行っている通常状態では
記憶素子の消費電力は大きく、このため記憶素子近傍の
周囲温度は記憶装置の周囲温度より上昇し、電源供給を
バッテリから行っているバッテリバックアップ状態では
記憶素子の消費電力は非常に小さく、このため記憶素子
近傍の周囲温度上昇は非常に小、さく記憶装置の周囲温
度に近づく。バッテリバックアップ状態では記憶素子群
のリフレッシュ動作を行うために必要な回路のみに電源
供給すれば良いため、記憶装置における通常状態とバッ
テリバックアップ状態における消費電力の差はさらに大
きくなる。
従来の記憶装置では、上述した消費電力差による記憶素
子近傍の周囲温度に注目していなかったため、通常状態
におけるリフレッシュ動作間隔とバッテリバックアップ
状態におけるリフレッシュ動作間隔を同じにしていた。
子近傍の周囲温度に注目していなかったため、通常状態
におけるリフレッシュ動作間隔とバッテリバックアップ
状態におけるリフレッシュ動作間隔を同じにしていた。
上述した従来の記憶装置に対し、本発明は通常状態とバ
ッテリバックアップ状態での記憶素子の消費電力の変化
による記憶素子近傍の周囲温度変化に応じて、リフレッ
シュ周期を変化させることにより、バッテリバックアッ
プ状態での記憶素子における消費電力を大幅に減少し、
容量の小さなバックアップ電源で長時間のバックアップ
期間を達成出来るという顕著な相違点を有する。
ッテリバックアップ状態での記憶素子の消費電力の変化
による記憶素子近傍の周囲温度変化に応じて、リフレッ
シュ周期を変化させることにより、バッテリバックアッ
プ状態での記憶素子における消費電力を大幅に減少し、
容量の小さなバックアップ電源で長時間のバックアップ
期間を達成出来るという顕著な相違点を有する。
Ｃ問題点を解決するための手段コ
本発明の記憶装置は、一定時間以内にリフレッシュ動作
を必要とするダイナミック型記憶素子を用い、主電源が
切断した場合に自動的にバックアップ電源に切換えて前
記記憶素子の記憶情報を保持する記憶装置において、前
記主電源の状態を検出し電源供給を主電源より行うかバ
ックアップ電源より行うかを判定しバックアップ電源を
使用する際にバックアップモード信号を出力する電源状
態検出回路と、前記バックアップモード信号を入力とし
通常状態からバックアップモードへの遷移時にバックア
ップモード信号を遅延したリフレッシュ制御信号を送出
する遅延制御回路と、記憶素子群へのリフレッシュ動作
間隔を指定し少くとも２個のリフレッシュ周期を発生し
て前記リフレッシュ制御信号によりいずれか一方を送出
するリフレッシュ周期発生回路とを含み構成される。
を必要とするダイナミック型記憶素子を用い、主電源が
切断した場合に自動的にバックアップ電源に切換えて前
記記憶素子の記憶情報を保持する記憶装置において、前
記主電源の状態を検出し電源供給を主電源より行うかバ
ックアップ電源より行うかを判定しバックアップ電源を
使用する際にバックアップモード信号を出力する電源状
態検出回路と、前記バックアップモード信号を入力とし
通常状態からバックアップモードへの遷移時にバックア
ップモード信号を遅延したリフレッシュ制御信号を送出
する遅延制御回路と、記憶素子群へのリフレッシュ動作
間隔を指定し少くとも２個のリフレッシュ周期を発生し
て前記リフレッシュ制御信号によりいずれか一方を送出
するリフレッシュ周期発生回路とを含み構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。第
１図において、主電源１は、記憶装置内部の各回路へ必
要な電源供給を行い、バックアップ電源３は、主電源１
が切断した際に記憶装置内部の２進情報を記憶するダイ
ナミック型記憶素子４１を複数固有する記憶素子群４を
記憶保持するために必要な電源であり、電源切換回路２
は主電源１およびバックアップ電源３のいずれか一方を
送出するためにあり、電源状態検出回路５は主電源１の
電源電圧が低下した際にバックアップモード信号ＢＵＭ
を送出し、遅延制御回路６は主電源ｌを使用する通常状
態からバックアップ電源を使用するバッテリバックアッ
プ状態に遷移する際に記憶素子群４の近傍における周囲
温度が低下するまでの時間（例えば１０分間）記憶素子
群４へのリフレッシュ周期を通常状態と同じ短かい周期
に保ち、その後リフレッシュ周期を通常状態の整数倍（
例えば通常状態とバッテリバックアップ状態の温度差が
２０℃の場合約４倍）に切換えるリフレッシュ制御信号
ＲＦＣを送出し、リフレッシュ制御回路７は通常状態で
のリフレッシュ周期を発生する発振器７１と該発振器か
らの信号を４倍の周期にするカウンタ回路７２と発振器
７１およびカウンタ回路７２の出力のうちいずれか一方
をリフレッシュ制御信号ＲＦＣに応じて切換えて送出す
セレクタ７３から成り、タイミング発生回路８は記憶素
子群４の書込み動作、読出し動作およびリフレッシシュ
動作に必要な各種タイミングを発生する。同図において
通常状態では主電源１の電源電圧は十分高いため電源状
態検出回路５は電源切換回路２を主電源１の電源を送出
するように制御し、またリフレッシュ制御回路７におけ
るセレクタ７３はリフレッシュ制御信号ＲＦＣにより発
振器７１の出力の送出するよう制御される。このため通
常状態での記憶素子群４へのリフレッシュ周期は発振器
７１により決定される短かい周期となる。
１図において、主電源１は、記憶装置内部の各回路へ必
要な電源供給を行い、バックアップ電源３は、主電源１
が切断した際に記憶装置内部の２進情報を記憶するダイ
ナミック型記憶素子４１を複数固有する記憶素子群４を
記憶保持するために必要な電源であり、電源切換回路２
は主電源１およびバックアップ電源３のいずれか一方を
送出するためにあり、電源状態検出回路５は主電源１の
電源電圧が低下した際にバックアップモード信号ＢＵＭ
を送出し、遅延制御回路６は主電源ｌを使用する通常状
態からバックアップ電源を使用するバッテリバックアッ
プ状態に遷移する際に記憶素子群４の近傍における周囲
温度が低下するまでの時間（例えば１０分間）記憶素子
群４へのリフレッシュ周期を通常状態と同じ短かい周期
に保ち、その後リフレッシュ周期を通常状態の整数倍（
例えば通常状態とバッテリバックアップ状態の温度差が
２０℃の場合約４倍）に切換えるリフレッシュ制御信号
ＲＦＣを送出し、リフレッシュ制御回路７は通常状態で
のリフレッシュ周期を発生する発振器７１と該発振器か
らの信号を４倍の周期にするカウンタ回路７２と発振器
７１およびカウンタ回路７２の出力のうちいずれか一方
をリフレッシュ制御信号ＲＦＣに応じて切換えて送出す
セレクタ７３から成り、タイミング発生回路８は記憶素
子群４の書込み動作、読出し動作およびリフレッシシュ
動作に必要な各種タイミングを発生する。同図において
通常状態では主電源１の電源電圧は十分高いため電源状
態検出回路５は電源切換回路２を主電源１の電源を送出
するように制御し、またリフレッシュ制御回路７におけ
るセレクタ７３はリフレッシュ制御信号ＲＦＣにより発
振器７１の出力の送出するよう制御される。このため通
常状態での記憶素子群４へのリフレッシュ周期は発振器
７１により決定される短かい周期となる。
主電源１の電源電圧が低下した場合、電源状態検出回路
５はバックアップモード信号ＢＵＭを送出する。この信
号が送出されると電源切換回路２はバックアップ電源３
を出力し、記憶装置はバッテリバックアップ状態となる
。一方、この信号が送出されると遅延制御回路６は予め
定めた時間を経過後リフレッシュ制御信号ＲＦＣを送出
し、リフレッシュ制御回路７におけるセレクタ回路７３
をカウンタ回路７２側に切換える。このため記憶素子群
４へのリフレッシュ動作間隔は記憶素子群４の近傍にお
ける周囲温度が低下した後、記憶素子群４の通常状態と
バッテリバックアップ状態との温度差に応じて決定され
る倍数だけ長いリフレッシュ周期となり、バッテリバッ
クアップ状態での記憶素子群４の消費電力を大幅に減少
する。
５はバックアップモード信号ＢＵＭを送出する。この信
号が送出されると電源切換回路２はバックアップ電源３
を出力し、記憶装置はバッテリバックアップ状態となる
。一方、この信号が送出されると遅延制御回路６は予め
定めた時間を経過後リフレッシュ制御信号ＲＦＣを送出
し、リフレッシュ制御回路７におけるセレクタ回路７３
をカウンタ回路７２側に切換える。このため記憶素子群
４へのリフレッシュ動作間隔は記憶素子群４の近傍にお
ける周囲温度が低下した後、記憶素子群４の通常状態と
バッテリバックアップ状態との温度差に応じて決定され
る倍数だけ長いリフレッシュ周期となり、バッテリバッ
クアップ状態での記憶素子群４の消費電力を大幅に減少
する。
第２図は上述した動作をタイミング図で示したものであ
る。同図において主電源ｌの電源電圧が低下しバッテリ
バックアップ状態に遷移した場合、時間τをおいてリフ
レッシに周期はＴ１からＴ２へ切換わる。上記時間τは
記憶素子群の消費電力が大幅に低下し、記憶素子群の近
傍における周囲温度が低下するまでの間リフレッシュ周
期を通常状態と同じ周期Ｔ１に保ち記憶素子群の記憶情
報を破壊しないために設けられている。この後、リフレ
ッシュ周期はＴ２と長くなり記憶素子群の消費電力が大
幅に減少する。
る。同図において主電源ｌの電源電圧が低下しバッテリ
バックアップ状態に遷移した場合、時間τをおいてリフ
レッシに周期はＴ１からＴ２へ切換わる。上記時間τは
記憶素子群の消費電力が大幅に低下し、記憶素子群の近
傍における周囲温度が低下するまでの間リフレッシュ周
期を通常状態と同じ周期Ｔ１に保ち記憶素子群の記憶情
報を破壊しないために設けられている。この後、リフレ
ッシュ周期はＴ２と長くなり記憶素子群の消費電力が大
幅に減少する。
以上説明したように本発明は主電源１の電源電圧が低下
し、バッテリバックアップ状態に遷移する際、記憶素子
群の近傍における周囲温度が低下するまでの期間経過し
た後、記憶素子群へのリフレッシュ動作間隔を延長出来
る構成としたことにより、バッテリバックアップ状態で
の記憶素子群への消費電力を大幅に低下出来るという効
果がある。
し、バッテリバックアップ状態に遷移する際、記憶素子
群の近傍における周囲温度が低下するまでの期間経過し
た後、記憶素子群へのリフレッシュ動作間隔を延長出来
る構成としたことにより、バッテリバックアップ状態で
の記憶素子群への消費電力を大幅に低下出来るという効
果がある。
第１図は本発明の記憶装置の主要部を示すブロック図、
第２図は動作説明のためのタイミング図である。 １・・・・・・主電源、２・・・・・パ電源切換回路、
３・・団・バックアップ電源、４・・・・・・記憶素子
群、５・・・・・・電源状態検出回路、６・・・・・・
遅延制御回路、７・・・・・・リフレッシュ制御回路、
８・・・・・・タイミング発生回路、４１・・・・・・
記憶素子、７１・・・・・・発振器、７２・・団・カウ
ンタ回路、７３・・・・・・セレクタ回路、ＢＵＭ・・
団・バッテリバックアップモード信号、ＲＦＣ・・・・
・・リフレッシュ制御信号、Ｔ１・・・・・・通常状態
でのリフレッシュ周期、Ｔ２・・・・・・バッテリバッ
クアップ状態でのリフレッシュ周期、τ・・・・・・通
常状態からバッテリバックアップ状態へ遷移後の経過時
間。 代理人 弁理士 内 原 晋
第２図は動作説明のためのタイミング図である。 １・・・・・・主電源、２・・・・・パ電源切換回路、
３・・団・バックアップ電源、４・・・・・・記憶素子
群、５・・・・・・電源状態検出回路、６・・・・・・
遅延制御回路、７・・・・・・リフレッシュ制御回路、
８・・・・・・タイミング発生回路、４１・・・・・・
記憶素子、７１・・・・・・発振器、７２・・団・カウ
ンタ回路、７３・・・・・・セレクタ回路、ＢＵＭ・・
団・バッテリバックアップモード信号、ＲＦＣ・・・・
・・リフレッシュ制御信号、Ｔ１・・・・・・通常状態
でのリフレッシュ周期、Ｔ２・・・・・・バッテリバッ
クアップ状態でのリフレッシュ周期、τ・・・・・・通
常状態からバッテリバックアップ状態へ遷移後の経過時
間。 代理人 弁理士 内 原 晋
Claims (1)
- 【特許請求の範囲】 一定時間以内にリフレッシュ動作を必要とするダイナミ
ック型記憶素子を用い、主電源が切断した場合に自動的
にバックアップ電源に切換えて前記記憶素子の記憶情報
を保持する記憶装置において、 前記主電源の状態を検出し電源供給を主電源より行うか
バックアップ電源より行うかを判定しバックアップ電源
を使用する際にバックアップモード信号を出力する電源
状態検出回路と、前記バックアップモード信号を入力と
し通常状態からバックアップモードへの遷移時にバック
アップモード信号を遅延したリフレッシュ制御信号を送
出する遅延制御回路と、記憶素子群へのリフレッシュ動
作間隔を指定し少くとも２個のリフレッシュ周期を発生
して前記リフレッシュ制御信号に応じていずれか一方を
送出するリフレッシュ周期発生回路とを含み構成される
記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62273797A JPH01116994A (ja) | 1987-10-28 | 1987-10-28 | 記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62273797A JPH01116994A (ja) | 1987-10-28 | 1987-10-28 | 記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01116994A true JPH01116994A (ja) | 1989-05-09 |
Family
ID=17532717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62273797A Pending JPH01116994A (ja) | 1987-10-28 | 1987-10-28 | 記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01116994A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03144992A (ja) * | 1989-10-30 | 1991-06-20 | Kokusai Electric Co Ltd | 揮発性メモリを用いた大容量メモリのデータ保持方法及び装置 |
| WO2004095465A1 (ja) * | 2003-04-23 | 2004-11-04 | Fujitsu Limited | 半導体記憶装置 |
| JP2006244641A (ja) * | 2005-03-04 | 2006-09-14 | Nec Electronics Corp | 半導体記憶装置及びその動作方法 |
| JP2009266262A (ja) * | 2008-04-22 | 2009-11-12 | Spansion Llc | メモリシステム、該メモリシステムに搭載されるリフレッシュ動作が必要なメモリ、および該メモリシステムに搭載されるリフレッシュ動作が不要なメモリ |
-
1987
- 1987-10-28 JP JP62273797A patent/JPH01116994A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03144992A (ja) * | 1989-10-30 | 1991-06-20 | Kokusai Electric Co Ltd | 揮発性メモリを用いた大容量メモリのデータ保持方法及び装置 |
| WO2004095465A1 (ja) * | 2003-04-23 | 2004-11-04 | Fujitsu Limited | 半導体記憶装置 |
| US7196956B2 (en) | 2003-04-23 | 2007-03-27 | Fujitsu Limited | Semiconductor memory device changing refresh interval depending on temperature |
| US7453754B2 (en) | 2003-04-23 | 2008-11-18 | Fujitsu Limited | Semiconductor memory device changing refresh interval depending on temperature |
| US7916568B2 (en) | 2003-04-23 | 2011-03-29 | Fujitsu Semiconductor Limited | Semiconductor memory device changing refresh interval depending on temperature |
| US8238188B2 (en) | 2003-04-23 | 2012-08-07 | Fujitsu Semiconductor Limited | Semiconductor memory device changing refresh interval depending on temperature |
| US8472275B2 (en) | 2003-04-23 | 2013-06-25 | Fujitsu Semiconductor Limited | Semiconductor memory device changing refresh interval depending on temperature |
| US8867293B2 (en) | 2003-04-23 | 2014-10-21 | Fujitsu Semiconductor Limited | Semiconductor memory device changing refresh interval depending on temperature |
| JP2006244641A (ja) * | 2005-03-04 | 2006-09-14 | Nec Electronics Corp | 半導体記憶装置及びその動作方法 |
| JP2009266262A (ja) * | 2008-04-22 | 2009-11-12 | Spansion Llc | メモリシステム、該メモリシステムに搭載されるリフレッシュ動作が必要なメモリ、および該メモリシステムに搭載されるリフレッシュ動作が不要なメモリ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7388800B2 (en) | Memory control device having less power consumption for backup | |
| EP0739015B1 (en) | Semiconductor memory device | |
| US6317657B1 (en) | Method to battery back up SDRAM data on power failure | |
| KR960012352B1 (ko) | 선택적 재생능력을 갖는 데이타 처리 시스템 및 상기 시스템내의 다이나믹 메모리를 재생하는 방법 | |
| KR20030078617A (ko) | 반도체 기억 장치 | |
| KR100225954B1 (ko) | 전력 절감용 반도체 메모리 소자 | |
| JP3725715B2 (ja) | クロック同期システム | |
| JPH01116994A (ja) | 記憶装置 | |
| US5305270A (en) | Initial setup circuit for charging cell plate | |
| JP4608235B2 (ja) | 半導体記憶装置及び半導体記憶システム | |
| US7889570B2 (en) | Memory device input buffer, related memory device, controller and system | |
| US7724588B2 (en) | Overdrive write method, write amplifier power generating circuit, and semiconductor memory device including the same | |
| US6831873B1 (en) | Independent in-line SDRAM control | |
| JP2001250377A (ja) | 省エネ機能付き電子装置 | |
| US6759879B2 (en) | Storage circuit | |
| JPH04252512A (ja) | 出力端子電圧プリセット回路 | |
| JPS6055916B2 (ja) | タイミング回路 | |
| KR100527593B1 (ko) | 비트라인 프리차지 전압(vblp) 및 셀 플레이트전압(vcp) 제어 장치 | |
| JP4136076B2 (ja) | メモリバックアップ制御装置およびメモリバックアップ制御方法 | |
| KR100604879B1 (ko) | 데이터 스큐를 감소시킬 수 있는 반도체 장치 | |
| JPS63180117A (ja) | 計算機システムの停電処理方式 | |
| JPH04195990A (ja) | バッテリバックアップ付きメモリ装置 | |
| JP2006350957A (ja) | 制御装置 | |
| JPH07226083A (ja) | 半導体記憶装置及びパルス整形器 | |
| JPH0574136A (ja) | メモリーカード |