KR960012352B1 - 선택적 재생능력을 갖는 데이타 처리 시스템 및 상기 시스템내의 다이나믹 메모리를 재생하는 방법 - Google Patents

선택적 재생능력을 갖는 데이타 처리 시스템 및 상기 시스템내의 다이나믹 메모리를 재생하는 방법 Download PDF

Info

Publication number
KR960012352B1
KR960012352B1 KR1019920022319A KR920022319A KR960012352B1 KR 960012352 B1 KR960012352 B1 KR 960012352B1 KR 1019920022319 A KR1019920022319 A KR 1019920022319A KR 920022319 A KR920022319 A KR 920022319A KR 960012352 B1 KR960012352 B1 KR 960012352B1
Authority
KR
South Korea
Prior art keywords
memory
condition
predetermined
regeneration
selective
Prior art date
Application number
KR1019920022319A
Other languages
English (en)
Other versions
KR930014041A (ko
Inventor
체슬레이 질만
Original Assignee
선 마이크로시스템즈 인코오퍼레이티드
마이클 에이치.모리스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선 마이크로시스템즈 인코오퍼레이티드, 마이클 에이치.모리스 filed Critical 선 마이크로시스템즈 인코오퍼레이티드
Publication of KR930014041A publication Critical patent/KR930014041A/ko
Application granted granted Critical
Publication of KR960012352B1 publication Critical patent/KR960012352B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Microcomputers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

내용없음.

Description

선택적 재생능력을 갖는 데이터 처리 시스템 및 상기 시스템의 다이나믹 메모리를 재생하는 방법
제1도는 본 발명의 교시에 사용된 하나의 가상 데이터 처리시스템의 기능블록도.
제2도는 본 발명의 재생능력에 관련한 메모리 제어기에서의 모듈 및 큐의 기능블록도.
제3도는 본 발명의 방법을 도시한 흐름도이다.
[발명의 분야]
본 발명은 컴퓨터 메모리, 더욱 특히 데이터 시스템에서 사용되는 DRAM을 재생하는 개선된 방법 및 장치에 관한 것이다.
[배경기술]
많은 데이터 처리 시스템이 데이터를 기억, 검색하기 위해 전형적으로 다이나믹 메모리를 사용한다. 다이나믹 메모리는 충분한 메모리용량 및 저전력 소비의 이점을 제공한다. 그러나 다이나믹 메모리는 다이나믹 메모리의 메모리셀에 기억된 데이터를 보존하기 위해 주기적으로 재생되어야 한다. 다이나믹 메모리셀이 하나의 트랜지스터와 커패시터로 전형적으로 구성되고 메모리셀의 상태는 커패시터의 충전 상태에 의해 결정되면 전하는 커패시터로부터 누설되거나 감소되므로 주기적 재생이 필요하다.
다이나믹 랜덤 액세스 메모리(DRAM)는 DRAM이 얼마나 빈번히 재생되야 하는지를 나타내는 재생주기를 규격의 부분으로 정의한다. 이 재생주기는 전형적으로 2ms와 32ms 사이이다. 이 주기는 가장 나쁜 경우 재생동작들간에 허용된 최대시간량과 일치한다. DRAM을 사용한 데이터 처리 시스템은 이들 재생동작이 시간에 맞춰 일어나도록 하기 위해 DRAM 외부에 회로군과 논리를 사용한다. 이들 강제적인 재생동작의 문제점은 재생동작이 완료될 때까지 DRAM에 대한 다른 동작들은 중지되므로 귀중한 시스템시간을 소비한다는 것이다. 예컨대 강제적 재생동작이 8클록사이클로 완료된다면, DRAM에 대한 다른 모든 메모리동작들은 이들 8클록사이클 동안 중지된다. 다른 메모리 동작에 사용 가능성 있는 이들 8클록사이클은 강제적인 재생동작으로 상실된다.
이하에 기술하겠지만, 본 발명은 강제적인 재생능력에 덧붙여 선택적 재생능력을 가진 데이터 처리 시스템을 제공한다. 선택적 재생능력 및 강제적 재생능력 모두를 가지므로, 본 발명은 재생동작에 상실되는 시스템 시간을 최소화하도록 선택적 재생의 택일적 사용을 고려한다.
[발명의 요약]
본 발명은 주기적 재생을 요구하는 다이나믹 랜덤 액세스 메모리(DRAM)를 사용한 데이터 처리 시스템에서 동작된다. 데이터 시스템은 시스템버스에 결합된 프로세서를 포함한다. 메모리동작을 제어하는 메모리제어기는 DRAM과 연결된 메모리버스 및 시스템버스에 결합된다. 메모리제어기는 시스템버스에 위치된 메모리동작명령을 순차로 입수하기 위한 메모리 동작 명령큐와 재생동작을 개시하기 위한 재생모듈을 포함한다. 재생모듈은 강제적 또는 선택적 재생동작을 개시하는 회로군을 포함한다. 이 회로군은 강제적 재생 카운터, 재생플립플롭, 메모리 동작 명령큐로의 커플링 및 재생논리를 포함한다.
본 발명에 있어서, 강제적 재생카운터는 소정의 제1값으로 처음에 로드된다. 이 소정의 제1값은 강제적 재생카운터가 영으로 감소되는데 걸리는 시간주기가 DRAM의 재생주기와 일치하도록 선택된다. 따라서 일반법칙처럼 강제적 재생카운터는 다음의 강제적 재생동작이 개시되야 하는 때를 결정하기 위해 초기값으로부터 영으로 카운트다운된다. 그렇지만 이 카운트가 진행되는 동안, 만약 강제적 동작 명령큐가 비어있다면, 선택적 재생동작이 이 조건을 이용하도록 개시된다.
선택적 재생동작을 사용하면 다음의 강제적 재생동작을 행할 필요가 없다. 따라서 강제적 재생 카운터가 영에 도달시에도, 상기 카운터가 소정의 제1값으로부터 영으로 카운트되는 도중에 선택적 재생동작이 발생되었다면, 통상적으로 일어나는 강제적 재생동작은 취소된다. 대신에, 강제적 재생카운터는 단지 상기 제1의 소정치로 다시 로드되어 강제적 재생카운터를 디크리먼트(decrement)하는 프로세스가 반복된다.
반면에 강제적 재생카운터가 영에 도달한 경우 그리고 소정의 제1값으로부터 영으로 카운트되는 도중에 어떤 선택적 재생동작도 일어나지 않는 경우에는, 강제적 재생동작이 개시된다. 그후 강제적 재생카운터는 상기 제1의 소정치로 다시 로드되며, 강제적 재생카운터를 디크리먼트하는 프로세스가 반복된다.
즉, 본 발명에 관한 데이터 처리 시스템은, 프로세서, 다이나믹 메모리 수단, 메모리 동작을 제어하기 위한, 상기 다이나믹 메모리 수단 및 상기 프로세서에 결합된 메모리 제어기 수단을 포함하며, 상기 메모리 제어기 수단은, 상기 다이나믹 메모리 수단이 재생되는 것을 관리하는 재생수단을 포함하며, 여기서 상기 재생수단은 제1소정조건의 경우에 강제적 재생동작을 개시하고 제2소정조건의 경우에 선택적 재생동작을 개시하되, 상기 제1소정조건은 소정의 시간간격 동안 사전에 개시(開始)되었을 선택적 재생동작이 존재하지 않는 조건을 포함하며, 상기 제2소정조건은 상기 소정의 시간간격 동안 사전에 개시되었을 선택적 재생동작이 존재하지 않는 조건 및 상기 다이나믹 메모리 수단상에서 수행되는 메모리동작이 존재하지 않는 조건을 포함하는 것을 특징으로 하는 선택적 재생능력을 갖는 데이터 처리 시스템이고 ; 그 데이터 처리 시스템내의 다이나믹 메모리 재생방법은, 데이터 처리 시스템내의 다이나믹 메모리를 재생하는 방법에 있어서, 제1소정조건을 만족된 경우 강제적 재생동작을 소정의 시간간격으로 실행하되, 상기 재생동작을 각각의 상기 소정의 시간간격의 끝에서 실행되는 것인 단계와, 제2소정조건이 만족된 경우 상기 시간간격동안 수행되는 선택적 재생동작을 실행하는 단계를 포함하되, 상기 제1소정조건은 각각의 상기 소정의 시간간격 동안 사전에 수행되었을 선택적 재생동작이 존재하지 않는 조건을 포함하며, 상기 제2소정조건은 각각의 상기 소정의 시간간격동안 상기 다이나믹 메모리상에서 수행되는 메모리 동작이 존재하지 않는 조건을 포함하는 것을 특징으로 하는 데이터 처리 시스템내의 다이나믹 메모리를 재생하는 방법이다.
[본 발명의 상세한 설명]
이하에 기술하는 바와 같이, 본 발명은 다이나믹 랜덤 액세스 메모리를 사용한 데이터 처리 시스템에서의 적용을 발견한다. 특히 본 발명은 미국에서 1990년 7월 17일 출원된 동시 계속 출원번호 07/554,283에 기술된 데이터 처리 시스템 버스에 적용가능하다. 이 적용은 데이터 및 프로그램을 기억 및 검색하기 위해 디지털 컴퓨터에 의한 사용에 특별한 적용을 갖는 다이나믹 랜덤 액세스 메모리(DRAM)를 사용한 개선된 단일 인라인 메모리모듈(Single In-line Memory Module : SIMM)을 개시한다. 본 발명은 적어도 부분적으로 이 특정의 데이터 처리 시스템과 관련하여 개시될 것이지만, 본 발명은 재생을 요하는 다이나믹 메모리를 사용한 어떠한 데이터 처리 시스템에서도 사용될 수 있다는 것이 당해 분야 전문가에 의해 평가될 것이다.
설명을 목적으로 한 하기 설명에서, 다양한 세부사항이 특정 메모리 크기, 대역폭, 데이터경로 등으로 본 발명의 완전한 이해를 돕기 위해 설명된다. 그렇지만, 이들 특정 세부사항들이 본 발명을 실시하기 위해 반드시 요구되는 것은 아니라는 것이, 당해 분야의 전문가에게 있어서 명백할 것이다. 한편, 주지의 전기적 구조 및 회로들은, 본 발명을 필요 이상으로 모호하게 하지 않도록, 블록도 형태로 개시된다.
제1도는 본 발명의 교시에 사용가능한 데이터 처리 시스템을 도시한다. 프로세서(10)는 입출력장치(14) 및 메모리제어기(16)를 포함한 다양한 시스템 요소와의 연결을 위해 시스템버스(12)와 결합한다. 프로세서(10)는 단일 인라인 메모리모듈(SIMM)(20 내지 23)에 프로그램 및/또는 문자숫자식 및 다른 데이터로 구성가능한 데이터를 기억 및 검색한다. 각각의 SIMM(20 내지 23)은 16개의 다이나믹 랜덤 액세스 메모리(DRAM)를 포함한다. 도시된 바와 같이, SIMM(20 내지 23)은 메모리버스(24)를 통해 메모리제어기(16)와 연결된다. 부가하여 클록(26)은 메모리버스(24)를 통해 SIMM(20 내지 23)에 정기적인 디지털 클록신호를 제공한다. 제1도는 메모리버스(24)에 결합된 4개의 단일인라인 메모리모듈을 도시하지만, 본 발명은 어떤 수의 SIMM이라도 데이터 처리 시스템에 사용될 수 있음은 당해 분야의 전문가에게는 명백할 것이다.
동작시 프로세서(10)는 시스템버스를 통해 판독 및 기입명령을 발하며, 시스템버스는 차례대로 이 명령을 메모리제어기(16)에 결합시킨다. 판독동작시, 데이터는 메모리버스(24)를 통해 SIMM으로부터 메모리제어기(16)으로 결합되어, 그후 메모리제어기(16)는 판독가능하게 하기 위해서 상기 데이터를 시스템버스(12)에 결합시킨다. 기입동작시, 데이터는 시스템버스(12)를 통해 메모리제어기(16)에 결합되며, 그후 메모리제어기(16)는 데이터를 메모리버스(24)를 통해 SIMM에 결합시킨다. SIMM내에서의 데이터기억, 데이터검색 및 DRAM재생을 수행하기 위해서, 다양한 제어신호가 메모리제어기(16)에 의해 제공된다. 특히 메모리제어기(16)는, SIMM내에서의 데이터의 기억 및 검색에 관련된 다른 타이밍신호 뿐 아니라, SIMM내에 배치된 DRAM을 위한 행어드레스 스트로브(RAS), 열어드레스 스트로브(CAS) 및 로드펄스(LD_L)를 제공한다.
본 발명의 메모리 재생 시스템이 이제 설명될 것이다. 제2도는 이 메모리 재생 시스템에 관련된 메모리제어기(16)내의 모듈과 큐의 기능블록도를 도시한다. 일반적으로 시스템버스(12)는 시스템버스 제어논리(30)를 통해 메모리제어기에 결합한다. 특히 시스템버스에 결합된 메모리동작명령은 시스템 버스 제어논리(30)를 통해 메모리제어기(16)에 결합된다. 시스템버스 제어논리(30)는, 메모리 동작명령큐(CMDQUE)(32)에 결합시킨다. 시스템버스(12)에 결합된 데이터는 시스템버스 제어논리(30)를 통해 데이터인큐(DIQUE)(50)에 유사하게 결합된다. 이 데이터인큐(50)는 차례대로 메모리버스(24)에 결합된다.
계속해서 제2도에 있어서, 메모리 마스터모듈(34)은 하나의 상태기기를 나타내며, 메모리 동작 명령큐(32)에 결합된다. 메모리 동작 명령큐(32)는 메모리 동작명령들을 메모리 마스터모듈(34)에 결합시키며 이 메모리 마스터모듈은 이들 명령에 대응한 메모리 동작을 지시한다. 또한 메모리 마스터모듈(34)은, 메모리버스(24)를 통해 타이밍신호(RAS, CAS 및 LD_L)를 SIMM의 DRAM에 제공하는, 메모리 제어모듈(36)에 결합된다(제1도 참조).
제2도에 도시된 바와 같이, 메모리 재생모듈(40)은 메모리 마스터모듈(34)과 메모리 제어모듈(36)에 결합된다. 메모리 재생모듈(40)은 재생동작이 언제 일어나야 하는지를 판별하고, 재생동작을 개시하기 위해 필요한 제어신호를 추가로 제공한다. 특히 이하에 기술되겠지만 메모리 재생모듈이 재생동작이 발생되야 하는 것을 판별한 때, 메모리 재생모듈(40)은 두개의 재생제어신호(RFSET 및 REF)를 제공한다. 메모리 재생모듈(40)은 RFSET 신호를 재생사이클이 개시되도록 메모리 마스터모듈(34)에 제공하며, 재생동작을 위한 타이밍신호를 선택하도록 REF 신호를 메모리 제어모듈(36)에 제공한다. 이상의 바람직한 실시예에 있어서, 메모리 재생모듈(40)은 강제적인 재생카운터(42), 재생플립-플롭(44), 메모리 동작 명령큐(32)로의 커플링 및 재생논리(46)를 포함한다. 개시된 바와 같이, 강제적인 재생카운터(42), 재생플립플롭(44) 및 메모리 동작 명령큐는 재생논리(46)에 결합된다.
제1도 및 제2도를 참고해서 메모리 재생모듈(40)의 기능이 이제 설명될 것이다. 먼저 강제적 재생카운터(42)에 메모리모듈 또는 모듈들내에 사용된 DRAM에 대한 재생주기가 로드된다. 이것은 강제적 재생카운터를 제1소정치부터 제2소정치로의 각각의 클럭사이클로 감소시키는데 걸리는 시간주기가 DRAM을 위한 재생주기와 일치하는 제1소정치로 강제적 재생카운터(42)를 로드시켜 성취된다. 이 제1소정치는 시스템에 고정될 수 있고 또는 선택적으로 프로세서(10)로부터 로드될 수 있다. 바람직한 실시예는 제2소정치를 영역으로 설정(set)한다. 그렇지만 본 발명은 어떠한 제2소정치로도 감소 또는 증가된 강제적 재생카운터(42)를 사용할 수 있음은 명백할 것이다.
강제적 재생카운터(42)의 로딩후, 재생플립플롭(44)이 온으로 설정된다. 강제적 재생카운터(42)는 그후 각각의 클록사이클로 디크리먼트된다. 강제적 재생카운터(42)가 영으로 카운트다운할 때, MRCZ 제어신호가 발해지며, 재생논리(46)에 제공된다. 만약 MRCZ 제어신호가 재생논리(46)에 의해 수신될 때 재생플립플롭(44)이 온되면, 메모리재생논리(46)는 재생동작을 개시하기 위해 RFSET 제어신호를 메모리 마스터모듈(34)로 발하고, 재생동작에 대한 타이밍신호를 선택하기 위해 REF 제어신호를 메모리 제어모듈로 발행한다. 그후 재생동작은 메모리 마스터모듈(34) 및 메모리 제어모듈(36)의 제어하에서 행해진다. 다른 메모리동작은 이 강제적 재생동작을 완료하는데 요구되는 클록사이클 수만큼 반드시 인터럽트된다.
개시된 바와 같이, 강제적 재생카운터(42)가 영에 도달하면, 언제나 강제적 재생동작이 개시되야 하는지에 대한 판별이 이루어진다. 강제적 재생동작은 재생플립플롭(44)이 오프가 아닌 경우 강제적 재생카운터(42)가 영에 도달시 항상 일어날 것이 이해될 것이다. 이하에 기술하겠지만, 재생플립플롭(44)은 선택적 재생동작이 행해지면 언제나 오프상태에 위치된다. 그렇지만 이 판별에 이어서 강제적 재생동작이 사실상 개시되는지 여부와 무관하게, 그후 본 발명은 재생플립플롭(44)을 온으로 설정한 제1소정치로 강제적 재생카운터(42)를 재로드함을 주의해야 한다.
다시 제2도에 있어서, 재생논리(46)는 강제적 재생카운터(42)와 재생플립플롭(44)으로부터의 입력에 추가하여 제3입력을 수신함을 볼 수 있을 것이다. 이 제3입력은 메모리 동작 명령큐(32)로의 커플링으로부터 발생되고, 메모리 동작 명령큐(32)의 상태를 표시한다. 메모리 동작 명령큐(32)가 비어있을때, 비동작(NO-OP) 신호(NOP)가 재생논리(46)에 결합된다. 재생논리(46)가 NO-OP 신호를 제공받은 경우 그리고 재생플립플롭(44)이 온상태에 있는 경우, 메모리 재생논리(46)는 선택적 재생동작이라 불리는 것을 개시한다. 강제적 재생동작에서처럼, 재생논리(46)가 재생동작을 개시하기 위해 RFSET 제어신호를 메모리 마스터모듈(34)로 발하며, 재생동작에 대한 타이밍신호를 선택하기 위해 REF 제어신호를 메모리 제어모듈(36)에 발한다.
선택적 재생동작에 이어서, 인히비트플립플롭(44)이 오프로 리세트된다. 그러므로 선택한 재생동작에 이어서, 그후 재생플립플롭(44)이 오프상태에 있기 때문에, 재생플립플롭(44)이 다시 온으로 세트될 때까지 어떤 선택적 또는 강제적 재생동작도 금지된다. 상술한 바와 같이, 이것은 강제적 재생카운터(42)가 영으로 카운트다운될 때 발생되며, 판별은 강제적 재생동작을 행해야 하는지 여부에 대해 이루어지며, 그리고 강제적 재생카운터가 다시 로드되어, 이에 의해 재생플립플롭(44)이 다시 온으로 설정하게 된다.
일반적 법칙에 따라, 본 발명은 강제적 재생동작을 효과적으로 대치하기 위해 선택적 재생동작을 사용하며, 이 대치의 결과로 재생동작에 소비되는 시스템시간이 절약된다. 본 발명은 데이터 처리 메모리 시스템에서 아이들시간으로 지칭되기도 하는 것을 이용한다는 것으로 평가될 것이다. 본 발명은 선택적 재생동작을 성취하기 위해 이 아이들시간을 사용한다. 이들 선택적 재생동작이 일어나면서 즉시 이어서 강제적 재생동작을 행할 필요가 없다. 이와 같이 즉시 이어지는 강제적 재생동작이 효과적으로 제거된다.
부가적으로 본 발명에 의해 제공된 시스템시간의 절약은 NO-OP 조건의 순서, 타이밍 및 지속 뿐 아니라 재생동작을 완료하기 위해 통상 필요한 클록사이클수를 포함한 다수의 인자에 의존하는 것으로 평가될 것이다. 예컨대 재생동작이 8클록사이클을 소비한다고 가정하면, 오직 강제적 재생동작을 사용한 시스템은 강제적 재생동작이 발생하는 동안 8클록시간만큼의 메모리동작이 규칙적으로 인터럽트되고 정지된다고 통상 추정가능하다. 이들 8클록사이클은 재생동작에서 필수적으로 상실된다.
본 발명에 있어서, 선택적 재생동작을 촉발시키는 NO-OP 조건이 1클록사이클동안 지속되면, 선택적 재생동작은 오직 7클록사이클만큼의 메모리동작을 인터럽트하고 정지시킨다. 따라서 최소한 하나의 선택적 재생동작을 행할때마다 적어도 하나의 클록사이클만큼의 시스템시간이 절약되는 것으로 추정할 수 있다. 반면에, 선택적 재생동작을 촉발시키는 NO-OP 조건이 더 큰수의 클록사이클동안 계속되면, 시스템시간은 상당히 더 많이 절약된다. 예컨대 트리거링 NO-OP 조건이 8클록사이클동안 계속되면, 본 발명은 이 8클록사이클 동안 재생동작을 행하고 이에 의해 8클록사이클만큼의 시스템시간을 절약한다(8클록사이클보다 더 오래 계속된 NO-OP 조건에서는 이 실시예에서 재생동작이 오직 8클록사이클동안 계속되는 것으로 가정되므로 8클록사이클이 절약될 것이다).
본 발명의 방법은 제3도에 도시된 흐름도에 더 상세히 도시된다. 제3도에서, 강제적 재생카운터(MRC)가 재생카운트로 초기 로드된다. 이에 따라 재생플립플롭(REF)은 온으로 설정된다. 강제적 재생카운터는 그후의 각각의 클록사이클로 디크리먼트된다. 만약 강제적 재생카운터의 카운터가 영인 경우, 그리고 재생플립플롭이 온인 경우, 시스템은 재생동작을 실행하고 제1단계로 다시 귀환하고 여기서 강제적 재생카운터는 재생카운트로 로드된다. 이 특별한 재생동작은 강제적 재생동작과 일치한다. 반면에 만약 강제적 재생카운터의 카운터가 영이고 그리고 재생플립플롭이 오프인 경우, 강제적 재생동작은 바이패스되고 시스템은 단순히 제1단계로 다시 귀환한다. 이것은 선택적 재생동작이 앞서 발생하는 조건과 일치할 것이다.
강제적 재생카운터의 카운트가 영이 아니라고 가정하면, 시스템은 선택적 재생동작이 발생해야 하는지를 판별한다. 만약 메모리 동작 명령큐가 NO-OP 신호를 제공하고 재생플립플롭이 온이라면, 선택적 재생과 일치하는 재생동작이 개시된다. 선택적 재생동작후, 재생플립플롭은 오프로 리세트되고, 시스템은 강제적 재생카운터를 감소하는 단계로 귀환한다. 대신에 만약 메모리 동작 명령큐가 NO-OP 신호를 제공하고 재생플립플롭이 오프인 경우, 시스템은 선택적 재생동작을 바이패스하고 단순하게 강제적 재생카운트를 감소하는 단계로 귀환한다. 이 상황은 선택적 재생동작이 앞서 발생하는 조건과 일치할 것이다.
만약 강제적 재생카운터의 카운트가 영이 아닌 경우, 그리고 메모리 동작 명령큐가 NO-OP 신호를 가진 재생논리를 제공하지 않는 경우, 어떤 재생동작도 일어날 필요없다. 대신에 메모리 동작 명령큐의 메모리 동작명령이 인터럽션없이 실행되고 재생시스템은 카운트 디크리먼트 단계로 귀환한다.
본 발명은 특히 제1도 내지 제3도를 참고하고 특정 메모리시스템 아키텍쳐를 주로 하여 개시하였지만, 이것은 오직 설명을 위한 것이고 발명에 대한 제한으로 되지 않아야 한다고 이해되야 한다. 덧붙여, 본 발명의 방법 및 장치는 데이터 처리 시스템이 재생을 요구하는 다이나믹 메모리를 사용하는 기기에 유용성을 가짐은 명백하다. 상술의 본 발명의 취지 및 범위를 벗어남없이, 당해 분야의 통상의 전문가는 많은 변형 및 수정을 가할 수 있다고 판단된다.

Claims (11)

  1. 프로세서; 다이나믹 메모리수단; 및 메모리동작을 제어하기 위한, 상기 다이나믹 메모리수단 및 상기 프로세서에 결합된 메모리 제어기수단을 포함하며, 상기 메모리 수단은, 상기 다이나믹 메모리수단이 재생되는 것을 관리하는 재생수단을 포함하며, 여기서 상기 재생수단은 제1소정조건의 경우에 강제적 재생동작을 개시하고 제2의 소정조건의 경우에 선택적 재생동작에 개시하되, 상기 제1소정조건은 소정의 시간간격 동안 사전에 개시(開始)되었을 선택적 재생동작이 존재하지 않는 조건을 포함하며, 상기 제2소정조건은 상기 소정의 시간간격동안 사전에 개시되었을 선택적 재생동작이 존재하지 않는 조건 및 상기 다이나믹 메모리 수단상에서 수행되는 메모리 동작이 존재하지 않는 조건을 포함하는 것을 특징으로 하는 선택적 재생능력을 갖는 데이터 처리 시스템.
  2. 제1항에 있어서, 상기 메모리 제어수단이 상기 다이나믹 메모리수단에 결합되도록 하는 메모리버스; 그리고 상기 메모리제어기가 상기 프로세서에 결합되도록 하는 시스템버스를 추가로 포함하는 것을 특징으로 하는 선택적 재생능력을 가진 데이터 처리 시스템.
  3. 제1항에 있어서, 상기 다이나믹 메모리수단을 하나 이상의 DRAM을 포함하는 것을 특징으로 하는 데이터 처리 시스템.
  4. 제1항에 있어서, 상기 재생수단은 제1소정치로부터 제2소정치로 카운팅하는 재생카운터수단을 포함하는 것을 특징으로 하는 데이터 처리 시스템.
  5. 제4항에 있어서, 상기 제1소정조건은 상기 재생카운터수단이 상기 제2소정치에 도달한 것과 같은 조건을 포함하는 것을 특징으로 하는 데이터 처리 시스템.
  6. 제5항에 있어서, 상기 소정의 시간간격은, 상기 재생카운터수단이 상기 제1소정치로부터 상기 제2소정치로 카운팅되는 동안의 시간간격인 것을 특징으로 하는 데이터 처리 시스템.
  7. 프로세서; 하나 이상의 DRAM; 및 상기 프로세서와 상기 하나 이상의 DRAM에 결합되며, 상기 하나 이상의 DRAM에 메모리어드레스, 데이터 및 제어신호를 제공하는 메모리제어기를 포함하며, 여기서 상기 메모리제어기는, 상기 하나 이상의 DRAM 상에서 수행되며 상기 프로세서로부터 상기 메모리제어기로 결합된 메모리 동작명령을 수신하는, 메모리 동작 명령큐; 및 상기 명령큐에 결합되며 상기 하나 이상의 DRAM이 재생되도록 관리하는 재생수단을 포함하며, 여기서 상기 재생수단은 제1소정조건에서 강제적 재생동작을 개시하고 제2소정조건에서 선택적 재생동작을 개시하되, 상기 제1소정조건은 소정의 시간간격동안 사전에 개시되었을 선택적 재생동작이 존재하지 않는 조건을 포함하며, 상기 제2소정조건은 상기 소정의 시간간격 동안 사전에 개시되었을 선택적 재생동작이 존재하지 않는 조건 및 상기 메모리 동작 명령큐 내에 메모리 동작명령이 존재하지 않는 조건을 포함하는 것을 특징으로 하는 선택적 재생능력을 갖는 데이터 처리 시스템.
  8. 제7항에 있어서, 상기 재생수단은 제1소장치로부터 제2소정치로 카운팅하는 강제적 재생카운터를 포함하고, 상기 제1소정조건은 상기 강제적 재생카운터가 상기 제2소정치에 도달하는 것과 같은 조건을 포함하는 것을 특징으로 하는 데이터 처리 시스템.
  9. 제8항에 있어서, 상기 소정의 시간간격은, 상기 강제적 재생카운터가 상기 제1소정치로부터 상기 제2소정치로 카운팅되는 동안의 시간간격인 것을 특징으로 하는 데이터 처리 시스템.
  10. 데이터 처리 시스템내의 다이나믹 메모리를 재생하는 방법에 있어서, 제1소정조건이 만족된 경우 강제적 재생동작을 소정의 시간간격으로 실행하되, 상기 재생동작은 각각의 상기 소정의 시간간격의 끝에서 실행되는 것인 단계; 및 제2소정조건이 만족된 경우 상기 시간간격동안 수행되는 선택적 재생동작을 실행하는 단계를 포함하되, 상기 제1소정조건은 각각의 상기 소정의 시간간격 동안 사전에 수행되었을 선택적 재생동작이 존재하지 않는 조건을 포함하며, 상기 제2소정조건은 각각의 상기 소정의 시간간격동안 상기 다이나믹 메모리상에서 수행되는 메모리동작이 존재하지 않는 조건을 포함하는 것을 특징으로 하는 데이터 처리 시스템내의 다이나믹 메모리를 재생하는 방법.
  11. 제10항에 있어서, 상기 제2소정조건은 상기 시간간격동안 사전에 수행되었을 선택적 재생동작이 존재하지 않는 조건을 추가로 포함하는 것을 특징으로 하는 데이터 처리 시스템내의 다이나믹 메모리를 재생하는 방법.
KR1019920022319A 1991-12-18 1992-11-25 선택적 재생능력을 갖는 데이타 처리 시스템 및 상기 시스템내의 다이나믹 메모리를 재생하는 방법 KR960012352B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US809,957 1977-06-27
US80995791A 1991-12-18 1991-12-18
US957 1991-12-18
US809 1991-12-18

Publications (2)

Publication Number Publication Date
KR930014041A KR930014041A (ko) 1993-07-22
KR960012352B1 true KR960012352B1 (ko) 1996-09-18

Family

ID=25202593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920022319A KR960012352B1 (ko) 1991-12-18 1992-11-25 선택적 재생능력을 갖는 데이타 처리 시스템 및 상기 시스템내의 다이나믹 메모리를 재생하는 방법

Country Status (5)

Country Link
US (1) US5651131A (ko)
EP (1) EP0547758B1 (ko)
JP (1) JPH0612866A (ko)
KR (1) KR960012352B1 (ko)
DE (1) DE69228233T2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5617551A (en) * 1992-09-18 1997-04-01 New Media Corporation Controller for refreshing a PSRAM using individual automatic refresh cycles
US5873114A (en) * 1995-08-18 1999-02-16 Advanced Micro Devices, Inc. Integrated processor and memory control unit including refresh queue logic for refreshing DRAM during idle cycles
EP0794497A3 (en) * 1996-03-08 2000-10-11 Matsushita Electric Industrial Co., Ltd. Memory refresh control method and apparatus
JP3345019B2 (ja) * 1996-03-29 2002-11-18 松下電器産業株式会社 インタラクティブな再生進行の性能を向上させた記録媒体の記録方法、再生装置および再生方法
US6593930B1 (en) * 1999-12-16 2003-07-15 Intel Corporation Method and apparatus to execute a memory maintenance operation during a screen blanking interval
US6941415B1 (en) * 2000-08-21 2005-09-06 Micron Technology, Inc. DRAM with hidden refresh
US7512142B2 (en) * 2002-11-21 2009-03-31 Adc Dsl Systems, Inc. Managing a finite queue
US7107390B2 (en) * 2003-10-08 2006-09-12 Micron Technology, Inc. Parity-scanning and refresh in dynamic memory devices
US7184350B2 (en) * 2004-05-27 2007-02-27 Qualcomm Incorporated Method and system for providing independent bank refresh for volatile memories
US7930471B2 (en) 2004-11-24 2011-04-19 Qualcomm Incorporated Method and system for minimizing impact of refresh operations on volatile memory performance
US8176241B2 (en) * 2006-04-05 2012-05-08 Texas Instruments Incorporated System and method for optimizing DRAM refreshes in a multi-channel memory controller
US7872822B1 (en) 2007-06-26 2011-01-18 Western Digital Technologies, Inc. Disk drive refreshing zones based on serpentine access of disk surfaces
US8174780B1 (en) 2007-06-27 2012-05-08 Western Digital Technologies, Inc. Disk drive biasing a refresh monitor with write parameter of a write operation
US7649704B1 (en) 2007-06-27 2010-01-19 Western Digital Technologies, Inc. Disk drive deferring refresh based on environmental conditions
US7672072B1 (en) 2007-06-27 2010-03-02 Western Digital Technologies, Inc. Disk drive modifying an update function for a refresh monitor in response to a measured duration
US7945727B2 (en) * 2007-07-27 2011-05-17 Western Digital Technologies, Inc. Disk drive refreshing zones in segments to sustain target throughput of host commands
JP5082727B2 (ja) * 2007-09-28 2012-11-28 ソニー株式会社 記憶制御装置、記憶制御方法およびコンピュータプログラム
US7974029B2 (en) * 2009-07-31 2011-07-05 Western Digital Technologies, Inc. Disk drive biasing refresh zone counters based on write commands
US11860782B2 (en) * 2019-08-13 2024-01-02 Neuroblade Ltd. Compensating for DRAM activation penalties

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4172282A (en) * 1976-10-29 1979-10-23 International Business Machines Corporation Processor controlled memory refresh
US4317169A (en) * 1979-02-14 1982-02-23 Honeywell Information Systems Inc. Data processing system having centralized memory refresh
US4406013A (en) * 1980-10-01 1983-09-20 Intel Corporation Multiple bit output dynamic random-access memory
US4631701A (en) * 1983-10-31 1986-12-23 Ncr Corporation Dynamic random access memory refresh control system
EP0164735A3 (en) * 1984-06-11 1988-11-09 Nec Corporation A microprocessor having a dynamic memory refresh circuit
JPH01267896A (ja) * 1988-04-19 1989-10-25 Toshiba Corp 半導体メモリ
US5261068A (en) * 1990-05-25 1993-11-09 Dell Usa L.P. Dual path memory retrieval system for an interleaved dynamic RAM memory unit

Also Published As

Publication number Publication date
DE69228233D1 (de) 1999-03-04
KR930014041A (ko) 1993-07-22
EP0547758A3 (en) 1993-09-22
EP0547758B1 (en) 1999-01-20
JPH0612866A (ja) 1994-01-21
EP0547758A2 (en) 1993-06-23
DE69228233T2 (de) 1999-09-16
US5651131A (en) 1997-07-22

Similar Documents

Publication Publication Date Title
KR960012352B1 (ko) 선택적 재생능력을 갖는 데이타 처리 시스템 및 상기 시스템내의 다이나믹 메모리를 재생하는 방법
JP2557057B2 (ja) 擬似スタテイツクメモリサブシステム
US6073223A (en) Memory controller and method for intermittently activating and idling a clock signal for a synchronous memory
US5033027A (en) Serial DRAM controller with multi generation interface
US7349277B2 (en) Method and system for reducing the peak current in refreshing dynamic random access memory devices
US6141290A (en) Method and apparatus for controlling the operation of an integrated circuit responsive to out-of-synchronism control signals
EP0315991B1 (en) Virtual type static semiconductor memory device
JP2617779B2 (ja) 半導体メモリ装置
US5583823A (en) Dram refresh circuit
KR20070103013A (ko) 지시된 자동 리프레시 동기화
US6795363B2 (en) Refresh control method of semiconductor memory device and semiconductor memory device comprising the same control method
US5617551A (en) Controller for refreshing a PSRAM using individual automatic refresh cycles
KR960008278B1 (ko) 셀프-리프레쉬 모드에서 동작가능한 다이나믹형 반도체기억장치 및 그의 동작방법
KR19980073522A (ko) 파워다운모드를 지원하는 반도체 메모리 장치와 이를 구비한 컴퓨터 시스템 및 이의 제어방법
US5379400A (en) Method and system for determining memory refresh rate
JPS61105795A (ja) メモリ回路
JPH01267896A (ja) 半導体メモリ
US5172341A (en) Serial dram controller with multi generation interface
US5657467A (en) Non-volatile semiconductor memory device with instruction issue during busy cycle
JPH06139191A (ja) バスサイクルタイミング制御回路
WO1998018130A1 (en) Intelligent refresh controller for dynamic memory devices
EP0409274A2 (en) Dynamic memory with a refresh control circuit
US5771369A (en) Memory row redrive
JP2004185686A (ja) 半導体記憶装置
US5402384A (en) Dynamic ram

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030124

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee