KR930014041A - 선택적 재생 - Google Patents

선택적 재생 Download PDF

Info

Publication number
KR930014041A
KR930014041A KR1019920022319A KR920022319A KR930014041A KR 930014041 A KR930014041 A KR 930014041A KR 1019920022319 A KR1019920022319 A KR 1019920022319A KR 920022319 A KR920022319 A KR 920022319A KR 930014041 A KR930014041 A KR 930014041A
Authority
KR
South Korea
Prior art keywords
memory
predetermined condition
data processing
processing system
lack
Prior art date
Application number
KR1019920022319A
Other languages
English (en)
Other versions
KR960012352B1 (ko
Inventor
질만체슬레이
Original Assignee
마이클에이치.모리스
선마이크로시스템즈인코오퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클에이치.모리스, 선마이크로시스템즈인코오퍼레이티드 filed Critical 마이클에이치.모리스
Publication of KR930014041A publication Critical patent/KR930014041A/ko
Application granted granted Critical
Publication of KR960012352B1 publication Critical patent/KR960012352B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Microcomputers (AREA)

Abstract

본 발명은 주기적 재생을 요하는 다이나믹 메모리를 사용한 데이타처리 시스템내에서 작동한다. 데이타처리시스템은 다이나믹 메모리와 차례로 결합된 메모리 제어기에 결합된 프로세서를 포함한다. 메모리제어기는 재생작동을 개시하기 위한 재생모듈과 프로세서로부터 메모리 작동명령을 순차로 수신하기 위한 메모리 작동명령큐를 포함한다. 재생모듈은 강제적 재생작동 또는 선택적 재생작동을 개시시키는 회로군을 포함한다.강제적 재생작동은 특정간격내에 선택적 재생작동이 개시되지 않는 경우 주기적 간격의 결과로 개시된다.
선택적 재생작동은 메모리작동 명령큐가 비어있는 경우 특정간격내에 개시된다.
이에 의해 선택적 재생작동은 강제적 재생작동은 강제적 재생작동을 대치하며 재생작동으로 상실되는 시스템 시간을 최소화 한다.

Description

선택적 재생.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 교시에 사용된 하나의 가상 데이타 처리시스템의 기능 블록도,
제2도는 본 발명의 재생 능력에 관련한 메모리 제어기에서의 모듈 및 큐의 기능블록도, 그리고
제3도는 본 발명의 방법을 도시한 흐름도이다.

Claims (20)

  1. 프로세서; 다이나믹 메모리수단; 메모리작동을 제어하기 위해 상기 다이나믹 메모리 수단 및 상기 프로세서에 결합된 메모리 제어수단으로 구성되며, 상기 메모리 제어수단은 상기 다이나믹 메모리 수단이 재생되는 것을 관리하는 재생수단을 포함하며, 여기서 상기 재생수단은 제1소정조건에서 강제적 재생작동을 선택적으로 개시하고, 제2소정조건에서 선택적 재생작동을 선택적으로 개시하는 것을 특징으로 하는 선택적 재생능력을 가진 데이타 처리 시스템.
  2. 제1항에 있어서, 상기 메모리 제어수단이 상기 다이나믹 메모리수단에 결합되도록 하는 메모리버스; 그리고 상기 메모리제어기가 상기 프로세서에 결합되도록 하는 시스템 버스를 추가로 구성하는 것을 특징으로 하는 선택적 재생능력을 가진 데이타 처리 시스템.
  3. 제1항에 있어서, 상기 다이나믹 메모리 수단은 하나 이상의 DRAM으로 구성되는 것을 특징으로 하는 데이타 처리 시스템.
  4. 제1항에 있어서, 상기 제2소정조건은 상기 다이나믹 메모리 수단에 수행되는 메모리작동의 결여를 포함하는 것을 특징으로 하는 데이타 처리 시스템.
  5. 제1항에 있어서, 상기 재생수단은 제1소정치로부터 제2소정치로 카운팅 하는 재생카운터 수단을 포함하는 것을 특징으로 하는 데이타 처리 시스템.
  6. 제5항에 있어서, 상기 제1소정조건은 상기 제2소정치에 달하는 상기 재생 카운터 수단을 포함하는 것을 특징으로 하는 데이타 처리 시스템.
  7. 제6항에 있어서, 상기 제2소정조건은 상기 다이나믹 메모리수단에서 수행되고, 메모리작동의 결여를 포함하는 것을 특징으로 하는 데이타 처리 시스템.
  8. 제6항에 있어서, 상기 제2소정조건은 상기 제2소정치로부터 상기 제2소정치로 카운팅동안 앞서 개시되는 선택적 재생작동의 결여를 추가로 포함하는 것을 특징으로 하는 데이타처리 시스템.
  9. 제8항에 있어서, 상기 제2소정조건은 상기 다이나믹 메모리수단에서 수행된 메모리작동의 결여와, 상기 제1소정치로부터 제2소정치로 카운팅동안 개시된 선택적 재생작동의 결여를 포함하는 것을 특징으로 하는 데이타처리 시스템.
  10. 프로세서; 하나이상의 DRAM; 상기 프로세서와 상기 하나이상의 DRAM에 결합되며 상기 하나이상의 DRAM에 메모리어드레스, 데이타 및 제어신호를 제공하는 메모리제어기로 구성되며, 여기서 상기 메모리제어기는 상기 하나이상의 DRAM상에서 수행되며 상기 프로세서로부터 상기 메모리제어기에 결합된 메모리 작동명령을 수신하는 메모리 작동명령큐; 상기 명령큐에 결합되며 상기 하나이상의 DRAM이 재생되도록 관리하는 재생수단으로 구성되며, 여기서 상기 재생수단은 제2소정조건에서 강제적 재생작동을 선택적으로 개시하고 제1소정조건에서 선택적으로 재생작동을 선택적으로 개시하는 것을 특징으로 하는 선택적 재생능력을 가진 데이타 처리 시스템.
  11. 제10항에 있어서, 상기 제2소정조건은 상기 메모리작동명령 큐내에 메모리작동 명령의 결여를 포함하는 것을 특징으로 하는 데이타 처리시스템.
  12. 제10항에 있어서, 상기 재생수단은 제1소정치로부터 제2소정치로 카운팅 하는 강제적 재생카운터를 포함하고, 상기 제1소정조건은 상기 제2소정치에 달하는 상기 강제적 재생카운터를 포함하는 것을 특징으로 하는 데이타처리 시스템.
  13. 제12항에 있어서, 상기 제2소정조건은 상기 메모리작동 명령큐내에 메모리작동 명령의 결여를 포함하는 것을 특징으로 하는 데이타처리 시스템.
  14. 제12항에 있어서, 상기 제1소정조건은 상기 제1소정치로부터 상기 제2소정치로 카운팅동안 앞서 개시되는 선택적 재생작동의 결여를 추가로 포함하는 것을 특징으로 하는 데이타처리 시스템.
  15. 제14항에 있어서, 상기 제2소정조건은 상기 메모리작동 명령큐내에 메모리작동 명령의 결여아 상기 제1소정치로부터 상기 제2소정치로 카운팅동안 앞서 개시되는 선택적 재생작동의 결여를 포함하는 것을 특징으로 하는 데이타처리 시스템.
  16. 제1소정 조건이 만족된 경우 각각의 시간간격의 끝에서 실행되는 강제적 재생작동을 소정시간간격으로 선택적으로 실행하는 단계; 제2소정조건이 만족된 경우 상기 시간간격동안 수행되는 선택적 재생작동을 선택적으로 실행하는 단계로 구성되는 것을 특징으로 하는 데이타처리 시스템내의 다이나믹 메모리를 재생하는 방법.
  17. 제16항에 있어서, 상기 제2소정조건은 상기 다이나믹 메모리수단에서 수행되는 메모리작동의 결여를 포함하는 것을 특징으로 하는 데이타처리 시스템내의 다이나믹 메모리를 재생하는 방법.
  18. 제16항에 있어서, 상기 제1소정조건은 상기 시간간격동안 앞서 실행되는 선택적 재생작동의 결여를 포함하는 것을 특징으로 하는 데이타처리 시스템내의 다이나믹 메모리를 재생하는 방법.
  19. 제18항에 있어서 , 상기 제2소정조건은 상기 다이나믹 메모리수단에서 수행되는 메모리작동의 결여를 포함하는 것을 특징으로 하는 데이타처리 시스템내의 다이나믹 메모리를 재생하는 방법.
  20. 제19항에 있어서, 상기 제2소정조건은 상기 시간간격동안 앞서 실행되는 선택적 재생작동의 결여를 추가로 포함하는 것을 특징으로 하는 데이타처리 시스템내의 다이나믹 메모리를 재생하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920022319A 1991-12-18 1992-11-25 선택적 재생능력을 갖는 데이타 처리 시스템 및 상기 시스템내의 다이나믹 메모리를 재생하는 방법 KR960012352B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US80995791A 1991-12-18 1991-12-18
US809 1991-12-18
US957 1991-12-18
US809,957 1991-12-18

Publications (2)

Publication Number Publication Date
KR930014041A true KR930014041A (ko) 1993-07-22
KR960012352B1 KR960012352B1 (ko) 1996-09-18

Family

ID=25202593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920022319A KR960012352B1 (ko) 1991-12-18 1992-11-25 선택적 재생능력을 갖는 데이타 처리 시스템 및 상기 시스템내의 다이나믹 메모리를 재생하는 방법

Country Status (5)

Country Link
US (1) US5651131A (ko)
EP (1) EP0547758B1 (ko)
JP (1) JPH0612866A (ko)
KR (1) KR960012352B1 (ko)
DE (1) DE69228233T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100423772B1 (ko) * 1996-03-29 2004-06-30 마츠시타 덴끼 산교 가부시키가이샤 인터랙티브한재생진행의성능을향상시킨멀티미디어광디스크,재생장치및재생방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5617551A (en) * 1992-09-18 1997-04-01 New Media Corporation Controller for refreshing a PSRAM using individual automatic refresh cycles
US5873114A (en) * 1995-08-18 1999-02-16 Advanced Micro Devices, Inc. Integrated processor and memory control unit including refresh queue logic for refreshing DRAM during idle cycles
EP0794497A3 (en) * 1996-03-08 2000-10-11 Matsushita Electric Industrial Co., Ltd. Memory refresh control method and apparatus
US6593930B1 (en) * 1999-12-16 2003-07-15 Intel Corporation Method and apparatus to execute a memory maintenance operation during a screen blanking interval
US6941415B1 (en) * 2000-08-21 2005-09-06 Micron Technology, Inc. DRAM with hidden refresh
US7512142B2 (en) * 2002-11-21 2009-03-31 Adc Dsl Systems, Inc. Managing a finite queue
US7107390B2 (en) * 2003-10-08 2006-09-12 Micron Technology, Inc. Parity-scanning and refresh in dynamic memory devices
US7184350B2 (en) * 2004-05-27 2007-02-27 Qualcomm Incorporated Method and system for providing independent bank refresh for volatile memories
US7930471B2 (en) * 2004-11-24 2011-04-19 Qualcomm Incorporated Method and system for minimizing impact of refresh operations on volatile memory performance
US8176241B2 (en) * 2006-04-05 2012-05-08 Texas Instruments Incorporated System and method for optimizing DRAM refreshes in a multi-channel memory controller
US7872822B1 (en) 2007-06-26 2011-01-18 Western Digital Technologies, Inc. Disk drive refreshing zones based on serpentine access of disk surfaces
US7649704B1 (en) 2007-06-27 2010-01-19 Western Digital Technologies, Inc. Disk drive deferring refresh based on environmental conditions
US8174780B1 (en) 2007-06-27 2012-05-08 Western Digital Technologies, Inc. Disk drive biasing a refresh monitor with write parameter of a write operation
US7672072B1 (en) 2007-06-27 2010-03-02 Western Digital Technologies, Inc. Disk drive modifying an update function for a refresh monitor in response to a measured duration
US7945727B2 (en) * 2007-07-27 2011-05-17 Western Digital Technologies, Inc. Disk drive refreshing zones in segments to sustain target throughput of host commands
JP5082727B2 (ja) * 2007-09-28 2012-11-28 ソニー株式会社 記憶制御装置、記憶制御方法およびコンピュータプログラム
US7974029B2 (en) * 2009-07-31 2011-07-05 Western Digital Technologies, Inc. Disk drive biasing refresh zone counters based on write commands
US20220269645A1 (en) * 2019-08-13 2022-08-25 Neuroblade Ltd. Memory mat as a register file

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4172282A (en) * 1976-10-29 1979-10-23 International Business Machines Corporation Processor controlled memory refresh
US4317169A (en) * 1979-02-14 1982-02-23 Honeywell Information Systems Inc. Data processing system having centralized memory refresh
US4406013A (en) * 1980-10-01 1983-09-20 Intel Corporation Multiple bit output dynamic random-access memory
US4631701A (en) * 1983-10-31 1986-12-23 Ncr Corporation Dynamic random access memory refresh control system
EP0164735A3 (en) * 1984-06-11 1988-11-09 Nec Corporation A microprocessor having a dynamic memory refresh circuit
JPH01267896A (ja) * 1988-04-19 1989-10-25 Toshiba Corp 半導体メモリ
US5261068A (en) * 1990-05-25 1993-11-09 Dell Usa L.P. Dual path memory retrieval system for an interleaved dynamic RAM memory unit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100423772B1 (ko) * 1996-03-29 2004-06-30 마츠시타 덴끼 산교 가부시키가이샤 인터랙티브한재생진행의성능을향상시킨멀티미디어광디스크,재생장치및재생방법

Also Published As

Publication number Publication date
EP0547758A2 (en) 1993-06-23
US5651131A (en) 1997-07-22
JPH0612866A (ja) 1994-01-21
KR960012352B1 (ko) 1996-09-18
EP0547758A3 (en) 1993-09-22
EP0547758B1 (en) 1999-01-20
DE69228233T2 (de) 1999-09-16
DE69228233D1 (de) 1999-03-04

Similar Documents

Publication Publication Date Title
KR930014041A (ko) 선택적 재생
JP3057934B2 (ja) 共有バス調停機構
KR890017611A (ko) 페이지 모드 메모리에 기억된 정보를 억세스하기 위한 장치 및 방법
JPS6011394B2 (ja) デ−タ処理システム
JP3525518B2 (ja) データ転送装置
KR850003593A (ko) 악세스 데이타량 및 메모리 대역폭 증가방법
KR900005306A (ko) 회복시간을 설정하기 위한 방법 및 컴퓨터 시스템
KR950015104A (ko) 버스 감시기를 이용한 불가분 싸이클 지원방법
KR960703250A (ko) 버스 시스템의 작동 방법 및 이 작동 방법을 수행하기 위한 장치(process and arrangement for operating a bus system)
KR970071259A (ko) 다중처리기 시스템의 버스 제어방법
JPH0722799Y2 (ja) 記憶装置
JP2591785B2 (ja) コンピュータ装置
JPH03259491A (ja) メモリ制御装置
JPS6214864B2 (ko)
JP2617132B2 (ja) ダイレクトメモリアクセス方式
JPS59148195A (ja) 記憶装置のリフレツシユ方式
JPH0520868A (ja) メモリアクセス方法
KR950029962A (ko) 하이파이 플러스(HiPit) 버스의 블록 데이타 전송방법
KR950000311A (ko) 로보트 제어기에서 사용자 정의 처리 함수의 실행방법
JPH0497416A (ja) 受信バッファの制御方式
JPH03144747A (ja) メモリコントローラ
JPH0250390A (ja) ダイナミックｒａｍ制御方式
JPH03171245A (ja) Ｄｍａ制御方式
JPS5878245A (ja) 読み出し・書き込み制御方式
JPH0562791B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030124

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee