KR850003593A - 악세스 데이타량 및 메모리 대역폭 증가방법 - Google Patents
악세스 데이타량 및 메모리 대역폭 증가방법 Download PDFInfo
- Publication number
- KR850003593A KR850003593A KR1019840007126A KR840007126A KR850003593A KR 850003593 A KR850003593 A KR 850003593A KR 1019840007126 A KR1019840007126 A KR 1019840007126A KR 840007126 A KR840007126 A KR 840007126A KR 850003593 A KR850003593 A KR 850003593A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- strobe
- address strobe
- column address
- data
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims description 27
- 238000000034 method Methods 0.000 claims 8
- 238000001994 activation Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Remote Sensing (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
- Memory System (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 실시하기에 적합한 라스터 그래픽 표시 시스템에 대한 블록선도, 제2도는 본 발명을 이해하는데 소용되는 몇몇 메모리 신호에 대한 타이밍 선도.
Claims (4)
- 주어진 시간주기내에서 제1 및 제2메모리군에서 악세스된 데이터의 양을 증가시키는 방법으로서, 제1메모리군에서 데이터를 악세스하고, 제1메모리군을 선충전하며, 제1메모리군의 선충전 기간동안 제2메모리군에서 데이터를 악세스하는 단계를 구비하는 것을 특징으로 하는 악세스 데이터량 증가방법.
- 제1항에 있어서, 악세스 된 데이터가 단일 메모리군으로 부터의 바이트의 길이의 2배의 바이트와 동일해지도록 동일한 버스상에 약 메모리군으로 부터의 악세스된 데이터를 배치하는 단계를 포함하는 것을 특징으로 하는 악세스 데이터량 증가방법.
- 각각의 메모리가 분리하여 수신하는 열어드레스 스트로브(CAS)를 제외하면 입출력 장치에서 다수의 공통신호를 수신하도록 연결된 최소한 제1 및 제2메모리의 대역폭을 증가시키는 방법으로서, 제1메모리에 대해 열어드레스에 스트로브하고, 제1메모리에 어드레스 지정된 데이터가 판독된 후 제2메모리에 대해 열어드레스에 스트로브하며, 열 어드레스가 제2메모리에 스트로브되는 동안 제1메모리를 선충전하는 단계를 포함하는 메모리 대여폭 증가방법.
- 병렬로 연결되어 있고 공통 행 어드레스 스트로브 및 분리된 열 어드레스 스트로브를 구비한 2메모리군에 대하여 메모리 대역폭을 증가시키는 방법으로서, 제1의 2메모리에 대해 공통 어드레스 스트로브를 활성화하고, 제1메모리에 대한 공통 어드레스 스트로브의 활성화처리를 끝마치자마자 제2의 2메모리에 대해 열 어드레스 스트로브를 활성화하며, 제2메모리에 대해 열 어드레스스트로브를 활성화하는 동안 제1메모리를 선충전하며, 제2메모리의 공통 어드레스 스트로브의 활성화 처리를 끝마치자마자 열어드레스 스트로브를 재활성화시키며, 제1메모리에 대해 열 어드레스 스트로브를 재활성화 하는 동안 제2메모리를 선충전하며, 제1메모리에 대해 열 어드레스 스트로브의 재활성화 처리를 끝마치자마자 제2메모리의 열 어드레스 스트로브를 재활성화하는 단계를 포함하는 것을 특징으로 하는 메모리 대역폭 증가방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US55181383A | 1983-11-15 | 1983-11-15 | |
US551813 | 1983-11-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR850003593A true KR850003593A (ko) | 1985-06-20 |
Family
ID=24202784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019840007126A KR850003593A (ko) | 1983-11-15 | 1984-11-14 | 악세스 데이타량 및 메모리 대역폭 증가방법 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0145320A2 (ko) |
JP (1) | JPS60108953A (ko) |
KR (1) | KR850003593A (ko) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960003526B1 (ko) * | 1992-10-02 | 1996-03-14 | 삼성전자주식회사 | 반도체 메모리장치 |
FR2599527A1 (fr) * | 1986-05-27 | 1987-12-04 | Cit Alcatel | Ensemble de memoires dynamiques et dispositif de commande d'un tel ensemble |
JP2547436B2 (ja) * | 1988-04-11 | 1996-10-23 | 富士通株式会社 | Pla制御方式 |
US5034917A (en) * | 1988-05-26 | 1991-07-23 | Bland Patrick M | Computer system including a page mode memory with decreased access time and method of operation thereof |
JPH0261893A (ja) * | 1988-08-25 | 1990-03-01 | Toshiba Corp | ダイナミック型半導体メモリ |
JPH03122752A (ja) * | 1989-10-05 | 1991-05-24 | Toshiba Corp | パーソナルコンピュータ |
GB2269690A (en) * | 1992-08-13 | 1994-02-16 | Andor Int Ltd | Accessing data from first and second DRAMs |
US6279116B1 (en) | 1992-10-02 | 2001-08-21 | Samsung Electronics Co., Ltd. | Synchronous dynamic random access memory devices that utilize clock masking signals to control internal clock signal generation |
KR100230230B1 (ko) * | 1993-12-24 | 1999-11-15 | 윤종용 | 메모리 어드레싱 방법 및 장치 |
US5598374A (en) * | 1995-07-14 | 1997-01-28 | Cirrus Logic, Inc. | Pipeland address memories, and systems and methods using the same |
-
1984
- 1984-10-15 JP JP59216024A patent/JPS60108953A/ja active Pending
- 1984-11-14 KR KR1019840007126A patent/KR850003593A/ko not_active Application Discontinuation
- 1984-11-14 EP EP84307890A patent/EP0145320A2/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JPS60108953A (ja) | 1985-06-14 |
EP0145320A2 (en) | 1985-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
MY104737A (en) | Apparatus and method for accessing data stored in a page mode memory. | |
EP1816569A3 (en) | Integrated circuit I/O using a high performance bus interface | |
JPH04230544A (ja) | ダイナミックメモリシステムのタイミングを動的に設定するデータ処理装置 | |
KR860004356A (ko) | 데이타 처리장치 | |
RU95103102A (ru) | Полупроводниковое запоминающее устройство (варианты) | |
ES8103868A1 (es) | Un sistema para acceder a modulos de memoria | |
KR950020729A (ko) | 램의 컬럼 액세스를 가속하기 위한 데이타 버스 구조 | |
EP0375121A3 (en) | Method and apparatus for efficient dram control | |
KR840001369A (ko) | 동적 메모리의 리프 레시회로 | |
US4779232A (en) | Partial write control apparatus | |
US4376988A (en) | Method and circuitry arrangement for refreshing data stored in a dynamic MOS memory | |
KR850003593A (ko) | 악세스 데이타량 및 메모리 대역폭 증가방법 | |
JPS6213758B2 (ko) | ||
WO1987004823A1 (en) | Apparatus and method for providing a cache memory unit with a write operation utilizing two system clock cycles | |
US5826056A (en) | Synchronous memory device and method of reading data from same | |
JPS57100688A (en) | Dynamic memory circuit system | |
TW360826B (en) | Dual word enable method and apparatus for memory arrays | |
JPS58222479A (ja) | 半導体メモリのデ−タ読み出し方式 | |
JPS583189A (ja) | ダイナミツクメモリのリフレツシユ方法 | |
JPS5230123A (en) | Time sharing using method of display memory | |
JPS5971194A (ja) | ダイナミツクメモリの制御方式 | |
KR0161471B1 (ko) | 디램의 페이지모드 동작방법 | |
KR940702304A (ko) | 반도체 기억장치 및 반도체 기억장치의 데이터 읽어내는 방법 | |
KR920008759A (ko) | 데이타 출력 장치 | |
JPS6182588A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |