JPS583189A - ダイナミツクメモリのリフレツシユ方法 - Google Patents
ダイナミツクメモリのリフレツシユ方法Info
- Publication number
- JPS583189A JPS583189A JP56101103A JP10110381A JPS583189A JP S583189 A JPS583189 A JP S583189A JP 56101103 A JP56101103 A JP 56101103A JP 10110381 A JP10110381 A JP 10110381A JP S583189 A JPS583189 A JP S583189A
- Authority
- JP
- Japan
- Prior art keywords
- dynamic memory
- memory
- instruction
- refresh
- fetch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は中央処理装置によるアクセス上の制限因子とな
らないようにダイナミックメモリ全リフレッシュしうる
ダイナミックメモリのリフレッシュ方法に関する。
らないようにダイナミックメモリ全リフレッシュしうる
ダイナミックメモリのリフレッシュ方法に関する。
従来、１チツプマイコンではデータ用記憶装置としてス
タティックメモリＲＡＭが用いられている。そして、こ
の１チツプマイコンでもそのｉｅ憶容豫の増大化が要求
されるに至っている。しかしながら、スタティックメモ
リではそのメモリセルを構成する素子数が多く、それが
その大容量化の障害となっている。
タティックメモリＲＡＭが用いられている。そして、こ
の１チツプマイコンでもそのｉｅ憶容豫の増大化が要求
されるに至っている。しかしながら、スタティックメモ
リではそのメモリセルを構成する素子数が多く、それが
その大容量化の障害となっている。
上記大容量化をスタティックメモリに代えてダイナミッ
クメモＩＪ ＝ｉ用いて大容量化の要求を満そうとする
と、ダイナミックメモリの性質上そのリフレッシュが不
可欠となる。
クメモＩＪ ＝ｉ用いて大容量化の要求を満そうとする
と、ダイナミックメモリの性質上そのリフレッシュが不
可欠となる。
このリフレッシュを従来方法で行うと、リフレッシュが
インストラクションサイクルの大行時間１で及ぶように
カリ、中央演３Ｉ装置によるダイナミックメモリへのア
クセスを上８ｅリフレッシュの児了オで待つような制御
手段を講じなければならない。これけリフレッシュ制御
手段の複雑化を招来するし、それぞれの処理に時間的遅
延を導入することとなり中央処理装置によるダイナミッ
クメモリへのアクセスに対し大きな制限を訴することに
なる。
インストラクションサイクルの大行時間１で及ぶように
カリ、中央演３Ｉ装置によるダイナミックメモリへのア
クセスを上８ｅリフレッシュの児了オで待つような制御
手段を講じなければならない。これけリフレッシュ制御
手段の複雑化を招来するし、それぞれの処理に時間的遅
延を導入することとなり中央処理装置によるダイナミッ
クメモリへのアクセスに対し大きな制限を訴することに
なる。
本発明は上述のような諸問題を解決すべく創案されたも
ので、その目的はインストラクションフェッチのだめの
タイミング信号からリフレッシュアドレスを発生して、
そのりフレッシュアドレスでダイナミックメモリをフェ
ッチ時間にリフレッシュさせるようになし、以って、中
央′＠算装置によるダイナミックメモリへのアクセスに
何んらの制限も与えないダイナミックメモリのリフレッ
シュ方法を提供することにある。
ので、その目的はインストラクションフェッチのだめの
タイミング信号からリフレッシュアドレスを発生して、
そのりフレッシュアドレスでダイナミックメモリをフェ
ッチ時間にリフレッシュさせるようになし、以って、中
央′＠算装置によるダイナミックメモリへのアクセスに
何んらの制限も与えないダイナミックメモリのリフレッ
シュ方法を提供することにある。
以下、添付［Ｆ］面を参照しながら、本発明の一笑施例
を説明する。
を説明する。
第１図において、１はタイミングジェネレータであり、
そこからインストラクションフェッチのためのタイミン
グ信号が発生される。このタイミング信号の出力端子は
プログラムメモリ２例えば読出し専用メモリＲＯＭのア
ドレッシング回路、リフレッシュカウンタ３、及びダイ
ナミックメモリ４例えばデータ用ランダムアクセスメモ
リＲＡＭのアドレッシング回路へ接続されている。
そこからインストラクションフェッチのためのタイミン
グ信号が発生される。このタイミング信号の出力端子は
プログラムメモリ２例えば読出し専用メモリＲＯＭのア
ドレッシング回路、リフレッシュカウンタ３、及びダイ
ナミックメモリ４例えばデータ用ランダムアクセスメモ
リＲＡＭのアドレッシング回路へ接続されている。
プロクラムメモリ２Ｅｔびダイナミックメモリ４はデー
タバス５を介して中央処理装置６へ接続されている。こ
の中央処理装置６は第２図の（２−１）テ示スようなイ
ンストラクションサイクルでプログラムメモリ２からフ
ェッチ時間にインストラクションをフェッチし、その突
台時間にフェッチされたインストラクションヲ実行する
ように捲取されている。
タバス５を介して中央処理装置６へ接続されている。こ
の中央処理装置６は第２図の（２−１）テ示スようなイ
ンストラクションサイクルでプログラムメモリ２からフ
ェッチ時間にインストラクションをフェッチし、その突
台時間にフェッチされたインストラクションヲ実行する
ように捲取されている。
次に、第１図及び第２図を用いて本発明方法を説明する
。
。
タイミングジェネレータ１から発生されるインストラク
ションフェッチ用メイミング信号（第２図の（２−２）
参照）を受けたプログラムメモリ２からインストラクシ
ョンが読出される。このインストラクションは中央処理
装置６の７工ツチ時間中に読出される。
ションフェッチ用メイミング信号（第２図の（２−２）
参照）を受けたプログラムメモリ２からインストラクシ
ョンが読出される。このインストラクションは中央処理
装置６の７工ツチ時間中に読出される。
このフェッチ時間中に発生された上述のタイミング信号
はまたリフレッシュカウンタ３へ供給されてそのカウン
ト値を１カウントだけカウントアンプさせる（第２図の
（２−３）参照）と共にダイナミックメモリ４へ供給さ
れてそのアドレッシング回路を動作させ、カウンタ３の
カウント値でダミー読出しをしてそのリフレッシュを生
じさせる（第２図の（２−４）参照）。このインストラ
クションサイクルのフェッチ時間にリフレッシュされる
データ量例えばワード数轄インヌトラクションサイクル
、リフレッシュサイクル、及びワード構成によって適宜
？められる。
はまたリフレッシュカウンタ３へ供給されてそのカウン
ト値を１カウントだけカウントアンプさせる（第２図の
（２−３）参照）と共にダイナミックメモリ４へ供給さ
れてそのアドレッシング回路を動作させ、カウンタ３の
カウント値でダミー読出しをしてそのリフレッシュを生
じさせる（第２図の（２−４）参照）。このインストラ
クションサイクルのフェッチ時間にリフレッシュされる
データ量例えばワード数轄インヌトラクションサイクル
、リフレッシュサイクル、及びワード構成によって適宜
？められる。
このリフレッシュの完了後つまシそのインストラクショ
ンサイクルの突台時間に中央処理装＃６によるダイナミ
ックメモリ４へのアクセス（第２図の（２−５）及び（
２−６）参ｊｌｆ１）がリフレッシュに左右されること
な（遂行しうる。但し、（２−５）は酷出し、（２−６
）は書込みである。
ンサイクルの突台時間に中央処理装＃６によるダイナミ
ックメモリ４へのアクセス（第２図の（２−５）及び（
２−６）参ｊｌｆ１）がリフレッシュに左右されること
な（遂行しうる。但し、（２−５）は酷出し、（２−６
）は書込みである。
このように、本発明によるリフレッシュは中央処理装置
６によるダイナミックメモリ４へのアクセス開始時には
完了しているから、そのリフレッシュはダイナミックメ
モリへのアクセスに何んらの制限因子とも々らない。ま
た、中央処理装置６に対しリフレッシュに関する制御情
報の授受を行う必要なく、タイミングジェネレータ１か
らのタイミング信号のカウントとタイミング信号にダイ
ナミックメモリ４のアドレッシング回路を応答させるこ
とだけで、所期のリフレッシュ動作を遂行し得るから、
その制御回路の簡易化も得られる。
６によるダイナミックメモリ４へのアクセス開始時には
完了しているから、そのリフレッシュはダイナミックメ
モリへのアクセスに何んらの制限因子とも々らない。ま
た、中央処理装置６に対しリフレッシュに関する制御情
報の授受を行う必要なく、タイミングジェネレータ１か
らのタイミング信号のカウントとタイミング信号にダイ
ナミックメモリ４のアドレッシング回路を応答させるこ
とだけで、所期のリフレッシュ動作を遂行し得るから、
その制御回路の簡易化も得られる。
リフレッシュ動作がダイナミックメモリ４へのアクセス
上の制限因子とガらないことはそのアクセスに対する時
間的遅延を惹起せしめないから、それだけアクセスの高
速化を促し、ひいては演算処理の高速化に寄与すること
となる。
上の制限因子とガらないことはそのアクセスに対する時
間的遅延を惹起せしめないから、それだけアクセスの高
速化を促し、ひいては演算処理の高速化に寄与すること
となる。
上記説明では第２図の（２−２）乃至（２−４）に示す
ように成るフェッチ時間にリフレッシュするのに用いら
れるアドレスはそのフェッチ時間を含むインストラクシ
ョンサイクルの１つ前のインストラクションサイクルで
カウントされた値であるが、ダイナミックメモリ４のダ
ミー読出しをカウントアツプ完了後に生じさせてそのカ
ウントアツプされた値會直ちにアドレスとして用いるよ
うにしてもよいっ 以上の説明から明らかなように、本発明によれば次のよ
うな効果が得られる。
ように成るフェッチ時間にリフレッシュするのに用いら
れるアドレスはそのフェッチ時間を含むインストラクシ
ョンサイクルの１つ前のインストラクションサイクルで
カウントされた値であるが、ダイナミックメモリ４のダ
ミー読出しをカウントアツプ完了後に生じさせてそのカ
ウントアツプされた値會直ちにアドレスとして用いるよ
うにしてもよいっ 以上の説明から明らかなように、本発明によれば次のよ
うな効果が得られる。
■ ダイナミックメモリのリフレッシュは中央処理装置
によるダイナミックメモリへのアクセスに対する制限因
子とはならない。
によるダイナミックメモリへのアクセスに対する制限因
子とはならない。
■ リフレッシュ制ａ回ｉ路を部具化しうる。
■ 中央処理装置によるタイナミツクメモリへのアクセ
ス遅延を惹起させ々い。
ス遅延を惹起させ々い。
■ 特に１チツプマイコンにダイナミックメモリを内蔵
する場合に有効である等であるっ
する場合に有効である等であるっ
Ｗ１図は本発明方法を実施する装置構成図、第２図は本
発明方法を説明するタイミンクチャートである。 図中、１はタイミングジェネレータ、２はプログラムメ
モリ、３はリフレッシュカウンタ、４はダイナミックメ
モリ、６け中央処理装置である。 特許出願人 富士通株式会社 ７− ５ 第１図 第２図 （２−６）
発明方法を説明するタイミンクチャートである。 図中、１はタイミングジェネレータ、２はプログラムメ
モリ、３はリフレッシュカウンタ、４はダイナミックメ
モリ、６け中央処理装置である。 特許出願人 富士通株式会社 ７− ５ 第１図 第２図 （２−６）
Claims (1)
- プロクラムメモリのインストラクションフェッチのため
当該メモリへ供給されるタイミング信号をカウントし、
そのカウント値をダイナミックメモリのリフレッシュア
ドレスとし、上記プログラムメモリのフェッチ時間に上
記ダイナミックメモリをリフレッシュすることを特徴と
するダイナミックメモリのリフレッシュ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101103A JPS583189A (ja) | 1981-06-29 | 1981-06-29 | ダイナミツクメモリのリフレツシユ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101103A JPS583189A (ja) | 1981-06-29 | 1981-06-29 | ダイナミツクメモリのリフレツシユ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS583189A true JPS583189A (ja) | 1983-01-08 |
Family
ID=14291743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56101103A Pending JPS583189A (ja) | 1981-06-29 | 1981-06-29 | ダイナミツクメモリのリフレツシユ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583189A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59146904A (ja) * | 1983-02-07 | 1984-08-23 | Nippon Mining Co Ltd | 水素製造装置における水素製造量の制御方法 |
| JPS6194297A (ja) * | 1984-10-16 | 1986-05-13 | Matsushita Electric Ind Co Ltd | ダイナミツクメモリ−のリフレツシユ装置 |
| JPS6215199U (ja) * | 1985-07-09 | 1987-01-29 | ||
| JPH0574154A (ja) * | 1991-09-17 | 1993-03-26 | Nec Corp | マイクロコンピユータ |
-
1981
- 1981-06-29 JP JP56101103A patent/JPS583189A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59146904A (ja) * | 1983-02-07 | 1984-08-23 | Nippon Mining Co Ltd | 水素製造装置における水素製造量の制御方法 |
| JPS6194297A (ja) * | 1984-10-16 | 1986-05-13 | Matsushita Electric Ind Co Ltd | ダイナミツクメモリ−のリフレツシユ装置 |
| JPS6215199U (ja) * | 1985-07-09 | 1987-01-29 | ||
| JPH0574154A (ja) * | 1991-09-17 | 1993-03-26 | Nec Corp | マイクロコンピユータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5201036A (en) | Data processor having wait state control unit | |
| JPH0963264A (ja) | 同期型ｄｒａｍ | |
| US4779232A (en) | Partial write control apparatus | |
| JPS583189A (ja) | ダイナミツクメモリのリフレツシユ方法 | |
| KR850003593A (ko) | 악세스 데이타량 및 메모리 대역폭 증가방법 | |
| JPS6452198U (ja) | ||
| JP2743997B2 (ja) | 半導体記憶装置 | |
| JPS57157365A (en) | Busy control system of memory controller | |
| JPH029401Y2 (ja) | ||
| JPH07211067A (ja) | メモリ制御装置 | |
| JPH0725920Y2 (ja) | 半導体記憶装置 | |
| JPS6182588A (ja) | 半導体記憶装置 | |
| KR880002304Y1 (ko) | Dram의 행열 어드레스 선택회로 | |
| JP2617132B2 (ja) | ダイレクトメモリアクセス方式 | |
| JPS6152399U (ja) | ||
| JP2767242B2 (ja) | Ｄ−ｒａｍのリフレッシュ制御方式 | |
| JPS61271696A (ja) | ダイナミツクメモリのアクセス方法 | |
| JPH0458761U (ja) | ||
| JPS57176464A (en) | Data transfer system | |
| JPS584447A (ja) | 制御記憶装置 | |
| JPS59189433A (ja) | ダイレクトメモリアクセスによるデ−タ消去方式 | |
| JPS5743222A (en) | Input and output processing system | |
| JPS5474631A (en) | Memory bank control system | |
| JPH0253291A (ja) | 半導体記憶装置 | |
| JPH01241095A (ja) | 半導体記憶装置 |