JPS6194297A - ダイナミツクメモリ−のリフレツシユ装置 - Google Patents

ダイナミツクメモリ−のリフレツシユ装置

Info

Publication number
JPS6194297A
JPS6194297A JP59216662A JP21666284A JPS6194297A JP S6194297 A JPS6194297 A JP S6194297A JP 59216662 A JP59216662 A JP 59216662A JP 21666284 A JP21666284 A JP 21666284A JP S6194297 A JPS6194297 A JP S6194297A
Authority
JP
Japan
Prior art keywords
refresh
dynamic memory
microcomputer
detection section
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59216662A
Other languages
English (en)
Inventor
Minoru Senda
実 千田
Tetsuo Furukawa
古川 哲夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59216662A priority Critical patent/JPS6194297A/ja
Publication of JPS6194297A publication Critical patent/JPS6194297A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はマイクロコンピュータのマシンサイクルを検出
し、その出力によってダイナミックメモリーをりフレッ
シュするダイナミックメモリーのリフレッシュ装置に関
する。
従来例の構成とその問題点 一般にダイナミックメモリーを用いた場合には予め定め
られた一定期間内に予め定められた一定回数(たとえば
2 m sec内に128回)リフレッシュする必要が
ある。そのため、マイクロコンピュータとしてリフレッ
シュ信号の出力端子をもたないもの(たとえば米国モト
ローラ社の6809系のマイクロコンピュータ)を用い
た場合には、その周辺回路として別にリフレッシュ信号
を生成する回路を設けなければならない。
従来、この種のマイクロコンピュータを用い、リフレッ
シュ信号を生成する場合には、第1図に示すようにマイ
クロコンピュータ1にそのアドレス信号が無効となる期
間のマシンサイクルを検出するアドレス無効サイクル検
出部2を接続し、この検出部2によって検出されたマシ
ンサイクルを次段に設けられたリフレッシュ回数減数回
路子に印加し、ここで上記マシンサイクルを一定比率で
減数し、それをリフレッシュ起動信号としてダイナミッ
クメモリーリフレッシュ回路4に印加し、ダイナミック
メモリー5をリフレッシュするためのリフレッシュ信号
を生成するように構成している0 しかしながら、この種のものではマイクロコンピュータ
1のアドレス信号が無効となる期間すなわち、マイクロ
コンピュータ1が内部処理を実行している期間のマシン
サイクルを検出して、それによっ゛てリフレッシ−信号
を生成するように構成しており、したがってマイクロコ
ンビー−タラ駆動するプログラムの内容によって、上記
無効アドレスの発生頻度が大きく異なり、予め定めた一
定期間内に予め定めた一定回数すフレノシエが実行され
なかったシ、逆にそれよシも多く実行されて必要以上に
無駄な電力を消費したシすることがあシ、余シ好ましい
ものではなかった。
発明の目的 本発明は桿上のような従来の欠点を除去するも゛のであ
り、簡単な構成で所定期間内に所定回数を正しくリフレ
ッシュできる優れたダイナミックメモリーのりフレッシ
ュ装置を提供す為ことを目的とするものである。
発明の構成 本発明は上記目的を達成するために、アドレス無効サイ
クル検出部の出力をカウントするダイナミックメモリー
リフレッシュ回数計数部を設け、この計数部によって上
記検出部の出力を予め定めた一定回数カウントしたとき
、自動的に上記検出部の動作を停止させるように構成す
ると共に、別に上記計数部を予め定めた一定時間経過後
に動作開始させるタイマーを設け、このタイマーの出力
によって上記計数部を上記一定時間経過後に動作開始さ
せ、併せて上記検出部の動作を再開させるように構成し
たものである。
実施例の説明 第2図は本発明のダイナミックメモリーのりフレッシュ
装置における一実施例の概略構成図であり、図中、11
はマイクロコンピュータ、12はマイクロコンピュータ
11に接続され、マイクロコンピュータ11が内部処理
のために動作している期間のマシンサイクルすなわち、
アドレス無効サイクルを検出する検出部、13はアドレ
ス無効サイクル検出部12の出力によって動作し、ダイ
ナミックメモリー14をリフレッシュするための信号を
出力するダイナミックメモリーリフレッシ工回路、15
は検出部12の出力をカウントし、ダイナミックメモリ
ー14に対して何回リフレッシュがなされたかを計数す
るダイナミックメモリーリフレッシ−回数計数部、16
はマイクロコンピュータ11に対するHALT信号(マ
イクロコンピュータ11の動作を一時停止させる信号)
を生成するアンド回路、17は予め定めた一定時間間隔
(たとえば2 m sec間隔)でダイナミックメモリ
ーリフレッシュ回数計数部に起動をかけ、アドレス無効
サイクル検出部12を動作可能な状態にするタイマーで
ある。
上記実施例において、マイクロコンピュータ11が内部
処理を行なっていると、その間外部に出力されるアドレ
スが無効となるため、これがアドレス無効サイクル検出
部12によって検出される。アドレス無効サイクル検出
部12が上記アドレス無効サイクルを検出すると、マイ
クロコンピュータ11のマシンサイクルを入力すると、
それが次段のリフレッシュ回路13に印加され、ダイナ
ミックメモリー14がリフレッシュされる。そして、ダ
イナミックメモリー14のリフレッシュ回数が上記検出
部12の出力を入力とするダイナミックメモリーリフレ
ッシュ回数計数部15によって計数され、予め定めた一
定期間(たとえば2m5ec)内に予め定めた一定回数
(たとえば128回)リフレッシュされたことが検出さ
れると、上記計数回路15よシ所定の信号が出力され、
アドレス無効サイクル検出部12の動作を一時停止させ
る。したがって、上記実施例によれば予め定めた一定期
間内に予め定めた一定回数以上無駄にダイナミックメモ
リー14がリフレッシュされるのを未然に防止すること
ができる。
そして、一定時間が経過するとタイマー17よシ所定の
信号が出力され、これによってリフレッシュ回数計数部
15がリセットされる。したがって、これによって再び
リフレッシュ回数計数部15がアドレス無効サイクル検
出部12を動作可能な状態にし、マイクロコンピュータ
11のアドレス無効サイクルを検出するようにする。そ
のため、再びダイナミックメモリー14のりフレクツ一
が再開され、同様な動作を繰返す。
今、仮に一定期間内に予め定めた一定回数リフレッシー
が行なわれなかったとする。この場合にはタイマー17
から所定の信号が現われたときにまだリフレッシュ回数
計数部15が予め定めた一定回数を計数していないため
、上記計数部15からの上記一定回数を計数していない
旨の信号と上記タイマー17からの信号によって、アン
ド回路16の出力端にマイクロコンピュータ11を強制
的に一時停止させるHALT信号が出力されることにな
シ、マイクロコンピュータ11の出力アドレスが全て無
効になる。したがって、これによってアドレス無効サイ
クル検出部12が上記アドレスの無効を検出し、リフレ
ッシ−回数計数部15の計数値が予め定めた一定回数に
なるまで、ダイナミックメモリー14をリフレッシ−す
ることになる。そして、予め定めた一定回数リフレッシ
ュが行なわれると、これによってアンド回路16のアン
ド条件が解消され、再びマイクロコンピュータ11がそ
の動作を開始し、正常な状態に戻る。
したがって、上記実施例によれば予め定めた一定時間内
に予め定めた一定回数ダイナミックメモリーがリフレッ
シュされなかった場合には引き続いて、一定回数になる
まで強制的にり7レツシエが行なわれることになり、リ
フレッシエ回数の不足によるメモリー内容の破損を未然
に防止することができる。
発明の効果 本発明は上記実施例より明らかなように、ダイナミック
メモリーのリフレッシュ回数を計数するダイナミックメ
モリーリフレッシュ回数計数部を設け、これによって予
め定めた一定期間内に予め定めた一定回数リフレッシュ
が行なわれば、その時点で−Hリフレッシュを停止し、
別に設けたタイマーによって上記一定時間が経過したと
き、再びリフレッシュを再開するように構成したもので
あり、マイクロコンピュータを動作させるプログラムに
関係なく、無駄なリフレッシュを未然に防止することが
できるという利点を有する。
【図面の簡単な説明】
第1図は従来のリフレッシュ装置の概略構成図、第2図
は本発明のリフレッシュ装置における一実施例の概略構
成図である。 11・・・マイクロコンピュータ、12・・・アドレス
無効サイクル検出部、13・・・リフレッシ二回路、1
4・・・ダイナミックメモリー、15・・・ダイナミッ
クメモリーリフレッシュ回数計数部、16・・・アンド
回路、17・・・タイマー。 代理人の氏名 弁理士 中 尾 敏 男 はか1名第1

Claims (1)

    【特許請求の範囲】
  1.  マイクロコンピュータにその出力アドレスが無効とな
    る期間のマシンサイクルを検出するアドレス無効サイク
    ル検出部を接続し、この検出部の出力によってダイナミ
    ックメモリーをリフレッシュするように構成すると共に
    、上記検出部の出力側に上記検出部の出力をカウントし
    、上記ダイナミックメモリーのリフレッシュ回数を計数
    するダイナミックメモリーリフレッシュ回数計数部を設
    け、この計数部によって上記リフレッシュ回数が予め定
    めた一定回数に達したとき、上記検出部の動作を一旦停
    止させ、別に設けた一定時間毎に所定の信号を出力する
    タイマーの出力によって、上記計数部をリセットし、上
    記検出部を再び動作させるように構成したダイナミック
    メモリーのリフレッシュ装置。
JP59216662A 1984-10-16 1984-10-16 ダイナミツクメモリ−のリフレツシユ装置 Pending JPS6194297A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59216662A JPS6194297A (ja) 1984-10-16 1984-10-16 ダイナミツクメモリ−のリフレツシユ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59216662A JPS6194297A (ja) 1984-10-16 1984-10-16 ダイナミツクメモリ−のリフレツシユ装置

Publications (1)

Publication Number Publication Date
JPS6194297A true JPS6194297A (ja) 1986-05-13

Family

ID=16691960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59216662A Pending JPS6194297A (ja) 1984-10-16 1984-10-16 ダイナミツクメモリ−のリフレツシユ装置

Country Status (1)

Country Link
JP (1) JPS6194297A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61120396A (ja) * 1984-11-15 1986-06-07 Nec Corp マイクロ・プロセッサ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5514530A (en) * 1978-07-17 1980-02-01 Casio Comput Co Ltd Refresh control unit
JPS5661086A (en) * 1979-10-23 1981-05-26 Toshiba Corp Refresh system for dynamic memory
JPS583189A (ja) * 1981-06-29 1983-01-08 Fujitsu Ltd ダイナミツクメモリのリフレツシユ方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5514530A (en) * 1978-07-17 1980-02-01 Casio Comput Co Ltd Refresh control unit
JPS5661086A (en) * 1979-10-23 1981-05-26 Toshiba Corp Refresh system for dynamic memory
JPS583189A (ja) * 1981-06-29 1983-01-08 Fujitsu Ltd ダイナミツクメモリのリフレツシユ方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61120396A (ja) * 1984-11-15 1986-06-07 Nec Corp マイクロ・プロセッサ
JPH0443355B2 (ja) * 1984-11-15 1992-07-16 Nippon Electric Co

Similar Documents

Publication Publication Date Title
US4072852A (en) Digital computer monitoring and restart circuit
JPS6194297A (ja) ダイナミツクメモリ−のリフレツシユ装置
JPH09244923A (ja) ウォッチドッグタイマを用いた異常監視装置
JP2967219B2 (ja) ディジタル・コンピュータの外部電源瞬断対処装置
JPH0871216A (ja) パチンコゲーム機
JPS63816B2 (ja)
JPS62106552A (ja) ル−プ検出装置
JP3331235B2 (ja) 計算機システムの省電力制御方法および装置
JPH0648454B2 (ja) 省電力制御装置
JPH03119441A (ja) アカウントタイマ異常検出方式
JP2731386B2 (ja) 制御装置
KR910003376B1 (ko) 전자식 금전 등록기의 정전 처리방법
JPS6148178B2 (ja)
JPH0687213B2 (ja) データ処理装置
JP2591690Y2 (ja) Cpuの暴走監視装置
JPH05198170A (ja) リフレッシュ制御回路
JP2557785Y2 (ja) シングルチップマイクロコンピュータ
JPH01237852A (ja) 異常監視タイマ制御装置
JPS61275943A (ja) コンピユ−タの異常検出装置
JPH05108509A (ja) 入出力装置のヘルスチエツク装置
JPH025165A (ja) 自動再起動方式
JPH05225359A (ja) マイクロコンピュータ装置
JPS60126740A (ja) Cpuの暴走防止装置
JPH0495141A (ja) ウォッチドッグタイマによるマイコン監視方法
JPS6310242A (ja) 制御装置