JPS63816B2

JPS63816B2 -

Info

Publication number: JPS63816B2
Application number: JP53155422A
Authority: JP
Inventors: Kazuhide Kawada
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1978-12-13
Filing date: 1978-12-13
Publication date: 1988-01-08
Also published as: JPS5580134A

Description

【発明の詳細な説明】本発明は集積回路に関し、特に初期設定を必要
とするマイクロコンピユータに関する。

一般にマイクロコンピユータ等の集積回路に於
いて、その回路にリセツトをかける目的として
は、次の２つの場合が考えられる。１つは、回路
が動作を行なうための基本となつているクロツク
（以下システム・クロツクと記す）が停止の状態
（つまり、回路のすべての動作が停止しているパ
ワーオフの状態）から動作（パワーオン）状態に
なつた場合である。このとき、回路全体を初期状
態に設定するために、プログラムは所定の番地か
ら実行される。いま、この目的で行なわれるリセ
ツト動作を「パワー・オン・リセツト」と呼ぶ。
リセツトの他の一つの目的は、パワーオンのまま
現在実行中の処理を中断し、プログラムを最初か
ら再度実行させたい場合である。この場合は、回
路全体を初期設定する要はなくプログラムを再実
行させるのに必要な部分だけをリセツトすればよ
い。このリセツトを「動作中リセツト」と呼ぶ。

従来のマイクロコンピユータ等の集積回路では
上記の２種類のリセツトは一本のリセツト端子か
ら入力される同一のリセツト信号により行なわれ
ていた。そのため、マイクロコンピユータはその
リセツト動作が、「パワー・オン・リセツト」な
のか「動作中リセツト」なのかを判断することが
事実上不可能であつた。従つて、プログラム処理
と同時に時間の計測処理が平行して行なえるよう
に設計されたマイクロコンピユータ等に対して、
時計計測開始指定が行なわれてから、時間計測終
了指定が行なわれるまでには、「動作中リセツト」
がかかつたとしても時間計測を中断することな
く、プログラムの再実行だけを行ない、「パワ
ー・オン・リセツト」がかかつた場合にのみ時間
計測を中断し、かつ、現在時間計測処理が中断中
である旨を外部に報知するような装置を従来のマ
イクロコンピユータで実現することは困難であつ
た。この様な装置を従来のマイクロコンピユータ
で実現するには、リセツト端子の他に割り込み要
求端子を設け、割り込み要求があると、リセツト
の時とは異なる番地からプログラムの実行を開始
する様にし、パワー・オン・リセツトの目的には
リセツト端子を使用し、動作中リセツトの目的に
は割込要求端子を使用するというふうに２つの端
子を使いわけなければならない。この方法は端子
が１本よけいに必要であるというだけでなく、割
り込み要求時にリセツトとは異なる番地からプロ
グラムを実行させなければならないため回路制御
が複雑になり、また、割込み処理を行うため必然
的に割り込み禁止命令等マイクロコンピユータが
処理すべき命令の増加を余儀なくされ、その結果
回路のコストが増加するという欠点があつた。

本発明の目的は集積回路に対する「パワー・オ
ン・リセツト」と「動作中リセツト」とを単一の
端子から入力される１つのリセツト信号だけで内
部的に容易に判別する手段を備えた集積回路を比
較的安価に提供することにある。

本発明は、所定の時間間隔で発生されるクロツ
クによつてセツトされ、前記時間間隔よりも短か
い間隔でセツト状態が確認され、セツト状態が確
認された後リセツトされる記憶手段を有するタイ
マ手段と、リセツト信号入力端子と、パワーオン
検出手段と、前記パワーオン検出手段によつて検
出されたパワーオン検出信号によつて前記記憶手
段をリセツトする手段と、前記リセツト信号入力
端子に印加されたリセツト信号を前記記憶手段が
セツト状態の時のみ受けつけるリセツト信号受付
け手段と、前記パワーオン検出信号もしくは前記
リセツト信号受付け手段に受付けられたリセツト
信号の一方に応答してリセツト指示信号を発生す
る手段とを有し、前記リセツト指示信号が発生さ
れた時、前記タイマ手段中の前記記憶手段がリセ
ツト状態の時はパワーオン時のリセツトと判断
し、前記記憶手段がセツト状態の時には動作中の
リセツトと判断することを特徴とするものであ
る。

以下図面を参照しながら本発明の一実施例の詳
細な説明を行う。

第１図は、本発明の一実施例の要部ブロツク図
である。電源レベル検出器１は電源端子２に供給
される電圧が所定のレベル以上になつた場合にの
み通電開始信号（CPU５に対してはそれまで停
電していたことを知らせるための信号となるので
停電信号との解釈もできる）３を出力する。クロ
ツク発生器７はマイクロコンピユータを含むシス
テムの動作に必要なすべてのクロツクを信号線８
及び９から出力する。中央処理装置（CPU）５
はクロツク停止命令を実行できるように設計され
ており、この命令を実行することによりクロツク
発生器７の出力を停止させる機能を有している。
クロツク停止命令を実行すると信号線６にクロツ
ク停止信号が出力され、クロツク停止フリツプフ
ロツプ４をセツトするとともにクロツク発生器７
の動作を停止させる。クロツク停止フリツプ・フ
ロツプ４のＱ出力１０は通電開始信号３と論理和
をとられ、クロツク停止検出フリツプフロツプ１
１に入力され、クロツク発生器７から出力される
クロツク９により、フリツプフロツプ１１のＱ出
力１２としてそこから取り出される。このＱ出力
はクロツク停止検出信号として用いられ、クロツ
ク停止フリツプフロツプ４、タイマ・フリツプ・
フロツプ１３及びタイマ制御フリツプ・フロツプ
１４をともにリセツトする。タイマ・リセツト信
号１５はCPU５がタイマ・フリツプ・フロツプ
１３の内容（すなわち、Ｑ出力１７のレベル）を
判定した後CPU５から出力され、タイマ・フリ
ツプ・フロツプ１３をリセツトするとともにタイ
マ制御フリツプ・フロツプ１４をセツトする。タ
イマ・フリツプ・フロツプ１３は、タイマ制御フ
リツプ・フロツプがセツトされている間に、クロ
ツク発生器７からクロツク９が出力されたときに
のみセツトされる。動作中リセツトおよびパワ
ー・オン・リセツトを目的として外部から入力さ
れるリセツト信号はリセツト入力端子１６に印加
される。タイマ・フリツプ・フロツプ１３がセツ
トされているときに端子１６からりセツト信号が
入力されると、リセツト回路１８にはリセツト要
求信号１９で入力される。さらに、リセツト信号
はクロツク発生器へも入力され、クロツク発生の
禁止を解除する。リセツト回路１８は、クロツク
停止検出信号１２またはリセツト要求信号１９が
出力されたときに、リセツト指示信号２０を
CPU５に送る。CPU５はこのリセツト指示信号
２０をうけて所定の番地からプログラムを実行す
る。クロツク発生器７に対するクロツク発生禁止
の解除は、リセツト入力端子１６からのリセツト
信号によつても行なわれるが、電源レベル検出回
路１から出力される通電開始信号３によつても行
うことができる。

次に本実施例の具体的な動作を第２図のタイミ
ングチヤートを参照して説明する。本マイクロコ
ンピユータに電源が投入される（VCC２がハイ
レベル）と、まず、クロツク発生器７が動作を開
始し、信号線９及び８に夫々クロツクを出力す
る。ここで、クロツク８はCPU５への動作制御
クロツクで、クロツク９はタイマ用クロツクであ
る。電源の投入で電源レベル検出回路１はパワー
オンを検出し、通電開始信号を出力する。これに
応答してクロツク停止検出フリツプ・フロツプ１
１はタイマ用クロツク９が安定した時にセツトさ
れ、Ｑ出力１２がハイレベルになる。さらに、タ
イマ・フリツプ・フロツプ１３及びタイマ制御フ
リツプ・フロツプ１４がリセツトされる。一方、
クロツク停止検出フリツプ・フロツプ１１のＱ出
力１２によつてリセツト回路１８が起動されるの
で、リセツト指示信号２０がCPU５に印加され
る。この結果、CPUは予定の番地からプログラ
ムの実行を開始する。プログラム実行後最初に実
行されたタイマ・読み出し命令により、CPU５
はタイマ・フリツプ・フロツプ１３の内容（Ｑ出
力）１７を判定する。この時タイマ制御・・フリ
ツプ・フロツプ・１４はリセツト状態にあるの
で、タイマ用クロツク９はタイマ・フリツプ・フ
ロツプ１３へ印加されず１３はリセツト（ロウレ
ベル）されたままである。従つて、タイマ・フリ
ツプ・フロツプ１３の出力がロウレベルの時はク
ロツク発生器７が今まで停止していたと判断し、
上記リセツト指示信号２０がパウーオンリセツト
であることを認識する。CPU５によるタイマ・
フリツプ・フロツプ１３の内容の判定が終了する
とCPU５はタイマリセツト信号１５を発生して、
タイマ・フリツプ・フロツプ１３を改めてリセツ
トし、タイマ制御フリツプ・フロツプ１４をセツ
トする。これ以後タイマ・フリツプ・フロツプ１
３は、クロツク発生器７から送られるタイマ用ク
ロツク９によつてセツトされる。従つて、CPU
５がクロツク９の周期（タイマ基準時間）より短
い周期で、タイマ・フリツプ・フロツプ１３の内
容を判定するタイマ読み出し命令を実行すれば、
高々クロツク９の周期時間の誤差で時間計測を行
うことができる。

ここで、CPU５の時間計測（タイマ）処理に
ついて説明を加える。タイマフリツプ・フロツプ
１３を用いた計測処理は雑誌「電子科学」1978年
臨時増刊号、第101〜104頁や雑誌「トランジスタ
技術」1978年７月号、第256〜267頁等に記載され
ているが、要はタイマ・フリツプ・フロツプ１３
を所定の周期（時間間隔）でタイマ用クロツク９
によりセツトし、その周期より短かいサイクルで
CPU５がタイマ・フリツプ・フロツプ１３の内
容をタイマ読み出し命令でフロツクする。そし
て、この時タイマ・フリツプ・フロツプ１３がセ
ツトされていれば、CPU５内のカウンタを＋１
する。セツトされていなければ、カウンタの内容
はそのままである。セツトされていることを判定
すると、カウンタを＋１した後タイマ・フリツ
プ・フロツプ１３をタイマリセツト信号１５によ
つてリセツトする。リセツトされたタイマ・フリ
ツプ・フロツプ１３は次のタイマクロツク９によ
つて再びセツトされる。以下同様にCPU５がタ
イマ・フリツプ・フロツプ１３の読み出し命令を
実行し、セツトされていればカウンタを１歩進
し、タイマ・フリツプ・フロツプ１３をリセツト
する。この手順を周期的に繰り返すことによつ
て、カウンタの内容で時間を計測できるわけであ
る。勿論CPC５はタイマ計測以外の時は与えら
れたプログラムを実行することができる。

上記の最中に、リセツト入力端子１６にリセツ
ト信号が印加されると、そのときタイマ・フリツ
プ・フロツプ１３がセツトされていればすぐに、
またセツトされていないときは、セツトされ次第
リセツト要求信号１９が発生される。これによつ
てリセツト回路１８からリセツト指示信号２０が
CPU５に印加される。この結果、CPU５はパワ
ーオンリセツトと同じように所定の番地からプロ
グラムの実行を開始する。そして、最初に実行さ
れるタイマ読み出し命令により、タイマ・フリツ
プ・フロツプ１３の内容が判定される。しかし、
このときタイマ・フリツプ・フロツプ１３は必ず
セツトされているので、CPU５は、このリセツ
ト指示がパワーオンリセツトではなく、動作中リ
セツトであると判断することができる。

なお、CPU５がクロツク停止命令を実行した
ときは、まずクロツク停止フリツプ・フロツプ４
がセツトされ、クロツク発生器７は停止される。
クロツク停止状態から動作状態に移すには、２つ
の方法がある。一つは、システムへの電源を一度
「断」にし、再度投入すればよい。この場合の動
作は、最初の電源投入と同じになり、CPU５は
クロツクが停止状態かな動作状態に移つたと判断
する。

もう一つの方法は、リセツト端子にリセツト信
号を入力する方法である。リセツト入力端子１６
にリセツト信号を入力することにより、クロツク
発生器７は動作を開始し、クロツク９によりクロ
ツク停止フリツプ・フロツプ４の出力１０によつ
てクロツク停止検出信号１２が発生され、タイマ
制御フリツプ・フロツプ１４、タイマ・フリツ
プ・フロツプ１３及びクロツク停止フリツプ・フ
ロツプ４をリセツトし、またリセツト回路１８へ
リセツト要求信号１９を入力する。リセツト回路
１８は、リセツト指示信号２０を出力し、CPU
５に対してリセツトをかけ、所定の番地からプロ
グラムを実行させる。プログラム実行後最初に実
行されるタイマ読み出し命令により、タイマ・フ
リツプ・フロツプ１３の内容が判定されるが、こ
のときフリツプ・フロツプ１３はリセツトされて
いるので、CPU５はパワーオンリセツトである
と判断できる。

以上の様にタイマ・フリツプ・フロツプ１３は
通常の場合は、CPU５に対して、時間経過を伝
える役割をはたすが、CPU５に対してリセツト
がかかつた場合は、その最初のタイマ読み出し命
令により、クロツクが今まで停止していたか否か
を伝える役割を演じる。つまり、リセツト入力端
子は１本だけでもCPU５はタイマ読み出し命令
を用いてタイマ・フリツプ・フロツプ１３の内容
をチエツクすることによつてパワーオンリセツト
が動作中リセツトかを判断できるのである。

以上説明した様に、本発明によればパワーオン
リセツトと動作中リセツトとの区別を１本のリセ
ツト端子を使うだけでCPUが自動的に判断でき
るという効果がある。しかも、そのために必要な
回路は他の目的、すなわち時間計測用のために用
いられているタイマフリツプフロツプと共有する
ことができ、コストの低減が図れるという特徴が
ある。また、CPUがタイマ・フリツプ・フロツ
プの内容を判断しながら時間計測処理を他の処理
と時分割で行なつている場合、CPUが時間計測
処理に移行するには、まず、タイマ・フリツプ・
フロツプの内容を読み出すが、タイマ・フリツ
プ・フロツプはその内容を読み出されると同時に
リセツトされるので、時間計測処理中にリセツト
入力端子からリセツト要求があつても、CPUに
はリセツトはかならず、それからある時間だけ経
過して、タイマ・フリツプ・フロツプがセツトさ
れてからリセツトがかかる。つまり、本発明で
は、たとえ外部からリセツト要求があつたとして
も時間計測処理は中断されることなく行なわれ、
したがつて時間計測にリセツトによる誤差がでる
ことはないという大きな効果がある。

なお本発明はマイクロコンピユータに限らず、
種々の機能を実現した集積回路に適用できるもの
である。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロツク
図、第２図はそのタイミングチヤートである。１：電源レベル検出器、２：電源端子、３：通
電開始信号、４：クロツク停止フリツプ・フロツ
プ、５：中央処理装置（CPU）、６：クロツク停
止信号線、７：クロツク発生器、８，９：クロツ
ク・パルス信号線、１０：クロツク停止フリツ
プ・フロツプ出力信号線、１１：クロツク停止検
出フリツプ・フロツプ、１２：クロツク停止検出
信号、１３：タイマ・フリツプ・フロツプ、１
４：タイマ制御フリツプ・フロツプ、１５：タイ
マ・リセツト信号線、１６：リセツト入力端子、
１７：タイマ・フリツプ・フロツプ出力信号線、
１８：リセツト回路、１９：リセツト要求信号、
２０：リセツト指示信号線。

Claims

【特許請求の範囲】

１所定の時間間隔で発生されるクロツクによつ
てセツトされ、前記時間間隔よりも短かい間隔で
セツト状態が確認され、セツト状態が確認された
後リセツトされる記憶手段を有するタイマ手段
と、リセツト信号入力端子と、パワーオン検出手
段と、前記パワーオン検出手段によつて検出され
たパワーオン検出信号によつて前記記憶手段をリ
セツトする手段と、前記リセツト信号入力端子に
印加されたリセツト信号を前記記憶手段がセツト
状態の時のみ受けつけるリセツト信号受付け手段
と、前記パワーオン検出信号もしくは前記リセツ
ト信号受付け手段に受付けられたリセツト信号の
一方に応答してリセツト指示信号を発生する手段
とを有し、前記リセツト指示信号が発生された
時、前記タイマ手段中の前記記憶手段がリセツト
状態の時はパワーオン時のリセツトと判断し、前
記記憶手段がセツト状態の時には動作中のリセツ
トと判断することを特徴とする集積回路。