JPS59218525A - リセツト機能を持つたパ−ソナルコンピユ−タ - Google Patents
リセツト機能を持つたパ−ソナルコンピユ−タInfo
- Publication number
- JPS59218525A JPS59218525A JP58093406A JP9340683A JPS59218525A JP S59218525 A JPS59218525 A JP S59218525A JP 58093406 A JP58093406 A JP 58093406A JP 9340683 A JP9340683 A JP 9340683A JP S59218525 A JPS59218525 A JP S59218525A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- dynamic ram
- input
- power
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はリセット機能を持ったバーンナルコンピュータ
に関する。最近、パーソナルコンピュータの普及により
パーソナルコンピュータの大衆化が進んでいる。低価格
のものは別名ホームコンピュータとも呼ばれ、家庭用と
して大量に社会に受は入れられつつある。大衆化が促進
されるためには、パーソナルコンピュータの価格をさら
に下げることが要求されている。本発明はこのような社
会的なニーズを背景として提案されたものである。
に関する。最近、パーソナルコンピュータの普及により
パーソナルコンピュータの大衆化が進んでいる。低価格
のものは別名ホームコンピュータとも呼ばれ、家庭用と
して大量に社会に受は入れられつつある。大衆化が促進
されるためには、パーソナルコンピュータの価格をさら
に下げることが要求されている。本発明はこのような社
会的なニーズを背景として提案されたものである。
通常のマイクロプロセッサにはリセット機能が付加され
ており、これによってプログラムのスタート番地が与え
られ、初期化が行われる。
ており、これによってプログラムのスタート番地が与え
られ、初期化が行われる。
この機能が必要となるのは、適材、パワーオン（電源の
立上り）時と途中で強制的に初期化を行う２つのケース
がある。
立上り）時と途中で強制的に初期化を行う２つのケース
がある。
従来から使用されている簡単なリセット回路は、第１図
に示すようにマイクロプロセッサのリセット入力端子は
ｒＬＥｓＥ’ｒで示され、この信号が低いレベルのとき
に受は付けられるようになっている。
に示すようにマイクロプロセッサのリセット入力端子は
ｒＬＥｓＥ’ｒで示され、この信号が低いレベルのとき
に受は付けられるようになっている。
ＦＬＥ Ｓ Ｅ ’ｌ’信号は一つはパワーオンリセッ
ト信号から入力され、もう一つはリセットキーから入力
されている。このケースではリセットキー人力が使用さ
れている時にはその内容はそのまま保持されている。
ト信号から入力され、もう一つはリセットキーから入力
されている。このケースではリセットキー人力が使用さ
れている時にはその内容はそのまま保持されている。
＋（、Ａ Ｍメモリには、演算中のデータの記憶の他、
プログラムそのものが外部より入力されているケースが
ある。このようなときにＲＡＭメモリとしてダイナミッ
クメモリが採用されていると、リセット時にダイナミッ
クメモリのリフレッシュ機能の発生しないマイクロプロ
セッサでは、リセットキー人力の発生のたびにプログラ
ムが消失してしまうという不都合が生じる。
プログラムそのものが外部より入力されているケースが
ある。このようなときにＲＡＭメモリとしてダイナミッ
クメモリが採用されていると、リセット時にダイナミッ
クメモリのリフレッシュ機能の発生しないマイクロプロ
セッサでは、リセットキー人力の発生のたびにプログラ
ムが消失してしまうという不都合が生じる。
よるダイナミックＲＡＭの情報消失を防止することが従
来から行われている。
来から行われている。
第２図は現在パーソナルコンピュータ忙最も多く採用さ
れているマイクロプロセッサＺ８０の例を示すものであ
る。この回路は、リセットキー人力が長時間に渡っても
マイクロプロセッサからのタイミング信号Ｍｌ、 Ｉ（
、ＦｓＨ等と同期させて、あるタイミングで短時間の１
パルスの）ＬＥＳＢＴ信号だけを発生する回路である。
れているマイクロプロセッサＺ８０の例を示すものであ
る。この回路は、リセットキー人力が長時間に渡っても
マイクロプロセッサからのタイミング信号Ｍｌ、 Ｉ（
、ＦｓＨ等と同期させて、あるタイミングで短時間の１
パルスの）ＬＥＳＢＴ信号だけを発生する回路である。
この回路によって長時間のリセットがなくなり、ダイナ
ミックＲＡＭのデータの消失が防止されている。
ミックＲＡＭのデータの消失が防止されている。
第２図の方式は機能的には満足されて（・るが、回路が
複雑となり結果的に高価になるという欠点を生じている
。本発明は、この複雑なリセットタイミング回路なしで
リセットキー人力時に、ダイナミックＲＡＭのデータ消
失防止を目的として考案されたものである。
複雑となり結果的に高価になるという欠点を生じている
。本発明は、この複雑なリセットタイミング回路なしで
リセットキー人力時に、ダイナミックＲＡＭのデータ消
失防止を目的として考案されたものである。
以下、本発明の一実施例を別紙添附図面に従って詳述す
％。図中第３図は、本発明の一実施例を示すものである
。マイクロプロセッサとしてＺ８０が使用されている。
％。図中第３図は、本発明の一実施例を示すものである
。マイクロプロセッサとしてＺ８０が使用されている。
ここではＲＦｉＳＥＴ入力には、パワーオンリセット信
号だけが与えられており、リセットキー人力の情報はノ
ンマスカブル割込み入力信号ＮＭＩに入力される。
号だけが与えられており、リセットキー人力の情報はノ
ンマスカブル割込み入力信号ＮＭＩに入力される。
これＫよりパワーオンリセット時にはｌ（、ＥＳＥＴが
働き、このときにはダイナミックＲＡＭのリフレッシュ
は行われないが、電源立上り時はダイナミックＲＡＭの
データはもともと保持する必要がないので問題ない。
働き、このときにはダイナミックＲＡＭのリフレッシュ
は行われないが、電源立上り時はダイナミックＲＡＭの
データはもともと保持する必要がないので問題ない。
次Ｋ、リセットキーがＯＮになると、この情報はＮＭＩ
にノンマスカブル割込みとして入力される。そして、プ
ログラムは特命な番地から再スタートするが、そこで実
質的なリセット処理を行うプログラムを呼び出すように
すればよい。モしてＮＭＩにし時間の入力があっても、
ダイナミックＲＡ Ｍのリフレッシュ機能は正常に動作
しつづけるので、リセットキー人力によってダイナミッ
クＩｔＡＭの情報が消去することはない。
にノンマスカブル割込みとして入力される。そして、プ
ログラムは特命な番地から再スタートするが、そこで実
質的なリセット処理を行うプログラムを呼び出すように
すればよい。モしてＮＭＩにし時間の入力があっても、
ダイナミックＲＡ Ｍのリフレッシュ機能は正常に動作
しつづけるので、リセットキー人力によってダイナミッ
クＩｔＡＭの情報が消去することはない。
前記第３図は、本発明の原理を示しであるので、リセッ
トキー人力のチャックリングを防止回路を必ヅとするこ
とも考えられる。又、マイクロプロセッサｚ８０以外の
ものに代っても本発明の実施は同様（ｌ′Ｉ：可能であ
る。
トキー人力のチャックリングを防止回路を必ヅとするこ
とも考えられる。又、マイクロプロセッサｚ８０以外の
ものに代っても本発明の実施は同様（ｌ′Ｉ：可能であ
る。
要するに、本発明によればリセットキー人力を割込み人
力に接続することにより、複雑なタイミング回路を必要
としないで実質的なリセットキー人力処理を行い、且つ
、ダイナミックｌ（ＡＭの情報を保持することが可能と
なるので、大衆化を要求されるパーソナルコンピュータ
を極めて低摩ニ提供することが可能となるものである。
力に接続することにより、複雑なタイミング回路を必要
としないで実質的なリセットキー人力処理を行い、且つ
、ダイナミックｌ（ＡＭの情報を保持することが可能と
なるので、大衆化を要求されるパーソナルコンピュータ
を極めて低摩ニ提供することが可能となるものである。
図中第１図は従来のダイナミックＩｔ Ａ Ｍのデータ
が消失するリセット回路図であり、第２図は従来施行さ
れているリセット入力によるダイナミックＲＡＭの情報
消失を防止するリセットタイミング回路図であり、第３
図は本発明の一実施例を示す回路図である。 特 許 出 願 人 株式会社 マイテック第１
図 第３図 第２図
が消失するリセット回路図であり、第２図は従来施行さ
れているリセット入力によるダイナミックＲＡＭの情報
消失を防止するリセットタイミング回路図であり、第３
図は本発明の一実施例を示す回路図である。 特 許 出 願 人 株式会社 マイテック第１
図 第３図 第２図
Claims (1)
- ンピユータにおいて、リセットキーからの入力信号線を
マイクロプロセッサのリセット入力端子で能を継続させ
、その情報消失を防止したことを特徴とするリセット機
能を持ったパーソナルコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58093406A JPS59218525A (ja) | 1983-05-27 | 1983-05-27 | リセツト機能を持つたパ−ソナルコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58093406A JPS59218525A (ja) | 1983-05-27 | 1983-05-27 | リセツト機能を持つたパ−ソナルコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59218525A true JPS59218525A (ja) | 1984-12-08 |
Family
ID=14081414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58093406A Pending JPS59218525A (ja) | 1983-05-27 | 1983-05-27 | リセツト機能を持つたパ−ソナルコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59218525A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0207051A2 (de) * | 1985-05-09 | 1986-12-30 | VOEST-ALPINE AUTOMOTIVE Gesellschaft m.b.H. | Mikrorechnersystem |
| WO1989009957A1 (en) * | 1988-04-14 | 1989-10-19 | Robert Bosch Gmbh | Microcomputer with reset signal distinguishing means |
| US5367665A (en) * | 1991-04-16 | 1994-11-22 | Robert Bosch Gmbh | Multi-processor system in a motor vehicle |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5580134A (en) * | 1978-12-13 | 1980-06-17 | Nec Corp | Integrated circuit |
-
1983
- 1983-05-27 JP JP58093406A patent/JPS59218525A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5580134A (en) * | 1978-12-13 | 1980-06-17 | Nec Corp | Integrated circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0207051A2 (de) * | 1985-05-09 | 1986-12-30 | VOEST-ALPINE AUTOMOTIVE Gesellschaft m.b.H. | Mikrorechnersystem |
| WO1989009957A1 (en) * | 1988-04-14 | 1989-10-19 | Robert Bosch Gmbh | Microcomputer with reset signal distinguishing means |
| US5367665A (en) * | 1991-04-16 | 1994-11-22 | Robert Bosch Gmbh | Multi-processor system in a motor vehicle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5155768A (en) | Security system for software | |
| US6226740B1 (en) | Information processing apparatus and method that uses first and second power supplies for reducing booting time | |
| CA1216071A (en) | Computer speed control | |
| JPH0315212B2 (ja) | ||
| JPS59218525A (ja) | リセツト機能を持つたパ−ソナルコンピユ−タ | |
| US4408191A (en) | Key cycle timer control providing a universal keyboard | |
| US4975839A (en) | Instruction decode method and arrangement suitable for a decoder of microprocessors | |
| US4627035A (en) | Switching circuit for memory devices | |
| JPS6146552A (ja) | 情報処理装置 | |
| JPS5549739A (en) | Picture signal processing unit | |
| JPS63298654A (ja) | マイクロコンピユ−タ | |
| JPH0581117A (ja) | 記憶素子 | |
| JPH0765586A (ja) | Ｅｅｐｒｏｍアクセス方式 | |
| JPH03149621A (ja) | マイクロプロセッサ | |
| JP2915707B2 (ja) | ダイナミックｒａｍ | |
| JPS61183726A (ja) | マイクロプロセサ制御式デ−タ処理装置 | |
| JPH0346833A (ja) | 無線選択呼出し受信機 | |
| JPH026996A (ja) | 表示装置 | |
| JPH0973777A (ja) | メモリ装置 | |
| JPH0638219B2 (ja) | メモリバツクアツプ給電される処理装置 | |
| JPH0497640A (ja) | インタフェース回路 | |
| KR920004978A (ko) | 마이크로 프로세서의 입출력 기능을 이용한 어드레스 확장법 | |
| JPH06251585A (ja) | 半導体記憶装置 | |
| JPS59161727A (ja) | コンピユ−タのライトペンシステム | |
| JPS61165152A (ja) | プログラム起動方法 |