JPH02128260A - 電源オン/オフ時のメモリデータチェック方式 - Google Patents

電源オン/オフ時のメモリデータチェック方式

Info

Publication number
JPH02128260A
JPH02128260A JP63281234A JP28123488A JPH02128260A JP H02128260 A JPH02128260 A JP H02128260A JP 63281234 A JP63281234 A JP 63281234A JP 28123488 A JP28123488 A JP 28123488A JP H02128260 A JPH02128260 A JP H02128260A
Authority
JP
Japan
Prior art keywords
memory
power
power source
turned
checking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63281234A
Other languages
English (en)
Inventor
Katsuzo Sakai
酒井 勝三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63281234A priority Critical patent/JPH02128260A/ja
Publication of JPH02128260A publication Critical patent/JPH02128260A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメモリデータのチエツク方式に係り。
特に携帯形端末機のような電池でメモリデータが保護さ
れるような装置に好適な電源オン/オフ時のメモリデー
タチェック方式に関する。
〔従来の技術〕
従来の装置におけるメモリチエツクは、例えば、特開昭
58−56294号公報に記載のように電源オン時に行
うようになっていた。
これを用いた装置全体の動作の一例を第3図に示す。即
ち、電源オンキーが押下される(7)ことにより装置の
電源がオンにされ(8)、メモリのチエツク処理が開、
始される(2)。このチエツク結果が正常であれば(3
)業務処理が行われ(11)、不可ならば(3)エラー
表示する(10)。
(発明が解決しようとする課題〕 上記従来技術はチエツクに要する時間について配慮され
ておらず、電源オン時にチエツクのための時間がかかり
、操作性が悪いという問題があった。
本発明の目的は、かかる問題に対処してなされたもので
あり、電源オン時のチエツク時間をなくし、使い勝手を
良くする電源オン/オフ時のメモリデータチェック方式
を提供することにある。
〔課題を解決するための手段〕
上記目的はメモリデータのチエツクを電源オン時に行う
のではなく、flI源オフ時に行い、そのチエツク結果
のみをメモリの一部に記憶させておく。
そして5ii源オジオンはメモリのチエツクは行わず、
チエツク結果が記憶されているメモリの内容を確認する
ことにより、電源オン時にメモリチエツクを行ったのと
同様な結果を得るようにすることにより達成される。
〔作用〕
装置の電源をオンにすることは、すぐに使いたいという
意志が働いた行為であり、電源をオフにするということ
は、もう使わないという意志が働いた行為である。した
がって、電源オフ時で多少の時間がかかっても一般的に
は問題にならない。
このことより、電源オフ時にメモリチエツクを行い、そ
の結果のみをメモリに記憶させ、これを電源オン時に確
認のみするようにして、電源オン時でのチエツク時間が
不要となる。
〔実施例〕
以下、本発明の一実施例を図面により詳細に説明する。
装置の構成として、電池で叩動される携帯形端末機の例
を第2図に示しである。
第2図において、マイクロコンピュータ等を用いた全体
制御部101の制御のもとに、電源制御部102.メモ
リ105.入出力制御部106の各制御が行われる。ま
た、電源制御部102はオンキー109.オフキー11
0の外部操作により、オン/オフ回路103を制御し、
全体制御部101及び入出力制御部106への電池(B
T)104の出力供給を制御する。
一方、キーボード107、デイスプレィ108は入出力
制御部106により制御される。細い線は制御線の接続
系統を示し、太い線は電源の接続系統を示す。
この装置ではメモリ105及び電源制御部102には、
常時、電源104より電力が供給されており、メモリデ
ータの保護とオン/オフキーの動作が常時行われている
。また、オンキー109押下ではオン/オフ回路103
をオンし、全体制御部101及び入出力制御部106へ
の電力を供給する。オフキー110押下では全体制御部
101及び入出力制御部106への電力の供給をオフす
るようになっている。電源オン/オフの目的は電池の消
費電力を極力低減させることにある。
第1図に動作のフローチャートを示す。電源オフ処理を
(a)に、電源オン処理を(b)に示す。
本図では本発明に関係するところのみ記載しており、装
置に必要な一般動作は省略しである。
電源オフ処理(a)では、電源オフキー押下により(ス
テップ1)、メモリのチエツク処理が行われる(ステッ
プ2)。メモリのチエツク方式の例については例えば、
特開昭58−56294号公報を参照されたい。
そして、チエツク結果が正常であれば(ステップ3)、
エラーフラグ(メモリ内の一部を利用したもの)をオフ
としくステップ5)、チエツク結果が異常であれば、エ
ラーフラグをオンとしたのち(ステップ4)、最後に電
源をオフする(ステップ6)。エラーフラグのオン/オ
フは論理のrl、oJに対応させてもよい。
次に、電源のオン処理(b)であるが、電源オンキー押
下により(ステップ7)、電源がオンされる(ステップ
8)。ここで、電源オフ処理(a)で使用したエラーフ
ラグの内容をチエツクしくステップ9)、エラーフラグ
がオンであったならば、ただちにエラー表示を行い(ス
テップ1o)、エラーフラグがオフであったならば業務
処理を行う(ステップ11)。
このように、メモリチエツクの時間そのものはかわらな
いが、装置を使用しない時間帯である電源オフ時にチエ
ツクを行い、電源オン時ではチエツクを行わない。その
ため、電源オンですぐ使用することができるので操作性
の向上が期待でき、非常に使い勝手のよいものとなる。
特に、携帯形端末機では電池駆動となっているため電池
の消費を減らすという目的で、一定時間何も入出力動作
が行われなかった場合には、自動的に電源を切断すると
いうことを大半の装置が行っている。
このような場合、業務を継続しているにもかかわらず、
途中で中断されてしまい、いざ使用しようとして、電源
をオンしても業務処理が行えるようになるまで、メモリ
チエツクの為に時間がかかる。本発明はこのような場合
には非常に効果がある。
更に2本発明は、メモリチエツク処理中においてもキー
ボードの一つの特定キー(例えばタブキーなど)の押下
を有効としておき、当該キーが押下されたら、ただちに
メモリチエツクを中止し、第1図に示す電源オン処理(
b)を行うようにしてオフキーを押下したら再度すぐに
使えるようにしている。
〔発明の効果〕
本発明によれば、電源オン時にメモリチエツクの時間が
必要ないため、操作性が向上するという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例のフローチャート、第2図は
装置の構成図、第3図は従来例のフローチャートを示す
。 101・・・全体制御部。 102・・・電源制御部。 103・・・オン/オフ回路。 104・・・電池。 105・・・メモリ。 106・・・入出力制御部。 107・・・キーボード。 108・・・デイスプレィ。 オ 1j口 (cL)   重陽シタ2;ン「フ タソl退(bン aで才〉灼理

Claims (1)

    【特許請求の範囲】
  1. 1、リード/ライト可能なメモリと、該メモリのリード
    /ライトを行うための制御部を有し、該メモリは少なく
    ともその一部が、電池によりデータの保護が行われ、且
    つ、少なくとも該オンキー及びオフキーのキーボードに
    より電源のオンあるいはオフが行われる装置において、
    電源オフキーの押下により、該メモリのリード/ライト
    チェックを行い、その結果を該保護されたメモリ部分に
    記憶させた上で装置の電源をオフとし、オンキーの押下
    により電源のオンを行ったときは該保護されたメモリ部
    分の内容により、メモリデータチェックを行うことを特
    徴とする電源オン/オフ時のメモリデータチェック方式
JP63281234A 1988-11-09 1988-11-09 電源オン/オフ時のメモリデータチェック方式 Pending JPH02128260A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63281234A JPH02128260A (ja) 1988-11-09 1988-11-09 電源オン/オフ時のメモリデータチェック方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63281234A JPH02128260A (ja) 1988-11-09 1988-11-09 電源オン/オフ時のメモリデータチェック方式

Publications (1)

Publication Number Publication Date
JPH02128260A true JPH02128260A (ja) 1990-05-16

Family

ID=17636233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63281234A Pending JPH02128260A (ja) 1988-11-09 1988-11-09 電源オン/オフ時のメモリデータチェック方式

Country Status (1)

Country Link
JP (1) JPH02128260A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7366970B2 (en) 2001-11-29 2008-04-29 Knorr-Bremse Systeme Fuer Nutzfahrzeuge Gmbh Method and test device for detecting addressing errors in control units
JP2019114244A (ja) * 2017-12-21 2019-07-11 株式会社デンソー 電子制御装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7366970B2 (en) 2001-11-29 2008-04-29 Knorr-Bremse Systeme Fuer Nutzfahrzeuge Gmbh Method and test device for detecting addressing errors in control units
JP2019114244A (ja) * 2017-12-21 2019-07-11 株式会社デンソー 電子制御装置

Similar Documents

Publication Publication Date Title
US5115508A (en) Password system utilizing two password types, the first being changeable after entry, the second being unchangeable until power is removed
US5515539A (en) Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom
JPH03202912A (ja) 携帯可能電子装置
US5978921A (en) Computer system and control method thereof
JPH04178114A (ja) 電子機器
JPH03171310A (ja) パーソナルコンピュータ
JPH02128260A (ja) 電源オン/オフ時のメモリデータチェック方式
US5343436A (en) Electronic apparatus having backup power source
JPH05334168A (ja) フラッシュメモリを用いた情報処理装置
KR0134250Y1 (ko) 데이타 유실 방지회로
JPH04105110A (ja) 電源制御装置
KR930011347B1 (ko) 이동체 단말기의 전원 온/오프에 의한 불휘발성 메모리 오동작 보호회로
JPH01181146A (ja) シングルチップマイクロコンピュータ
JPH02224044A (ja) プログラム記憶装置
JPH10143292A (ja) 携帯情報機器
JPH0498509A (ja) 電源制御方式
JPH04340119A (ja) 情報処理装置
KR19980072967A (ko) 세이브 투 디스크 방식을 이용한 컴퓨터 작업 환경 저장/복원방법
JPS62226213A (ja) 電源制御方式
JPH04151704A (ja) パーソナルコンピュータシステムの電源インタフェース回路
JPH0638219B2 (ja) メモリバツクアツプ給電される処理装置
JPH0414118A (ja) レジューム機能付き情報処理装置
JPH0511874A (ja) 情報処理装置
JPH0319595A (ja) 電子式ボタン電話装置のバツテリバツクアツプ回路
JPH0325794A (ja) メモリ制御回路