JPH0414118A - レジューム機能付き情報処理装置 - Google Patents
レジューム機能付き情報処理装置Info
- Publication number
- JPH0414118A JPH0414118A JP2117347A JP11734790A JPH0414118A JP H0414118 A JPH0414118 A JP H0414118A JP 2117347 A JP2117347 A JP 2117347A JP 11734790 A JP11734790 A JP 11734790A JP H0414118 A JPH0414118 A JP H0414118A
- Authority
- JP
- Japan
- Prior art keywords
- contents
- resume
- cpu
- power
- rewritable rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 14
- 230000006870 function Effects 0.000 description 19
- 238000000034 method Methods 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Calculators And Similar Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的ユ
（産業上の利用分野）
本発明は、ワードプロセッサ（以下、ワープロと略称す
る）やパーソナルコンピュータ等ノように種々の情報処
理を行うものに利用されるレジューム機能付き情報処理
装置に係わり、特にバックアンプ電源を使用せずにレジ
ューム機能を実現するレジューム機能付き情報処理装置
に関する。
る）やパーソナルコンピュータ等ノように種々の情報処
理を行うものに利用されるレジューム機能付き情報処理
装置に係わり、特にバックアンプ電源を使用せずにレジ
ューム機能を実現するレジューム機能付き情報処理装置
に関する。
（従来の技術）
近年、携帯用ワープロやブック形パーソナルコンヒュー
タのような情報処理装置においては、任意の動作段階で
電源をオフにし、その後電源をオンにしたとき、電源オ
フ時直前の状態を再現する、いわゆるレジューム機能付
きのものが多くなってきている。
タのような情報処理装置においては、任意の動作段階で
電源をオフにし、その後電源をオンにしたとき、電源オ
フ時直前の状態を再現する、いわゆるレジューム機能付
きのものが多くなってきている。
ところで、従来、以上のようなレジューム機能付き情報
処理装置では、電源をオフにしたとき、主記憶装置の記
憶内容およびＣＰＵのレジスタの内容をＲＡ Ｍ （Ｒ
ａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）に格納する
一方、内蔵するバックアップ用バッテリニよってＲＡ
Ｍに電力を供給し、ＲＡＭの記憶内容が失われないよう
にしている。そして、その後、電源をオンにしたとき、
ＲＡＭの内容を読み８口て主記憶装置およびＣＰＵのレ
ジスタに格納することにより、電源オフ時直前の状態を
再現する構成となっている。
処理装置では、電源をオフにしたとき、主記憶装置の記
憶内容およびＣＰＵのレジスタの内容をＲＡ Ｍ （Ｒ
ａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）に格納する
一方、内蔵するバックアップ用バッテリニよってＲＡ
Ｍに電力を供給し、ＲＡＭの記憶内容が失われないよう
にしている。そして、その後、電源をオンにしたとき、
ＲＡＭの内容を読み８口て主記憶装置およびＣＰＵのレ
ジスタに格納することにより、電源オフ時直前の状態を
再現する構成となっている。
（発明が解決しようとする課題）
従って、以上のようなレジニーム機能付き情報処理装置
装置では、ＲＡＭに格納された内容が失われないように
、常時バックアップ用バッテリから電源を供給する必要
があるが、実際上、レジューム機能の発揮できる時間は
バックアップ用バッテリの電力容量に依存せざるを得な
い。このことは、今後益々主記憶装置の大容量化か要求
される傾向にあるが、それに伴ってＲＡＭへ供給するバ
ックアップ用バッテリの容量が大きくなり、その結果、
外形寸法が大きくなるばかりか重量も増え、最も重要な
携帯性の機能が失われ、ひいては商品価値の低下々招く
間通がある。
装置では、ＲＡＭに格納された内容が失われないように
、常時バックアップ用バッテリから電源を供給する必要
があるが、実際上、レジューム機能の発揮できる時間は
バックアップ用バッテリの電力容量に依存せざるを得な
い。このことは、今後益々主記憶装置の大容量化か要求
される傾向にあるが、それに伴ってＲＡＭへ供給するバ
ックアップ用バッテリの容量が大きくなり、その結果、
外形寸法が大きくなるばかりか重量も増え、最も重要な
携帯性の機能が失われ、ひいては商品価値の低下々招く
間通がある。
本発明は上記実情にかんがみてなされたもので、バック
アップ用バッテリを必要とせずに確実にレジューム機能
を発揮でき、よって小形、携帯性の機能を十分に維持し
うるレジニーム機能付き情報処理装置を提供することを
目的とする。
アップ用バッテリを必要とせずに確実にレジューム機能
を発揮でき、よって小形、携帯性の機能を十分に維持し
うるレジニーム機能付き情報処理装置を提供することを
目的とする。
［発明の構成コ
（課題を解決するための手段）
本発明は上記課題を解決するために、ＣＰＵ、主記憶装
置および各構成要素に所要の電力を供給する電源装置を
有するレジニーム機能付き情報処理装置において、前記
主記憶装置の記憶内容を格納するための第１の書換え可
能なＲＯＭと、前記ＣＰＵのレジスタの記憶内容および
レジュームフラグを格納するためのの第２の書換え可能
なＲＯＭと、前記電源装置のオン時またはオフ時、前記
レジュームフラグの状態に応じて前記主記憶装置、前記
ＣＰＵのレジスタと前記書換え可能なＲＯＭとの間で前
記記憶内容の移動によるレジューム処理を行うコントロ
ーラとを備えた構成である。
置および各構成要素に所要の電力を供給する電源装置を
有するレジニーム機能付き情報処理装置において、前記
主記憶装置の記憶内容を格納するための第１の書換え可
能なＲＯＭと、前記ＣＰＵのレジスタの記憶内容および
レジュームフラグを格納するためのの第２の書換え可能
なＲＯＭと、前記電源装置のオン時またはオフ時、前記
レジュームフラグの状態に応じて前記主記憶装置、前記
ＣＰＵのレジスタと前記書換え可能なＲＯＭとの間で前
記記憶内容の移動によるレジューム処理を行うコントロ
ーラとを備えた構成である。
（作用）
従って、本発明はこのような手段を講したことにより、
電源がオフになった時、レジュームフラグからレジュー
ム処理が必要と判断したとき、主記憶装置の記憶内容を
第１の書換え可能ＲＯＭに格納するとともに、ＣＰＵの
レジスタの内容を第２の書換え可能ＲＯＭに格納し、そ
の後、電源がオンされた時、レジュームフラグからレジ
ューム処理が必要と判断したとき、第１の書換え可能Ｒ
ＯＭの記憶内容を主記憶装置にコピーするとともに、第
２の書換え可能ＲＯＭの記憶内容をＣＰＵのレジスタに
コピーすることにより、バックアップ用バッテリを使用
せずにレジューム機能を実現することができる。
電源がオフになった時、レジュームフラグからレジュー
ム処理が必要と判断したとき、主記憶装置の記憶内容を
第１の書換え可能ＲＯＭに格納するとともに、ＣＰＵの
レジスタの内容を第２の書換え可能ＲＯＭに格納し、そ
の後、電源がオンされた時、レジュームフラグからレジ
ューム処理が必要と判断したとき、第１の書換え可能Ｒ
ＯＭの記憶内容を主記憶装置にコピーするとともに、第
２の書換え可能ＲＯＭの記憶内容をＣＰＵのレジスタに
コピーすることにより、バックアップ用バッテリを使用
せずにレジューム機能を実現することができる。
（実施例）
以下、本発明装置の一実施例について第１図を参照して
説明する。同図において１は装置の各構成要素に電力を
供給する電源装置、２は情報処理時に所定のプログラム
データに基づいて所定の処理を実行するＣＰＵである。
説明する。同図において１は装置の各構成要素に電力を
供給する電源装置、２は情報処理時に所定のプログラム
データに基づいて所定の処理を実行するＣＰＵである。
このＣＰＵ２からはバス３が導出され、これバス２には
主記憶装置４および補助記憶装置５の他、主記憶装置４
の記憶内容を格納するための第１の書換え可能なＲＯＦ
ｗｌ （Ｒｅａｄ ０ｎｌｙ Ｍｅａ＋ｏｒｙ） ６、
ＣＰＵ２のレジスタの内容およびレジュームフラグを格
納するための第２の書換え可能なＲＯＭ７が設けられて
いる。８は電源のオン時、オフ時に所定のプログラムに
基づいてレジュームフラグの状態を判断しながらレジュ
ーム処理を行うコントローラである。なお、前記書換え
可能なＲＯＭ６．７としては、例えばＥ Ｆ ＲＯＭ
（Ｅｒａｓａｂｌｅ ＰｒｏｇｒａｍｍａｂｌｅＲＯＭ
） 、Ｅ Ｅ Ｐ ＲＯＭ （Ｅｌｅｃｔｒｉｃａｌ
ｌｙ ＥｒａｓａｂｌｅＰｒｏｇｒａ＋Ｉ１ｍａｂ４１
ｅ ＲＯＭ ）等が使用される。
主記憶装置４および補助記憶装置５の他、主記憶装置４
の記憶内容を格納するための第１の書換え可能なＲＯＦ
ｗｌ （Ｒｅａｄ ０ｎｌｙ Ｍｅａ＋ｏｒｙ） ６、
ＣＰＵ２のレジスタの内容およびレジュームフラグを格
納するための第２の書換え可能なＲＯＭ７が設けられて
いる。８は電源のオン時、オフ時に所定のプログラムに
基づいてレジュームフラグの状態を判断しながらレジュ
ーム処理を行うコントローラである。なお、前記書換え
可能なＲＯＭ６．７としては、例えばＥ Ｆ ＲＯＭ
（Ｅｒａｓａｂｌｅ ＰｒｏｇｒａｍｍａｂｌｅＲＯＭ
） 、Ｅ Ｅ Ｐ ＲＯＭ （Ｅｌｅｃｔｒｉｃａｌ
ｌｙ ＥｒａｓａｂｌｅＰｒｏｇｒａ＋Ｉ１ｍａｂ４１
ｅ ＲＯＭ ）等が使用される。
次に、以上のように構成された装置の動作につき、電源
スィッチをオンとした場合と電源スィッチをオフとした
場合とに分けて説明する。
スィッチをオンとした場合と電源スィッチをオフとした
場合とに分けて説明する。
（１） 電源スィッチをオンとした場合（第２図参照）
。
。
先ず、ステップＳ１に示す如く電源装置１の電源スィッ
チをオンにすると、電源装置１から装置の動作上必要な
各構成要素に電源が供給される。このとき、コントロー
ラ８は、電源スィッチのオンによる信号を受けると第２
の書換え可能ＲＯＭ７からレジュームフラグを読み取り
（ステツブＳ２）、そのレジュームフラグの状態を判断
する（ステップＳ３）。ここで、レジュームフラグが例
えば“１″ （可）であれば、レジューム機能を生かす
ために第１の書換え可能ＲＯＭ６の記憶内容を読み出し
て主記憶装置３に格納しくステップＳ４）、さらに第２
の書換え可能ＲＯＭ７の内容を読み出してＣＰＵ２のレ
ジスタに格納する（ステップＳ５）。従って、ステップ
Ｓ５の処理が終了したとき、主記憶装置３およびＣＰＵ
のレジスタの内容は電源オフ時直前の状態に復元するこ
とができる。
チをオンにすると、電源装置１から装置の動作上必要な
各構成要素に電源が供給される。このとき、コントロー
ラ８は、電源スィッチのオンによる信号を受けると第２
の書換え可能ＲＯＭ７からレジュームフラグを読み取り
（ステツブＳ２）、そのレジュームフラグの状態を判断
する（ステップＳ３）。ここで、レジュームフラグが例
えば“１″ （可）であれば、レジューム機能を生かす
ために第１の書換え可能ＲＯＭ６の記憶内容を読み出し
て主記憶装置３に格納しくステップＳ４）、さらに第２
の書換え可能ＲＯＭ７の内容を読み出してＣＰＵ２のレ
ジスタに格納する（ステップＳ５）。従って、ステップ
Ｓ５の処理が終了したとき、主記憶装置３およびＣＰＵ
のレジスタの内容は電源オフ時直前の状態に復元するこ
とができる。
一方、ステップＳ３においてレジュームフラグが例えば
“０” （否）のときには、補助記憶装置５からイニシ
ャライズプログラムを主記憶装置３ヘロードするという
通常の立ち上げモードを行い（ステップＳ６）、システ
ムの立ち上げによって本来の情報処理に移行する。
“０” （否）のときには、補助記憶装置５からイニシ
ャライズプログラムを主記憶装置３ヘロードするという
通常の立ち上げモードを行い（ステップＳ６）、システ
ムの立ち上げによって本来の情報処理に移行する。
（２） 電源スィッチをオンとした場合（第３図参照）
。
。
電源装置１の電源スィッチをオフにすると（ステップ５
１１） そのスイッチオフ信号か電源装置１からコント
ローラ８に与えられる。このコントローラ８は、スイッ
チオフ信号を受けると前述と同様に第２の書換え可能Ｒ
ＯＭ ７からレジュームフラグを読み取り（ステップ５
１２） そのレジュームフラグの状態を判断する（ステ
ップ８１３）。ここで、レジュームフラグの状態が例え
ば“１″であれば、レジューム機能を設定するためにＣ
ＰＵ２のレジスタの内容を第２の書換え可能ＲＯＭ ７
に格納しくステップＳ １４） 、続いて、主記憶装置
４の記憶内容を第１の書換え可能ＲＯＭ６に格納する（
ステップ５１５）。しかる後、コントローラ８はステッ
プＳ１６に示すように確認信号ＡＣＫを電源装置１に送
出する。ここで、電源装置１は確認信号ＡＣＫを受ける
と、初めて各構成要素への電源をオフにする（ステップ
５１７）。
１１） そのスイッチオフ信号か電源装置１からコント
ローラ８に与えられる。このコントローラ８は、スイッ
チオフ信号を受けると前述と同様に第２の書換え可能Ｒ
ＯＭ ７からレジュームフラグを読み取り（ステップ５
１２） そのレジュームフラグの状態を判断する（ステ
ップ８１３）。ここで、レジュームフラグの状態が例え
ば“１″であれば、レジューム機能を設定するためにＣ
ＰＵ２のレジスタの内容を第２の書換え可能ＲＯＭ ７
に格納しくステップＳ １４） 、続いて、主記憶装置
４の記憶内容を第１の書換え可能ＲＯＭ６に格納する（
ステップ５１５）。しかる後、コントローラ８はステッ
プＳ１６に示すように確認信号ＡＣＫを電源装置１に送
出する。ここで、電源装置１は確認信号ＡＣＫを受ける
と、初めて各構成要素への電源をオフにする（ステップ
５１７）。
なお、ステップ８１３においてレジュームフラグが例え
ば“０“と判断したときには、直ちにステップ１６の処
理に移行し、コントローラ８から確認信号ＡＣＫを電源
装置１に送出した後（ステップ５１６）、各構成要素へ
の電源をオフにする（ステップ５１７）。
ば“０“と判断したときには、直ちにステップ１６の処
理に移行し、コントローラ８から確認信号ＡＣＫを電源
装置１に送出した後（ステップ５１６）、各構成要素へ
の電源をオフにする（ステップ５１７）。
従って、以上のような実施例の構成によれば、電源がオ
フになった時、レジュームフラグが“１”であれば主記
憶装置４の記憶内容を第１の書換え可能ＲＯＭ６に格納
するとともに、ＣＰＵ２のレジスタの内容を第２の書換
え可能ＲＯＭ７格納し、その後電源かオンされた時、レ
ジュームフラグか“１”であれば第１の書換え可能ＲＯ
Ｍ６の記憶内容を主記憶装置４に移し、第２の書換え可
能ＲＯＭ７の記憶内容をＣＰＵ２のレジスタに移すこと
により、バックアップ用バッテリを使用せずにレジュー
ム機能を確実に実行することができる。
フになった時、レジュームフラグが“１”であれば主記
憶装置４の記憶内容を第１の書換え可能ＲＯＭ６に格納
するとともに、ＣＰＵ２のレジスタの内容を第２の書換
え可能ＲＯＭ７格納し、その後電源かオンされた時、レ
ジュームフラグか“１”であれば第１の書換え可能ＲＯ
Ｍ６の記憶内容を主記憶装置４に移し、第２の書換え可
能ＲＯＭ７の記憶内容をＣＰＵ２のレジスタに移すこと
により、バックアップ用バッテリを使用せずにレジュー
ム機能を確実に実行することができる。
なお、上記実施例ではレジューム機能付き情報処理装置
として、ワープロやパーソナルコンピュータを想定して
説明したか、それ以外の小形情報処理装置であっても同
様に適用できることは言うまでもない。また、主記憶装
置４の記憶内容をレジューム処理したが、他の記憶装置
の記憶内容ても同様にレジューム処理可能である。さら
に、第１の書換え可能ＲＯＭ ６および第２の書換え可
能ＲＯＭ ７を用いたか、１つの書換え可能ＲＯＭを用
いて行ってもよい。その他、本発明はその要旨を逸脱し
ない範囲で種々変形して実施できる。
として、ワープロやパーソナルコンピュータを想定して
説明したか、それ以外の小形情報処理装置であっても同
様に適用できることは言うまでもない。また、主記憶装
置４の記憶内容をレジューム処理したが、他の記憶装置
の記憶内容ても同様にレジューム処理可能である。さら
に、第１の書換え可能ＲＯＭ ６および第２の書換え可
能ＲＯＭ ７を用いたか、１つの書換え可能ＲＯＭを用
いて行ってもよい。その他、本発明はその要旨を逸脱し
ない範囲で種々変形して実施できる。
［発明の効果コ
以上説明したように本発明によれば、バックアップ用バ
ッテリなしてレジューム機能を維持でき、よって装置の
小型化および軽量化を実現でき、取り扱う情報量が多く
ても小形、携帯性の機能を十分に確保しうるレシューム
機能付き情報処理装置を提供できる。
ッテリなしてレジューム機能を維持でき、よって装置の
小型化および軽量化を実現でき、取り扱う情報量が多く
ても小形、携帯性の機能を十分に確保しうるレシューム
機能付き情報処理装置を提供できる。
第１図は本発明装置の一実施例を示すブロック図、第２
図および第３図は本発明装置の動作を説明するフローチ
ャートである。 １・・・電源装置、２・・・ＣＰＵ、４・・・主記憶装
置、５・・・補助記憶装置、６・・・第１の書換え可能
ＲＯＭ、７・・・第２の書換え可能ＲＯＭ、８・・・コ
ントローラ。 出願人代理人 弁理士 鈴江武彦
図および第３図は本発明装置の動作を説明するフローチ
ャートである。 １・・・電源装置、２・・・ＣＰＵ、４・・・主記憶装
置、５・・・補助記憶装置、６・・・第１の書換え可能
ＲＯＭ、７・・・第２の書換え可能ＲＯＭ、８・・・コ
ントローラ。 出願人代理人 弁理士 鈴江武彦
Claims (1)
- 【特許請求の範囲】 ＣＰＵ、記憶装置および各構成要素に所要の電力を供給
する電源装置を有するレジューム機能付き情報処理装置
において、 前記記憶装置の記憶内容、前記ＣＰＵのレジスタの記憶
内容およびレジュームフラグを格納するためのの書換え
可能なＲＯＭと、前記電源装置のオン時またはオフ時、
前記レジュームフラグの状態に応じて前記記憶装置、前
記ＣＰＵのレジスタと前記書換え可能なＲＯＭとの間で
前記記憶内容の移動によるレジューム処理を行うコント
ローラとを備えたことを特徴とするレジューム機能付き
情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2117347A JPH0414118A (ja) | 1990-05-07 | 1990-05-07 | レジューム機能付き情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2117347A JPH0414118A (ja) | 1990-05-07 | 1990-05-07 | レジューム機能付き情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0414118A true JPH0414118A (ja) | 1992-01-20 |
Family
ID=14709449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2117347A Pending JPH0414118A (ja) | 1990-05-07 | 1990-05-07 | レジューム機能付き情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0414118A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5485623A (en) * | 1993-03-10 | 1996-01-16 | Hitachi, Ltd. | Information processor having high speed and safety resume system |
-
1990
- 1990-05-07 JP JP2117347A patent/JPH0414118A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5485623A (en) * | 1993-03-10 | 1996-01-16 | Hitachi, Ltd. | Information processor having high speed and safety resume system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0518622B1 (en) | Apparatus and method for suspending and resuming software on a computer | |
| JPH04329413A (ja) | 情報処理方法及び装置 | |
| JPH0414118A (ja) | レジューム機能付き情報処理装置 | |
| JPH01271856A (ja) | バツテリーバツクアツプメモリ装置 | |
| JPH05100847A (ja) | 情報処理装置のメモリ保護方式 | |
| JPH10116138A (ja) | メモリへの電源供給制御装置 | |
| JPH04336351A (ja) | メモリ復元機能付情報処理装置 | |
| JPH02297237A (ja) | 電子計算機システムの自動再起動装置 | |
| JPH0934805A (ja) | 半導体ディスク装置 | |
| JP3641613B2 (ja) | 内燃機関のデータ保持装置 | |
| JPH0496122A (ja) | 情報処理装置 | |
| JPH05342094A (ja) | コンピュータ装置 | |
| JP2001125659A (ja) | 情報処理装置 | |
| JPH02100743A (ja) | 電子機器 | |
| JPH0566951A (ja) | コンピユータ装置 | |
| KR920007508B1 (ko) | 정보처리장치의 보존용 데이타의 백업장치 | |
| JP3010737B2 (ja) | 情報処理装置のデータ退避復元方式 | |
| JPS6381537A (ja) | コンピユ−タシステム | |
| JPH11282432A (ja) | 液晶表示装置及びこれを用いた計算機システム | |
| JPH09311790A (ja) | データ処理装置及び交換装置 | |
| JPH06119256A (ja) | メモリチェックシステム | |
| JP2674894B2 (ja) | 情報処理装置 | |
| JP2003044356A (ja) | メモリマッピング方式 | |
| JPS61115155A (ja) | 情報処理装置の制御方式 | |
| JPH02128260A (ja) | 電源オン／オフ時のメモリデータチェック方式 |