JP2003044356A - メモリマッピング方式 - Google Patents
メモリマッピング方式Info
- Publication number
- JP2003044356A JP2003044356A JP2001229662A JP2001229662A JP2003044356A JP 2003044356 A JP2003044356 A JP 2003044356A JP 2001229662 A JP2001229662 A JP 2001229662A JP 2001229662 A JP2001229662 A JP 2001229662A JP 2003044356 A JP2003044356 A JP 2003044356A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- current consumption
- ram
- memory
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Stored Programmes (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【課題】 電子機器にとって最適なメモリ構成は、その
使用目的や状態などによって変化する場合がある。電子
機器の制御用プログラムの全てを外部メモリ（ＲＯＭ）
に持つ構成では、内部メモリに持つ構成に比べ、電子機
器を省電力状態にしたときの消費電流の点で不利になる
場合が多い等の課題が有る。 【解決手段】 電子機器を制御するプログラムの一部
を、最適なタイミングで別なメモリに転送してから実行
することで、より機器の使用目的に適した動作を実現す
ることができる。例えば、電子機器を省電力状態にした
ときの消費電流の問題を解決するためには、プログラム
全体の中で消費電流影響する部分のみを一旦内部メモリ
（ＲＡＭ）にコピーした後、この内部メモリをアクセス
する手段を用いる。
使用目的や状態などによって変化する場合がある。電子
機器の制御用プログラムの全てを外部メモリ（ＲＯＭ）
に持つ構成では、内部メモリに持つ構成に比べ、電子機
器を省電力状態にしたときの消費電流の点で不利になる
場合が多い等の課題が有る。 【解決手段】 電子機器を制御するプログラムの一部
を、最適なタイミングで別なメモリに転送してから実行
することで、より機器の使用目的に適した動作を実現す
ることができる。例えば、電子機器を省電力状態にした
ときの消費電流の問題を解決するためには、プログラム
全体の中で消費電流影響する部分のみを一旦内部メモリ
（ＲＡＭ）にコピーした後、この内部メモリをアクセス
する手段を用いる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マイクロプロセッ
サおよび制御用プログラムを含む制御部を備えた電子機
器において、メモリを管理する技術に関するものであ
る。 【０００２】 【従来の技術】従来技術の構成の一例を、図３に示す。
ＣＰＵ２はこの電子機器の各種制御を行う。ＲＡＭ３は
外部ＲＯＭ４と同様にＣＰＵ２外部にアドレスバスを通
じて接続される。このＲＡＭ３は、ＣＰＵ２が動作中に
データを一時記憶するために用いられる。また、ＣＰＵ
２の制御用プログラムは全て外部ＲＯＭ４に格納されて
いる。この機器の操作部５は、ＣＰＵ２に接続され、ソ
フトウェアで機器の電源制御を行う。 【０００３】この構成での使用例を次に説明する。機器
が動作中に操作部５から信号を受けると、ＣＰＵ２が周
辺回路の電源をＯＦＦ状態にした後、ＣＰＵ２自身を省
電力モード（クロック発振を停止するモード）に切り替
える。このＣＰＵ２を省電力モードに切り替える処理プ
ログラムも、外部ＲＯＭ４の中に格納される。このと
き、ＣＰＵ２および外部ＲＯＭ４には電源が供給されて
いる。なぜなら、再度機器の電源をＯＮする処理プログ
ラムも外部ＲＯＭ４に格納されているので、その電源を
切ることはできないからである。ただし、外部からはこ
の機器の電源がＯＦＦになったように見える。また、Ｃ
ＰＵ２が省電力モードに切り替わった状態でも外部ＲＯ
Ｍ４はアクティブ状態（ＣＰＵ２のプログラムカウンタ
（ＰＣ）が外部ＲＯＭ４のアドレスを指した状態）にあ
るので、アドレスバス６、データバス７を通じて電流が
消費される。 【０００４】結果として、機器が電源ＯＦＦ状態にある
にも関わらず、機器内部では常時電流が消費されること
になる。消費電流の具体的な値は、アドレスバス６、デ
ータバス７の状態（Ｈレベルか、Ｌレベルか）により異
なるが、通常、約１〜２ｍＡ程度の値になる。これは、
電池を使用する機器、特にサイズ等の制約がある携帯機
器においては大きな問題となる危険性がある。 【０００５】上記の問題を解決する一手段として、処理
プログラムの全てを機器起動時に内部ＲＡＭに転送する
方法が考えられる。しかし、その方法では、処理プログ
ラムを全て保持できるだけのＲＡＭ容量が必要となる。
また、転送時間も増加するので、機器の起動時間に影響
する問題が有った。 【０００６】 【発明が解決しようとする課題】このように、電子機器
にとって最適なメモリ構成は、その使用目的や状態など
によって変化する場合がある。従って、電子機器の制御
用プログラムの全てを外部メモリ（ＲＯＭ）に持つ従来
のメモリ構成では、消費電流の点で不利となる問題を招
来していた。本発明は、この問題を解決し、例えば消費
電流低減等、より電子機器の使用目的に適した制御部の
メモリマッピング方式を提供することを目的とする。 【０００７】 【課題を解決するための手段】本発明は、上記の目的を
達成するため、ＣＰＵとＲＡＭを同一パッケージに内蔵
したマイコンを使用する。このＣＰＵの制御プログラム
の一部をマイコン内部のＲＡＭに格納し、状況に応じて
このＲＡＭ内のプログラムで動作させる。前述の例にお
いて、マイコンを省電力モードに切り替える処理を内部
ＲＡＭに格納して動作させれば、マイコンが省電力モー
ドに切り替わった状態でＲＯＭがアクティブ状態になら
ない（内部ＲＡＭがアクティブになる）ので、ＲＯＭの
消費電流を最小限に抑えることができる。 【０００８】 【発明の実施の形態】以下、本発明の一実施例を図１と
図２を参照して説明する。図１は機器内部の構成図、図
２はＲＯＭおよびＲＡＭのアドレス割付を示すアドレス
マップである。図１において、マイコン１０１は、同一
パッケージ内にＣＰＵ１０２とＲＡＭ１０３を内蔵して
いる。ＣＰＵ１０２は、図１に示すように、アドレスバ
ス１０６、データバス１０７を通して外部ＲＯＭ１０
４、および内部ＲＡＭ１０３に接続されている。また、
図２に示すように、外部ＲＯＭ１０４、内部ＲＡＭ１０
３は、それぞれ別のアドレスに割り付けられているの
で、ＣＰＵ１０２はこの両方にアクセスすることができ
る。ＣＰＵ１０２の制御プログラムは、外部ＲＯＭ１０
４に格納されている。また、マイコン１０１を省電力モ
ードに切り替える処理のプログラムも、外部ＲＯＭ１０
４の特定のエリアに格納しておく。 【０００９】従来であれば、操作部１０５からの入力を
受けると、マイコン１０１を省電力モードに切り替える
処理プログラムが実行される。従来、この処理プログラ
ムは外部ＲＯＭからＣＰＵが読み出し実行していた。本
発明では、データ群として外部ＲＯＭ１０４に格納され
ていたこの処理プログラムを、まず内部ＲＡＭ１０３の
特定領域にコピーした後、この領域の先頭（アドレス
ａ）にジャンプすることで、省電力モードへの切り替え
処理が実行される。ＲＡＭ１０３領域にジャンプした後
は、外部ＲＯＭ１０４はアクティブ状態で無くなる（Ｃ
ＰＵ１０２が外部ＲＯＭ１０４をアクセスしていな
い）。したがって、この状態において、外部ＲＯＭ１０
４の消費電流は非常に小さくなる（実測で数１０μＡ程
度である）。 【００１０】また、内部ＲＡＭ１０３は、マイコン１０
１に内蔵されており、このマイコン１０１が省電力状態
にあるので、電子機器全体の消費電流も小さくなり、電
池の消耗を抑えることができる。結果的に、機器全体で
約数ｍＡの消費電流低減を実現できる。したがって、従
来、外部メモリでプログラムを動作させた場合に生じて
いた消費電流の問題を解決することができる。 【００１１】 【発明の効果】以上説明したように本発明によれば、電
子機器を制御するプログラムの一部を、最適なタイミン
グで、別なメモリに転送してから実行することで、より
機器の使用目的に適した動作を実現することができる。
サおよび制御用プログラムを含む制御部を備えた電子機
器において、メモリを管理する技術に関するものであ
る。 【０００２】 【従来の技術】従来技術の構成の一例を、図３に示す。
ＣＰＵ２はこの電子機器の各種制御を行う。ＲＡＭ３は
外部ＲＯＭ４と同様にＣＰＵ２外部にアドレスバスを通
じて接続される。このＲＡＭ３は、ＣＰＵ２が動作中に
データを一時記憶するために用いられる。また、ＣＰＵ
２の制御用プログラムは全て外部ＲＯＭ４に格納されて
いる。この機器の操作部５は、ＣＰＵ２に接続され、ソ
フトウェアで機器の電源制御を行う。 【０００３】この構成での使用例を次に説明する。機器
が動作中に操作部５から信号を受けると、ＣＰＵ２が周
辺回路の電源をＯＦＦ状態にした後、ＣＰＵ２自身を省
電力モード（クロック発振を停止するモード）に切り替
える。このＣＰＵ２を省電力モードに切り替える処理プ
ログラムも、外部ＲＯＭ４の中に格納される。このと
き、ＣＰＵ２および外部ＲＯＭ４には電源が供給されて
いる。なぜなら、再度機器の電源をＯＮする処理プログ
ラムも外部ＲＯＭ４に格納されているので、その電源を
切ることはできないからである。ただし、外部からはこ
の機器の電源がＯＦＦになったように見える。また、Ｃ
ＰＵ２が省電力モードに切り替わった状態でも外部ＲＯ
Ｍ４はアクティブ状態（ＣＰＵ２のプログラムカウンタ
（ＰＣ）が外部ＲＯＭ４のアドレスを指した状態）にあ
るので、アドレスバス６、データバス７を通じて電流が
消費される。 【０００４】結果として、機器が電源ＯＦＦ状態にある
にも関わらず、機器内部では常時電流が消費されること
になる。消費電流の具体的な値は、アドレスバス６、デ
ータバス７の状態（Ｈレベルか、Ｌレベルか）により異
なるが、通常、約１〜２ｍＡ程度の値になる。これは、
電池を使用する機器、特にサイズ等の制約がある携帯機
器においては大きな問題となる危険性がある。 【０００５】上記の問題を解決する一手段として、処理
プログラムの全てを機器起動時に内部ＲＡＭに転送する
方法が考えられる。しかし、その方法では、処理プログ
ラムを全て保持できるだけのＲＡＭ容量が必要となる。
また、転送時間も増加するので、機器の起動時間に影響
する問題が有った。 【０００６】 【発明が解決しようとする課題】このように、電子機器
にとって最適なメモリ構成は、その使用目的や状態など
によって変化する場合がある。従って、電子機器の制御
用プログラムの全てを外部メモリ（ＲＯＭ）に持つ従来
のメモリ構成では、消費電流の点で不利となる問題を招
来していた。本発明は、この問題を解決し、例えば消費
電流低減等、より電子機器の使用目的に適した制御部の
メモリマッピング方式を提供することを目的とする。 【０００７】 【課題を解決するための手段】本発明は、上記の目的を
達成するため、ＣＰＵとＲＡＭを同一パッケージに内蔵
したマイコンを使用する。このＣＰＵの制御プログラム
の一部をマイコン内部のＲＡＭに格納し、状況に応じて
このＲＡＭ内のプログラムで動作させる。前述の例にお
いて、マイコンを省電力モードに切り替える処理を内部
ＲＡＭに格納して動作させれば、マイコンが省電力モー
ドに切り替わった状態でＲＯＭがアクティブ状態になら
ない（内部ＲＡＭがアクティブになる）ので、ＲＯＭの
消費電流を最小限に抑えることができる。 【０００８】 【発明の実施の形態】以下、本発明の一実施例を図１と
図２を参照して説明する。図１は機器内部の構成図、図
２はＲＯＭおよびＲＡＭのアドレス割付を示すアドレス
マップである。図１において、マイコン１０１は、同一
パッケージ内にＣＰＵ１０２とＲＡＭ１０３を内蔵して
いる。ＣＰＵ１０２は、図１に示すように、アドレスバ
ス１０６、データバス１０７を通して外部ＲＯＭ１０
４、および内部ＲＡＭ１０３に接続されている。また、
図２に示すように、外部ＲＯＭ１０４、内部ＲＡＭ１０
３は、それぞれ別のアドレスに割り付けられているの
で、ＣＰＵ１０２はこの両方にアクセスすることができ
る。ＣＰＵ１０２の制御プログラムは、外部ＲＯＭ１０
４に格納されている。また、マイコン１０１を省電力モ
ードに切り替える処理のプログラムも、外部ＲＯＭ１０
４の特定のエリアに格納しておく。 【０００９】従来であれば、操作部１０５からの入力を
受けると、マイコン１０１を省電力モードに切り替える
処理プログラムが実行される。従来、この処理プログラ
ムは外部ＲＯＭからＣＰＵが読み出し実行していた。本
発明では、データ群として外部ＲＯＭ１０４に格納され
ていたこの処理プログラムを、まず内部ＲＡＭ１０３の
特定領域にコピーした後、この領域の先頭（アドレス
ａ）にジャンプすることで、省電力モードへの切り替え
処理が実行される。ＲＡＭ１０３領域にジャンプした後
は、外部ＲＯＭ１０４はアクティブ状態で無くなる（Ｃ
ＰＵ１０２が外部ＲＯＭ１０４をアクセスしていな
い）。したがって、この状態において、外部ＲＯＭ１０
４の消費電流は非常に小さくなる（実測で数１０μＡ程
度である）。 【００１０】また、内部ＲＡＭ１０３は、マイコン１０
１に内蔵されており、このマイコン１０１が省電力状態
にあるので、電子機器全体の消費電流も小さくなり、電
池の消耗を抑えることができる。結果的に、機器全体で
約数ｍＡの消費電流低減を実現できる。したがって、従
来、外部メモリでプログラムを動作させた場合に生じて
いた消費電流の問題を解決することができる。 【００１１】 【発明の効果】以上説明したように本発明によれば、電
子機器を制御するプログラムの一部を、最適なタイミン
グで、別なメモリに転送してから実行することで、より
機器の使用目的に適した動作を実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施例の構成を示す図。
【図２】アドレスマップの一例を示す図。
【図３】従来技術の構成例を示す図。
【符号の説明】
１，１０１：マイコン、２，１０２：ＣＰＵ、３，１０
３：内部ＲＡＭ、４，１０４：外部ＲＯＭ、５，１０
５：操作部、６，１０６：アドレスバス、７，１０７：
データバス。
３：内部ＲＡＭ、４，１０４：外部ＲＯＭ、５，１０
５：操作部、６，１０６：アドレスバス、７，１０７：
データバス。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０６Ｆ 15/78 ５１０ Ｇ０６Ｆ 9/06 ６４０Ｈ
// Ｇ０６Ｆ 1/32 1/00 ３３２Ｚ
Claims (1)
- 【特許請求の範囲】 【請求項１】 マイクロプロセッサと、プログラム格納
用ＲＯＭと、ＲＯＭデータの一部をマイコン内蔵のＲＡ
Ｍへ転送する手段と、ＲＯＭおよびＲＡＭを最適なアド
レスエリアに割り当てる手段を備えたことを特徴とする
電子機器制御部のメモリマッピング方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001229662A JP2003044356A (ja) | 2001-07-30 | 2001-07-30 | メモリマッピング方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001229662A JP2003044356A (ja) | 2001-07-30 | 2001-07-30 | メモリマッピング方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003044356A true JP2003044356A (ja) | 2003-02-14 |
Family
ID=19061976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001229662A Pending JP2003044356A (ja) | 2001-07-30 | 2001-07-30 | メモリマッピング方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003044356A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005025732A (ja) * | 2003-06-12 | 2005-01-27 | Fuji Xerox Co Ltd | コントローラ、画像処理装置およびプログラムの実行を制御する方法 |
| JP2006127466A (ja) * | 2004-09-29 | 2006-05-18 | Denso Corp | マイクロコンピュータ |
| JP2009230410A (ja) * | 2008-03-21 | 2009-10-08 | Ntt Electornics Corp | 情報処理装置及び無線通信装置 |
-
2001
- 2001-07-30 JP JP2001229662A patent/JP2003044356A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005025732A (ja) * | 2003-06-12 | 2005-01-27 | Fuji Xerox Co Ltd | コントローラ、画像処理装置およびプログラムの実行を制御する方法 |
| JP4736354B2 (ja) * | 2003-06-12 | 2011-07-27 | 富士ゼロックス株式会社 | コントローラ、画像処理装置およびプログラムの実行を制御する方法 |
| JP2006127466A (ja) * | 2004-09-29 | 2006-05-18 | Denso Corp | マイクロコンピュータ |
| JP2009230410A (ja) * | 2008-03-21 | 2009-10-08 | Ntt Electornics Corp | 情報処理装置及び無線通信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3896372B2 (ja) | データ処理システム | |
| JP4515093B2 (ja) | Ｃｐｕのパワーダウン方法及びそのための装置 | |
| US6675305B1 (en) | Power saving in a USB peripheral by providing gated clock signal to CSR block in response to a local interrupt generated when an operation is to be performed | |
| JP2006107127A (ja) | 半導体集積回路装置 | |
| JP2002006991A (ja) | コンピュータシステム及び冷却ファンの回転数制御方法 | |
| US5515539A (en) | Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom | |
| KR20020007294A (ko) | 대기동안에 다른 데이터 처리 유닛의 메모리로의 액세스를가지는 데이터 처리 유닛 | |
| JP2003044356A (ja) | メモリマッピング方式 | |
| US7321980B2 (en) | Software power control of circuit modules in a shared and distributed DMA system | |
| US7093148B2 (en) | Microcontroller Operable in normal and low speed modes utilizing control signals for executing commands in a read-only memory during the low speed modes | |
| JP2000010783A (ja) | 電子機器のプログラム制御方法 | |
| JP2003242025A (ja) | マイクロコンピュータ回路のメモリ管理方式 | |
| JP2000105639A (ja) | 省電力化回路 | |
| KR101236393B1 (ko) | 전자장치 및 그 제어방법 | |
| JPH11288409A (ja) | マイクロコンピュータ | |
| CN117812682A (zh) | 降低蓝牙芯片功耗的方法、低功耗蓝牙芯片 | |
| JPH0883137A (ja) | 電子回路 | |
| JP2001155784A (ja) | バッテリパックの通信装置 | |
| JP2000250759A (ja) | フラッシュメモリのブートブロック書き込み方法 | |
| JP2004013337A (ja) | 不揮発性メモリ内蔵マイクロコンピュータ | |
| JP3190735B2 (ja) | メモリチップセレクト切換回路 | |
| JPH04340119A (ja) | 情報処理装置 | |
| JPH04140810A (ja) | 情報処理装置 | |
| JP2002149291A (ja) | デバイスの初期化方法およびデバイスを省電力設定可能な情報処理装置 | |
| JPH11353161A (ja) | 制御プログラムの起動方法 |