JPH11288409A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH11288409A JPH11288409A JP10090166A JP9016698A JPH11288409A JP H11288409 A JPH11288409 A JP H11288409A JP 10090166 A JP10090166 A JP 10090166A JP 9016698 A JP9016698 A JP 9016698A JP H11288409 A JPH11288409 A JP H11288409A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- nonvolatile memory
- cpu
- block transfer
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Power Sources (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【課題】 マイクロコンピュータにより低消費電力の動
作モードをもたせる。 【解決手段】 ＦＬＡＳＨ−ＥＥＰＲＯＭ１停止後の分
岐先アドレスをＲＡＭ分岐先格納レジスタ１８にセット
し、ブロック転送状態フラグ１９をセットする。ＦＬＡ
ＳＨ−ＥＥＰＲＯＭ１の０００Ｈ−０３ＦＦＨ番地のデ
ータをＲＡＭ２へブロック転送する。転送が終了する
と、ブロック転送状態フラグ１９をクリアし、クロック
選択信号６によりセレクタ７から出力されるクロックを
低周波発振器５側に切り替える。消電電力の大きいＦＬ
ＡＳＨ−ＥＥＰＲＯＭＩの動作を停止する。この後ＣＰ
Ｕ３はＲＡＭ２からの命令により動作する。
作モードをもたせる。 【解決手段】 ＦＬＡＳＨ−ＥＥＰＲＯＭ１停止後の分
岐先アドレスをＲＡＭ分岐先格納レジスタ１８にセット
し、ブロック転送状態フラグ１９をセットする。ＦＬＡ
ＳＨ−ＥＥＰＲＯＭ１の０００Ｈ−０３ＦＦＨ番地のデ
ータをＲＡＭ２へブロック転送する。転送が終了する
と、ブロック転送状態フラグ１９をクリアし、クロック
選択信号６によりセレクタ７から出力されるクロックを
低周波発振器５側に切り替える。消電電力の大きいＦＬ
ＡＳＨ−ＥＥＰＲＯＭＩの動作を停止する。この後ＣＰ
Ｕ３はＲＡＭ２からの命令により動作する。
Description
【０００１】
【発明の属する技術分野】本発明は、内蔵するＲＯＭな
どの不揮発性メモリに格納されたプログラムにより、内
蔵するＲＡＭに格納されたデータをＣＰＵが処理するマ
イクロコンピュータ（以下、マイコンと称す）に関す
る。
どの不揮発性メモリに格納されたプログラムにより、内
蔵するＲＡＭに格納されたデータをＣＰＵが処理するマ
イクロコンピュータ（以下、マイコンと称す）に関す
る。
【０００２】
【従来の技術】マイコン、特にシングルチップマイコン
が利用される例えばＡＶ機器などのセットでは、停電時
などのコンセントからの外部電力が供給されない場合に
は、セットの内部蓄電池（乾電池またはコンセントから
電力が供給されているときに蓄電しておいたコンデンサ
など）でマイコンを動作させ、時計用データの更新など
を処理させることがよく行われる。しかし、停電が長く
続いたときなどに内部蓄電池の電力をマイコンが使い果
たしてしまった場合、マイコン停止によるデータの化
け、またはリセットなどが生じてしまうことになる。
が利用される例えばＡＶ機器などのセットでは、停電時
などのコンセントからの外部電力が供給されない場合に
は、セットの内部蓄電池（乾電池またはコンセントから
電力が供給されているときに蓄電しておいたコンデンサ
など）でマイコンを動作させ、時計用データの更新など
を処理させることがよく行われる。しかし、停電が長く
続いたときなどに内部蓄電池の電力をマイコンが使い果
たしてしまった場合、マイコン停止によるデータの化
け、またはリセットなどが生じてしまうことになる。
【０００３】
【発明が解決しようとする課題】従来のシングルチップ
マイコンが持つ低消費電力動作モードでは、動作クロッ
クを２系統以上もち、周波数の最も低い動作クロックに
てＣＰＵおよびプログラムメモリなどの回路を動作させ
ることによってチップ内部の充放電電流分を低下させ、
低消費電力化を行っていた。しかし、上述のようにマイ
コンの低消費電力動作モードのより低消費電力化要求は
強い。
マイコンが持つ低消費電力動作モードでは、動作クロッ
クを２系統以上もち、周波数の最も低い動作クロックに
てＣＰＵおよびプログラムメモリなどの回路を動作させ
ることによってチップ内部の充放電電流分を低下させ、
低消費電力化を行っていた。しかし、上述のようにマイ
コンの低消費電力動作モードのより低消費電力化要求は
強い。
【０００４】本発明の目的は、回路の増加を最小限に押
えて、より低消費電力の動作モードをもつマイクロコン
ピュータの動作方法およびマイクロコンピュータを提供
することである。
えて、より低消費電力の動作モードをもつマイクロコン
ピュータの動作方法およびマイクロコンピュータを提供
することである。
【０００５】
【課題を解決するための手段】本発明のマイクロコンピ
ュータの動作方法は、不揮発性メモリからプログラムの
一部をＲＡＭに転送し、不揮発性メモリの動作を停止さ
せ、ＲＡＭに転送されたプログラムによりＣＰＵ動作を
行う。
ュータの動作方法は、不揮発性メモリからプログラムの
一部をＲＡＭに転送し、不揮発性メモリの動作を停止さ
せ、ＲＡＭに転送されたプログラムによりＣＰＵ動作を
行う。
【０００６】本発明は、プログラムが格納されている不
揮発性メモリ（FLASH-EEPROM,UV-FROM,ROMなど）の動作
を停止した状態で、動作停止前に不揮発性メモリからプ
ログラムの一部を転送しておいたＲＡＭからの命令でＣ
ＰＵが動作することで、より低電力消費の動作を実施す
るものである。
揮発性メモリ（FLASH-EEPROM,UV-FROM,ROMなど）の動作
を停止した状態で、動作停止前に不揮発性メモリからプ
ログラムの一部を転送しておいたＲＡＭからの命令でＣ
ＰＵが動作することで、より低電力消費の動作を実施す
るものである。
【０００７】もちろん、メインのプログラムメモリを停
止することになるため、低消費電力動作モード時にはプ
ログラムの命令ステップ数の制限、およびＲＡＭの一部
へプログラムを書き込むためにＲＡＭに格納できるデー
タ数の制限を行うことになるが、一般的に低消費電力動
作モード時にマイコンに処理させたいことは限られてお
り、つまり、必要なプログラムステップ数およびデータ
数は少ないので、実使用上問題となることは少ない。ま
た、不揮発性メモリの、ＲＡＭへ転送されていないアド
レス領域がＣＰＵからアクセスされた場合は、これが低
消費電力動作モードの解除トリガとなり、不揮発性メモ
リを起動して動作を続ける。
止することになるため、低消費電力動作モード時にはプ
ログラムの命令ステップ数の制限、およびＲＡＭの一部
へプログラムを書き込むためにＲＡＭに格納できるデー
タ数の制限を行うことになるが、一般的に低消費電力動
作モード時にマイコンに処理させたいことは限られてお
り、つまり、必要なプログラムステップ数およびデータ
数は少ないので、実使用上問題となることは少ない。ま
た、不揮発性メモリの、ＲＡＭへ転送されていないアド
レス領域がＣＰＵからアクセスされた場合は、これが低
消費電力動作モードの解除トリガとなり、不揮発性メモ
リを起動して動作を続ける。
【０００８】また、本発明のマイクロコンピュータは、
不揮発性メモリの停止後のＲＡＭへの分岐先アドレスが
格納されるＲＡＭ分岐先格納レジスタと、不揮発性メモ
リからＲＡＭへのデータのブロック転送を示すブロック
転送状態フラグと、不揮発性メモリへの動作停止信号を
発生する動作停止信号生成回路と、通常動作モードから
低消費電力動作モードへ移行する命令を受けると、動作
停止信号生成回路により動作停止信号を発生させＲＡＭ
分岐先格納レジスタに、不揮発性メモリ停止後のＲＡＭ
への分岐先アドレスをセットし、ブロック転送状態をセ
ットし、不揮発性メモリの所定の領域のデータをＲＡＭ
へブロック転送し、転送が終了すると、ブロック転送状
態フラグをクリアし、ＣＰＵの動作ブロックを高周波数
から低周波数に切り替える制御手段を有する。
不揮発性メモリの停止後のＲＡＭへの分岐先アドレスが
格納されるＲＡＭ分岐先格納レジスタと、不揮発性メモ
リからＲＡＭへのデータのブロック転送を示すブロック
転送状態フラグと、不揮発性メモリへの動作停止信号を
発生する動作停止信号生成回路と、通常動作モードから
低消費電力動作モードへ移行する命令を受けると、動作
停止信号生成回路により動作停止信号を発生させＲＡＭ
分岐先格納レジスタに、不揮発性メモリ停止後のＲＡＭ
への分岐先アドレスをセットし、ブロック転送状態をセ
ットし、不揮発性メモリの所定の領域のデータをＲＡＭ
へブロック転送し、転送が終了すると、ブロック転送状
態フラグをクリアし、ＣＰＵの動作ブロックを高周波数
から低周波数に切り替える制御手段を有する。
【０００９】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１０】図１を参照すると、本発明の一実施形態の
シングルチップマイコンは、６０Ｋバイトの容量をも
つ、プログラム格納用のＦＬＡＳＨ−ＥＥＰＲＯＭ１
と、２Ｋバイトの容量をもつ、主にデータを格納するた
めのＲＡＭ２と、８ビットＣＰＵ３と、高速動作時のク
ロックを生成する高周波数発振器４と、低消費電力動作
時のクロックを生成する低周波数発振器５と、クロック
選択信号６によりＣＰＵ３へのクロックを切り替えるセ
レクタ７と、データバス１６と、命令バス１７で構成さ
れている。
シングルチップマイコンは、６０Ｋバイトの容量をも
つ、プログラム格納用のＦＬＡＳＨ−ＥＥＰＲＯＭ１
と、２Ｋバイトの容量をもつ、主にデータを格納するた
めのＲＡＭ２と、８ビットＣＰＵ３と、高速動作時のク
ロックを生成する高周波数発振器４と、低消費電力動作
時のクロックを生成する低周波数発振器５と、クロック
選択信号６によりＣＰＵ３へのクロックを切り替えるセ
レクタ７と、データバス１６と、命令バス１７で構成さ
れている。
【００１１】ＦＬＡＳＨ−ＥＥＰＦＲＯＭ１はＣＰＵ３
からのフェッチ信号１０がアクティブのときにそのとき
のアドレス信号８で指定されるデータを命令バス１７を
経由してＣＰＵ３に出力し、ＣＰＵ３からのリード信号
１１がアクティブの時に、アドレス信号８で指定される
データをデータバス１６へ出力する。また、ＣＰＵ３か
らの動作停止信号９によって動作停止する。
からのフェッチ信号１０がアクティブのときにそのとき
のアドレス信号８で指定されるデータを命令バス１７を
経由してＣＰＵ３に出力し、ＣＰＵ３からのリード信号
１１がアクティブの時に、アドレス信号８で指定される
データをデータバス１６へ出力する。また、ＣＰＵ３か
らの動作停止信号９によって動作停止する。
【００１２】ＲＡＭ２は、ＣＰＵ３からのフェッチ信号
１５がアクティブ時にそのときのアドレス信号１２で指
定されるデータを命令バス１７を経由して、ＣＰＵ３へ
出力し、リード信号１３がアクティブの時にそのときの
アドレス信号１２で指定されるデータをデータバス１６
へ出力する。また、ライト信号１４がアクティブ時にそ
のときのアドレス信号１２で指定される領域へデータバ
ス１６のデータを格納する。
１５がアクティブ時にそのときのアドレス信号１２で指
定されるデータを命令バス１７を経由して、ＣＰＵ３へ
出力し、リード信号１３がアクティブの時にそのときの
アドレス信号１２で指定されるデータをデータバス１６
へ出力する。また、ライト信号１４がアクティブ時にそ
のときのアドレス信号１２で指定される領域へデータバ
ス１６のデータを格納する。
【００１３】ＣＰＵ３は、従来の回路に加えて内部にＦ
ＡＳＨ−ＥＥＰＲＯＭ１停止後のＲＡＭ分岐先アドレス
を格納するＲＡＭ分岐先アドレス格納レジスタ１８と、
ＦＬＡＳＨ−ＥＥＰＲＯＭ１→ＲＡＭ２への下位１Ｋア
ドレス分データのブロック転送状態を示すブロック転送
状態フラグ１９と、ＦＬＡＳＨ−ＥＥＰＲＯＭ動作停止
信号９の生成回路２０をもつ。なお、ＦＬＡＳＨ−ＥＥ
ＰＲＯＭ動作停止信号９の生成回路２０はＦＬＡＳＨ−
ＥＥＰＲＯＭ１→ＲＡＭ２への下位１Ｋアドレス分デー
タのブロック転送が完了した時点で動作停止信号９をア
クティブにし、プログラムアドレスが０４００Ｈ番地以
上ＥＦＦＦＨ番地以下（図３（２）参照）を指したとき
に動作停止信号９をインアクテイィブにする簡単な論理
回路である。
ＡＳＨ−ＥＥＰＲＯＭ１停止後のＲＡＭ分岐先アドレス
を格納するＲＡＭ分岐先アドレス格納レジスタ１８と、
ＦＬＡＳＨ−ＥＥＰＲＯＭ１→ＲＡＭ２への下位１Ｋア
ドレス分データのブロック転送状態を示すブロック転送
状態フラグ１９と、ＦＬＡＳＨ−ＥＥＰＲＯＭ動作停止
信号９の生成回路２０をもつ。なお、ＦＬＡＳＨ−ＥＥ
ＰＲＯＭ動作停止信号９の生成回路２０はＦＬＡＳＨ−
ＥＥＰＲＯＭ１→ＲＡＭ２への下位１Ｋアドレス分デー
タのブロック転送が完了した時点で動作停止信号９をア
クティブにし、プログラムアドレスが０４００Ｈ番地以
上ＥＦＦＦＨ番地以下（図３（２）参照）を指したとき
に動作停止信号９をインアクテイィブにする簡単な論理
回路である。
【００１４】図２に低消費電力動作モードへの移行と通
常動作モードへの復帰の手順を示すフローチャートを示
す。また、図３（１），（２）に通常動作モード時と低
消費電力モード時のアドレスマップを示す。
常動作モードへの復帰の手順を示すフローチャートを示
す。また、図３（１），（２）に通常動作モード時と低
消費電力モード時のアドレスマップを示す。
【００１５】通常動作モードにおけるＦＬＡＳＨ−ＥＥ
ＲＰＲＯＭ１からプログラムで「ＦＬＡＳＨ−ＥＥＰＲ
ＯＭ停止後の分岐先アドレスを指定して、低消費電力動
作モードへ移行する命令」をトリガーとしてＣＰＵ３は
図２のステップ２１〜２５の処理を行い、ＦＬＡＳＨ−
ＥＥＰＲＯＭ２の動作を停止する。なお、ＦＬＡＳＨ−
ＥＥＰＲＯＭ１停止後の分岐先アドレスはステップ２６
でのＲＡＭ２からの命令動作のスタートアドレスであ
り、図３（２）に示すように０３ＦＦＨ番地以下である
必要がある。また、このアドレスはステップ２１でＲＡ
Ｍ分岐先格納レジスタ１８に格納され、ステップ２６で
ＣＰＵ３内のプログラムカウンタ（図示せず）に転送さ
れることでＲＡＭ２の動作開始時のアドレスとなる。ス
テップ２３のブロック転送は、ＣＰＵ３がＦＬＡＳＨ−
ＥＥＰＲＯＭ１のアドレス８とＲＡＭ２のアドレス１２
を０００Ｈから０３ＦＦＨまでインクリメントしながら
各アドレスの変化が確定したタイミングでＦＬＡＳＨ−
ＥＥＰＲＯＭ１のリード信号１１とＲＡＭ２のライト信
号１４をアクティブにすることを繰り返すことで実現さ
れる。
ＲＰＲＯＭ１からプログラムで「ＦＬＡＳＨ−ＥＥＰＲ
ＯＭ停止後の分岐先アドレスを指定して、低消費電力動
作モードへ移行する命令」をトリガーとしてＣＰＵ３は
図２のステップ２１〜２５の処理を行い、ＦＬＡＳＨ−
ＥＥＰＲＯＭ２の動作を停止する。なお、ＦＬＡＳＨ−
ＥＥＰＲＯＭ１停止後の分岐先アドレスはステップ２６
でのＲＡＭ２からの命令動作のスタートアドレスであ
り、図３（２）に示すように０３ＦＦＨ番地以下である
必要がある。また、このアドレスはステップ２１でＲＡ
Ｍ分岐先格納レジスタ１８に格納され、ステップ２６で
ＣＰＵ３内のプログラムカウンタ（図示せず）に転送さ
れることでＲＡＭ２の動作開始時のアドレスとなる。ス
テップ２３のブロック転送は、ＣＰＵ３がＦＬＡＳＨ−
ＥＥＰＲＯＭ１のアドレス８とＲＡＭ２のアドレス１２
を０００Ｈから０３ＦＦＨまでインクリメントしながら
各アドレスの変化が確定したタイミングでＦＬＡＳＨ−
ＥＥＰＲＯＭ１のリード信号１１とＲＡＭ２のライト信
号１４をアクティブにすることを繰り返すことで実現さ
れる。
【００１６】なお、ブロック転送状態フラグ１９は、ス
テップ２２でセットされ、ステップ２４でクリアされ
る。この期間にＣＰＵ１への割り込み信号が発生した場
合は、割り込み処理回路（不図示）はこのフラグ１９の
状態によりＦＬＡＳＨ−ＥＥＰＲＯＭ１→ＲＡＭ２ブロ
ック転送中であることを認識し、プログラムカウンタ値
を「低消費電力動作モードへ移行する命令」の前のアド
レスへ戻したスタックし、割り込みルーチン処理後、再
度「低消費電力動作モードへ移行する命令」によるステ
ップ２１からの処理を行う。変形例としては、ブロック
転送処理を優先させるために、割り込み処理回路は転送
状態フラグ１９の状態によりブロック転送中であること
を認識し、割り込み処理を保留しておくということでも
よい。
テップ２２でセットされ、ステップ２４でクリアされ
る。この期間にＣＰＵ１への割り込み信号が発生した場
合は、割り込み処理回路（不図示）はこのフラグ１９の
状態によりＦＬＡＳＨ−ＥＥＰＲＯＭ１→ＲＡＭ２ブロ
ック転送中であることを認識し、プログラムカウンタ値
を「低消費電力動作モードへ移行する命令」の前のアド
レスへ戻したスタックし、割り込みルーチン処理後、再
度「低消費電力動作モードへ移行する命令」によるステ
ップ２１からの処理を行う。変形例としては、ブロック
転送処理を優先させるために、割り込み処理回路は転送
状態フラグ１９の状態によりブロック転送中であること
を認識し、割り込み処理を保留しておくということでも
よい。
【００１７】以上、ステップ２１〜２５が完了すると、
ステップ２６のＲＡＭ２からの命令動作を行う低消費電
力動作モードとなる。このときはＦＬＡＳＨ−ＥＥＰＲ
ＯＭ１を停止するために、図３（２）に示すようにプロ
グラム領域、データ領域が減少することになるが、一般
的に低消費電力動作モード時のマイコンでの処理量は少
ないため、ユーザーが使用する上で問題となることは少
ない。
ステップ２６のＲＡＭ２からの命令動作を行う低消費電
力動作モードとなる。このときはＦＬＡＳＨ−ＥＥＰＲ
ＯＭ１を停止するために、図３（２）に示すようにプロ
グラム領域、データ領域が減少することになるが、一般
的に低消費電力動作モード時のマイコンでの処理量は少
ないため、ユーザーが使用する上で問題となることは少
ない。
【００１８】次に、ステップ２７以降が通常モードへの
復帰を示す手順である。ＲＡＭ２内のプログラムにおい
て、０４００Ｈ以降のアドレス（ＲＡＭ２のプログラム
上限アドレス以降）への分岐命令、または割り込みによ
り０４００Ｈ以降に配置された割り込みルーチンへの分
岐が発生した場合は、ＣＰＵ３はＦＬＡＳＨ−ＥＥＰＲ
ＯＭ１を起動し、以降ＦＬＡＳＨ−ＥＥＰＲＯＭ１から
の命令動作を行う。
復帰を示す手順である。ＲＡＭ２内のプログラムにおい
て、０４００Ｈ以降のアドレス（ＲＡＭ２のプログラム
上限アドレス以降）への分岐命令、または割り込みによ
り０４００Ｈ以降に配置された割り込みルーチンへの分
岐が発生した場合は、ＣＰＵ３はＦＬＡＳＨ−ＥＥＰＲ
ＯＭ１を起動し、以降ＦＬＡＳＨ−ＥＥＰＲＯＭ１から
の命令動作を行う。
【００１９】本実施形態においては、例えば電源電圧５
Ｖ、３２ＫＨｚの低周波数発振器５で常温でマイコンを
動作させた場合に、１００μＡ程度の電源電流を消費す
るが、このうち約８０μＡはＦＬＡＳＨ−ＥＥＰＲＯＭ
１にて消費されており、これを動作停止することによ
り、従来の１／５程度まで消費電力を低減することがで
きる。
Ｖ、３２ＫＨｚの低周波数発振器５で常温でマイコンを
動作させた場合に、１００μＡ程度の電源電流を消費す
るが、このうち約８０μＡはＦＬＡＳＨ−ＥＥＰＲＯＭ
１にて消費されており、これを動作停止することによ
り、従来の１／５程度まで消費電力を低減することがで
きる。
【００２０】また、例えば６０ＫバイトのＲＯＭと２Ｋ
バイトのＲＡＭを内蔵した８ビットマイコンにおいて
も、電源電圧５Ｖ、３２ＫＨｚの低周波数発振器５で常
温でマイコンを動作させた場合に、３０μＡ程度の電源
電流を消費するが、このうち約１０μＡはＲＯＭにて消
費されており、ＲＯＭを停止することにより、従来の２
／３程度まで消費電力を低減することができる。
バイトのＲＡＭを内蔵した８ビットマイコンにおいて
も、電源電圧５Ｖ、３２ＫＨｚの低周波数発振器５で常
温でマイコンを動作させた場合に、３０μＡ程度の電源
電流を消費するが、このうち約１０μＡはＲＯＭにて消
費されており、ＲＯＭを停止することにより、従来の２
／３程度まで消費電力を低減することができる。
【００２１】以上の実施形態においてはプログラムを格
納する不揮発性メモリとしてＦＬＡＳＨ−ＥＥＰＲＯＭ
を用いたが、ＵＶ−ＥＰＲＯＭやＲＯＭを使用すること
もできる。また、プログラムメモリ１およびＲＡＭ２の
サイズをそれぞれ６０Ｋバイト、２Ｋバイトとしたが、
このサイズに制限はない。また、ＲＡＭ２へのブロック
転送データとして１Ｋバイトを用いたが、サイズの制限
はなく、またはプログラムによる可変値とすることもで
きる。また、発振周波数の違う２つの発振器をもつマイ
コンの例を用いたが、発振器を１つしかもたない場合や
３つ以上をもつ場合、または発振器を内蔵せず端子から
クロックを入力するタイプのシングルチップマイコンに
おいても同様の効果が得られる。また、周波数の違う発
振器の切り替えをＣＰＵによるハードウェア制御とした
が、プログラムによるソフトウェア制御でもよい。ま
た、実施形態はプログラムの「低消費電力動作モードへ
移行する命令」という１命令を受けて、ＣＰＵ３のハー
ドウェアによりプログラムメモリ１→ＲＡＭブロック転
送とプログラムメモリ１の動作停止を実行させたが、こ
れをソフトウェア制御にし、「プログラムメモリ停止命
令」を実現する回路だけを従来回路に付加した最小限の
ハードウェア構成で、ソフトウェアによりそのほとんど
の処理を実現するようにしてもよい。また、実施形態の
中にも書いたが、ブロック転送動作中の割り込み発生に
ついては、割り込み処理を保留させる制御方法でもよ
い。
納する不揮発性メモリとしてＦＬＡＳＨ−ＥＥＰＲＯＭ
を用いたが、ＵＶ−ＥＰＲＯＭやＲＯＭを使用すること
もできる。また、プログラムメモリ１およびＲＡＭ２の
サイズをそれぞれ６０Ｋバイト、２Ｋバイトとしたが、
このサイズに制限はない。また、ＲＡＭ２へのブロック
転送データとして１Ｋバイトを用いたが、サイズの制限
はなく、またはプログラムによる可変値とすることもで
きる。また、発振周波数の違う２つの発振器をもつマイ
コンの例を用いたが、発振器を１つしかもたない場合や
３つ以上をもつ場合、または発振器を内蔵せず端子から
クロックを入力するタイプのシングルチップマイコンに
おいても同様の効果が得られる。また、周波数の違う発
振器の切り替えをＣＰＵによるハードウェア制御とした
が、プログラムによるソフトウェア制御でもよい。ま
た、実施形態はプログラムの「低消費電力動作モードへ
移行する命令」という１命令を受けて、ＣＰＵ３のハー
ドウェアによりプログラムメモリ１→ＲＡＭブロック転
送とプログラムメモリ１の動作停止を実行させたが、こ
れをソフトウェア制御にし、「プログラムメモリ停止命
令」を実現する回路だけを従来回路に付加した最小限の
ハードウェア構成で、ソフトウェアによりそのほとんど
の処理を実現するようにしてもよい。また、実施形態の
中にも書いたが、ブロック転送動作中の割り込み発生に
ついては、割り込み処理を保留させる制御方法でもよ
い。
【００２２】
【発明の効果】以上説明したように、本発明は、消費電
力の大きい大容量高速の不揮発性メモリを停止した動作
モードを提供することにより、従来に比べてより低消費
電力の動作モードを実現できる。
力の大きい大容量高速の不揮発性メモリを停止した動作
モードを提供することにより、従来に比べてより低消費
電力の動作モードを実現できる。
【００２３】なお、実施形態の動作でも述べたように、
本発明では大容量の不揮発性メモリを停止させるため低
消費電力動作モード時に動作させるプログラムのステッ
プ数の制限、およびＲＡＭの一部をプログラムの格納に
使うため、処理するデータ数の制限を行うことになるが
（図３（１），（２）参照）、低消費電力モード時にマ
イコンを使用したセット上でマイコンに処理させたいこ
とは限られており、実使用上ほとんどのケースで問題と
はならない。
本発明では大容量の不揮発性メモリを停止させるため低
消費電力動作モード時に動作させるプログラムのステッ
プ数の制限、およびＲＡＭの一部をプログラムの格納に
使うため、処理するデータ数の制限を行うことになるが
（図３（１），（２）参照）、低消費電力モード時にマ
イコンを使用したセット上でマイコンに処理させたいこ
とは限られており、実使用上ほとんどのケースで問題と
はならない。
【００２４】例えばミニコンポやＶＴＲなどのＡＶ機器
に使用されるシングルチップマイコンでの低消費電力動
作モードは、停電時などのコンセントからの電源供給が
ストップした際のセットの内部蓄電池（乾電池または、
コンセントからの電源供給時に蓄電されたコンデンサ）
での動作時に使用され、時間データの更新などの処理を
行う程度で、ＣＤやＶＴＲの再生制御とか複雑な表示制
御とかいった、プログラムメモリ内の大部分のプログラ
ムは必要とされない。
に使用されるシングルチップマイコンでの低消費電力動
作モードは、停電時などのコンセントからの電源供給が
ストップした際のセットの内部蓄電池（乾電池または、
コンセントからの電源供給時に蓄電されたコンデンサ）
での動作時に使用され、時間データの更新などの処理を
行う程度で、ＣＤやＶＴＲの再生制御とか複雑な表示制
御とかいった、プログラムメモリ内の大部分のプログラ
ムは必要とされない。
【図１】本発明の一実施形態のシングルチップマイコン
の構成図である。
の構成図である。
【図２】図１のシングルチップマイコンにおける、低消
費電力動作モードの移行と通常動作モードへの復帰の手
順を示すフローチャートである。
費電力動作モードの移行と通常動作モードへの復帰の手
順を示すフローチャートである。
【図３】通常動作モード時と低消費電力モード時のアド
レスマップを示す図である。
レスマップを示す図である。
１ ＦＬＡＳＨ−ＥＥＰＲＯＭ ２ ＲＡＭ ３ ＣＰＵ ４ 高周波発振器 ５ 低周波発振器 ６ クロック選択信号 ７ セレクタ ８ アドレス ９ 動作停止信号 １０ フェッチ信号 １１ リード信号 １２ アドレス １３ リード信号 １４ ライト信号 １５ フェッチ信号 １６ データバス １７ 命令バス １８ ＲＡＭ分岐先格納レジスタ １９ ブロック転送状態フラグ ２０ 動作停止信号生成回路 ２１〜２８ ステップ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年３月２９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】
【課題を解決するための手段】本発明のマイクロコンピ
ュータの動作方法は、不揮発性メモリ停止後のプログラ
ムメモリの分岐先アドレスとしてＲＡＭのスタートアド
レスをセットし、不揮発性メモリからプログラムの一部
をＲＡＭの前記スタートアドレスで示されるエリアに転
送し、不揮発性メモリの動作を停止させ、ＲＡＭに転送
されたプログラムによりＣＰＵ動作を行う。
ュータの動作方法は、不揮発性メモリ停止後のプログラ
ムメモリの分岐先アドレスとしてＲＡＭのスタートアド
レスをセットし、不揮発性メモリからプログラムの一部
をＲＡＭの前記スタートアドレスで示されるエリアに転
送し、不揮発性メモリの動作を停止させ、ＲＡＭに転送
されたプログラムによりＣＰＵ動作を行う。
Claims (8)
- 【請求項１】 内蔵する不揮発性メモリに格納されたプ
ログラムにより、内蔵するＲＡＭに格納されたデータを
ＣＰＵが処理するマイクロコンピュータのＣＰＵ動作方
法において、 前記不揮発性メモリからプログラムの一部を前記ＲＡＭ
に転送し、前記不揮発性メモリの動作を停止させ、前記
ＲＡＭに転送されたプログラムによりＣＰＵ動作を行う
ことを特徴とする、マイクロコンピュータの動作方法。 - 【請求項２】 前記不揮発性メモリの、プログラムが前
記ＲＡＭへ転送されていない領域へのアクセスが発生す
ると、前記ＣＰＵは前記不揮発性メモリを起動し、以降
前記不揮発性メモリからのプログラムにより動作を行
う、請求項１記載の方法。 - 【請求項３】 内蔵する不揮発性メモリに格納されたプ
ログラムにより、内蔵するＲＡＭに格納されたデータを
ＣＰＵが処理するマイクロコンピュータの動作方法にお
いて、 前記不揮発性メモリ停止後の分岐先アドレスである前記
ＲＡＭのスタートアドレスをセットするステップと、 前記不揮発性メモリから前記ＲＡＭへのデータのブロッ
ク転送状態を示すブロック転送状態フラグをセットする
ステップと、 前記不揮発性メモリの所定の領域のデータを前記ＲＡＭ
へブロック転送するステップと、 前記ブロック転送状態フラグをクリアするステップと、 前記不揮発性メモリの動作を停止させるステップと、 前記ＲＡＭからの命令によりＣＰＵが動作するステップ
を有することを特徴とするマイクロコンピュータの動作
方法。 - 【請求項４】 前記ＣＰＵに供給されるクロックを高周
波数から低周波数に切り替えることにより前記不揮発性
メモリの動作を停止させる、請求項１または３記載の方
法。 - 【請求項５】 不揮発性メモリに格納されたプログラム
により、ＲＡＭに格納されたデータをＣＰＵが処理する
マイクロコンピュータにおいて、 前記不揮発性メモリの停止後の前記ＲＡＭへの分岐先ア
ドレスが格納されるＲＡＭ分岐先格納レジスタと、 前記不揮発性メモリから前記ＲＡＭへのデータのブロッ
ク転送を示すブロック転送状態フラグと、 前記不揮発性メモリへの動作停止信号を発生する動作停
止信号生成回路と、 通常動作モードから低消費電力動作モードへ移行する命
令を受けると、前記動作停止信号生成回路より動作停止
信号を発生させ前記ＲＡＭ分岐先格納レジスタに、前記
不揮発性メモリ停止後のＲＡＭへの分岐先アドレスをセ
ットし、前記ブロック転送状態フラグをセットし、前記
不揮発性メモリの所定の領域のデータを前記ＲＡＭへブ
ロック転送し、転送が終了すると、前記ブロック転送状
態フラグをクリアし、ＣＰＵの動作ブロックを高周波数
から低周波数に切り替える制御手段を有することを特徴
とするマイクロコンピュータ。 - 【請求項６】 前記不揮発性メモリから前記ＲＡＭへの
データ転送中にＣＰＵへ割り込み信号が発生すると、Ｃ
ＰＵ内の割り込み処理回路は、前記ブロック転送状態フ
ラグにより前記不揮発性メモリから前記ＲＡＭのデータ
転送中であることを認識し、プログラムカウンタ値を前
記移行命令を受ける前のアドレスへ戻し、割り込みルー
チン処理後、前記移行命令を受けた後の処理を行う、請
求項５記載のマイクロコンピュータ。 - 【請求項７】 前記不揮発性メモリから前記ＲＡＭへの
データ転送中にＣＰＵへ割り込み信号が発生するとＣＰ
Ｕ内の割り込み処理回路は、前記ブロック転送状態フラ
グにより前記不揮発性メモリから前記ＲＡＭのデータ転
送中であることを認識し、割り込み処理を前記ブロック
転送状態フラグがクリアされるまで保留する、請求項５
記載のマイクロコンピュータ。 - 【請求項８】 前記制御手段がソフトウエアによる制御
手段である、請求項５記載のマイクロコンピュータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10090166A JPH11288409A (ja) | 1998-04-02 | 1998-04-02 | マイクロコンピュータ |
| DE19915460A DE19915460C2 (de) | 1998-04-02 | 1999-04-06 | Microcomputer mit verbessertem Stromsparmodus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10090166A JPH11288409A (ja) | 1998-04-02 | 1998-04-02 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11288409A true JPH11288409A (ja) | 1999-10-19 |
Family
ID=13990909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10090166A Pending JPH11288409A (ja) | 1998-04-02 | 1998-04-02 | マイクロコンピュータ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH11288409A (ja) |
| DE (1) | DE19915460C2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001071718A1 (fr) * | 2000-03-22 | 2001-09-27 | Matsushita Electric Industrial Co., Ltd. | Unite a disque magnetique |
| US6625060B2 (en) | 2001-01-11 | 2003-09-23 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer with efficient program storage |
| JP2009230410A (ja) * | 2008-03-21 | 2009-10-08 | Ntt Electornics Corp | 情報処理装置及び無線通信装置 |
| WO2012008068A1 (ja) * | 2010-07-13 | 2012-01-19 | パナソニック株式会社 | マイクロコントローラ及びその制御方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62133558A (ja) * | 1985-12-05 | 1987-06-16 | Nec Corp | マイクロコンピユ−タ |
| JPS62117633U (ja) * | 1986-01-16 | 1987-07-25 | ||
| JP2702743B2 (ja) * | 1988-09-01 | 1998-01-26 | キヤノン株式会社 | 電子機器 |
-
1998
- 1998-04-02 JP JP10090166A patent/JPH11288409A/ja active Pending
-
1999
- 1999-04-06 DE DE19915460A patent/DE19915460C2/de not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001071718A1 (fr) * | 2000-03-22 | 2001-09-27 | Matsushita Electric Industrial Co., Ltd. | Unite a disque magnetique |
| US6625060B2 (en) | 2001-01-11 | 2003-09-23 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer with efficient program storage |
| JP2009230410A (ja) * | 2008-03-21 | 2009-10-08 | Ntt Electornics Corp | 情報処理装置及び無線通信装置 |
| WO2012008068A1 (ja) * | 2010-07-13 | 2012-01-19 | パナソニック株式会社 | マイクロコントローラ及びその制御方法 |
| JP2012022479A (ja) * | 2010-07-13 | 2012-02-02 | Panasonic Corp | マイクロコントローラ及びその制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19915460C2 (de) | 2002-06-27 |
| DE19915460A1 (de) | 1999-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5774703A (en) | Data processing system having a register controllable speed | |
| TW594484B (en) | Data processing system and data processor | |
| JPH07287699A (ja) | データ処理装置 | |
| JP2003122648A (ja) | 半導体記憶装置 | |
| EP0797152B1 (en) | Single-chip microcomputer with memory controller | |
| JPH11306009A (ja) | オンチッププログラミング能力を有する埋め込みフラッシュメモリを備えたマイクロコンピュータ、および埋め込みフラッシュメモリにデータをプログラムする方法 | |
| JP2009116851A (ja) | マイクロコンピュータシステム | |
| JP4991160B2 (ja) | 携帯端末用ダイナミックメモリ | |
| TW403880B (en) | Relocatable code storage in an integrated circuit with an embedded microcontroller | |
| JP3024308B2 (ja) | データ処理装置 | |
| JPH11288409A (ja) | マイクロコンピュータ | |
| JP2003044303A (ja) | コンピュータ装置 | |
| US6625060B2 (en) | Microcomputer with efficient program storage | |
| JP2004070854A (ja) | データプロセッサ | |
| JP2003131945A (ja) | キャッシュメモリ装置 | |
| US6370651B1 (en) | Synchronizing user commands to a microcontroller in a memory device | |
| US7093148B2 (en) | Microcontroller Operable in normal and low speed modes utilizing control signals for executing commands in a read-only memory during the low speed modes | |
| JPH0786787B2 (ja) | マイクロコンピュータ | |
| JP2004348327A (ja) | デジタル信号処理装置及びデジタル信号処理方法 | |
| JP4123345B2 (ja) | 不揮発性メモリ内蔵マイクロコンピュータ | |
| JP2021509990A (ja) | 不揮発性メモリアップデート装置及び方法 | |
| JP2003044356A (ja) | メモリマッピング方式 | |
| JP2007140878A (ja) | システムクロック生成回路 | |
| JP2000105701A (ja) | データ処理装置 | |
| JP2729012B2 (ja) | マイクロプロセッサの低消費電力化回路 |