JP2004348327A - デジタル信号処理装置及びデジタル信号処理方法 - Google Patents
デジタル信号処理装置及びデジタル信号処理方法 Download PDFInfo
- Publication number
- JP2004348327A JP2004348327A JP2003143102A JP2003143102A JP2004348327A JP 2004348327 A JP2004348327 A JP 2004348327A JP 2003143102 A JP2003143102 A JP 2003143102A JP 2003143102 A JP2003143102 A JP 2003143102A JP 2004348327 A JP2004348327 A JP 2004348327A
- Authority
- JP
- Japan
- Prior art keywords
- program
- value
- storage device
- address counter
- counter value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44521—Dynamic linking or loading; Link editing at or after load time, e.g. Java class loading
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- Microcomputers (AREA)
Abstract
【課題】ＤＳＰの処理をプログラムのダウンロード中にも実行することが可能なデジタル信号処理装置を提供する。
【解決手段】本発明のデジタル信号処理装置１は，外部から入力されたプログラムが格納されるプログラム記憶装置と，プログラム記憶装置のアドレスを示す値が格納されるアドレスカウンタ１０６を備え，外部から入力されたプログラムをプログラム記憶装置に転送するアクセス制御装置１０５と，プログラム記憶装置のアドレスを示す値が格納されるプログラムカウンタ１１２を備え，プログラム記憶装置に格納されたプログラムに基づいて演算処理を行う演算装置１１１とを備え，アクセス制御装置１０５は，アドレスカウンタ１０６の値とプログラムカウンタ１１２の値とに基づいて外部から入力されたプログラムをプログラム記憶装置に転送することを特徴とする。
【選択図】 図１
【解決手段】本発明のデジタル信号処理装置１は，外部から入力されたプログラムが格納されるプログラム記憶装置と，プログラム記憶装置のアドレスを示す値が格納されるアドレスカウンタ１０６を備え，外部から入力されたプログラムをプログラム記憶装置に転送するアクセス制御装置１０５と，プログラム記憶装置のアドレスを示す値が格納されるプログラムカウンタ１１２を備え，プログラム記憶装置に格納されたプログラムに基づいて演算処理を行う演算装置１１１とを備え，アクセス制御装置１０５は，アドレスカウンタ１０６の値とプログラムカウンタ１１２の値とに基づいて外部から入力されたプログラムをプログラム記憶装置に転送することを特徴とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は，プログラムデータ格納用ＲＡＭを搭載したデジタル信号処理装置及びデジタル信号処理方法に関するものである。
【０００２】
【従来の技術】
デジタル信号処理装置（ＤＳＰ；Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）は，デジタル信号処理を行うための演算処理装置である。ＤＳＰの内部構造はマイクロプロセッサの一種であるが，信号処理で非常に多く用いられる積和演算が高速に処理できるように，ハードウェア乗算器を有し，乗算と加算が同時に行えるなど，信号処理に特化した機能が実装されている。
【０００３】
ＤＳＰは，携帯電話などに用いられるキー操作や表示部などのユーザインターフェースの処理機能を始め，プログラム格納用ＲＡＭやＲＯＭなどから多様なプログラムを処理することにより，ＪＡＶＡバーチャルマシン（ＪＡＶＡ：登録商標）やＭＰ３再生装置などの処理機能をもつことができる。
【０００４】
【発明が解決しようとする課題】
しかしながら，従来の構成のＤＳＰでは，全てのプログラムのダウンロードが完了するまでは待機状態でなければならず，プログラムの実行開始までに時間がかかるという問題があった。
【０００５】
本発明は，上記問題点に鑑みてなされたものであり，本発明の目的は，ＤＳＰの処理をプログラムのダウンロード中にも実行することの可能な，新規かつ改良されたデジタル信号処理装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため，本発明の第１の観点によれば，外部から入力されたプログラムが格納されるプログラム記憶装置と，プログラム記憶装置のアドレスを示す値が格納されるアドレスカウンタを備え，外部から入力されたプログラムをプログラム記憶装置に転送するアクセス制御装置と，プログラム記憶装置のアドレスを示す値が格納されるプログラムカウンタを備え，かつ，プログラム記憶装置に格納されたプログラムに基づいて演算処理を行う演算装置とを備えることを特徴とするデジタル信号処理装置が提供される。そして，アクセス制御装置は，アドレスカウンタの値とプログラムカウンタの値とに基づいて外部から入力されたプログラムをプログラム記憶装置に転送する。
【０００７】
本発明の第１のデジタル信号処理装置によれば，プログラム記憶装置へ全てのプログラムのダウンロードが完了する前でも処理を開始させることができる。
【０００８】
また，上記課題を解決するため，本発明の第２の観点によれば，外部の記憶装置に格納されたプログラムをプログラム記憶装置に転送してプログラムを実行するデジタル信号処理装置であって，プログラム記憶装置は複数のバンクに分割され，複数のバンクに各々対応する各１ビットのステータスレジスタを有し，アドレスカウンタ値の属するバンクに対応するステータスレジスタの値が１であれば，プログラムカウンタ値の命令を実行する機能と，アドレスカウンタ値の属するバンクに対応するステータスレジスタの値が１でなければ，演算処理装置のクロックを停止状態にした後に，外部の記憶装置からプログラム記憶装置へアドレスカウンタ値の属するバンクに格納されるプログラムを転送し，アドレスカウンタ値の属するバンクに対応するステータスレジスタの値を１とし，後に，演算処理装置のクロックの停止状態を解除する機能と，を有することを特徴とするデジタル信号処理装置が提供される。
【０００９】
本発明の第２のデジタル信号処理装置によれば，プログラム記憶装置へ全てのプログラムのダウンロードが完了する前でも処理を開始させることができる。さらに，既にプログラムが転送されたバンクへは再度の転送が行われないので，プログラム記憶装置のバンクへ格納済みのプログラム命令を二重に転送することを防止できる。
【００１０】
【発明の実施の形態】
以下，本発明の好適な実施の形態について，添付図面を参照しながら詳細に説明する。なお，以下の説明及び添付図面において，略同一の機能及び構成を有する構成要素については，同一符号を付することにより，重複説明を省略する。
【００１１】
（第１の実施の形態）
まず，図１を参照しながら，第１の実施の形態にかかるデジタル信号処理装置の構成について説明する。図１は，第１の実施の形態にかかるデジタル信号処理装置の構成を示すブロック図である。
【００１２】
図１に示すように，デジタル信号処理装置１は，デュアルポートＲＡＭで構成されるプログラム格納用ＲＡＭ１０８（プログラム記憶装置），演算処理等を行う演算装置１１１の他，アクセス制御装置１０５，クロック制御装置１０７などを含んで構成される。そして，プログラム格納用ＲＡＭ１０８には，外部から入力（ダウンロード）されたプログラムが格納される。
【００１３】
アクセス制御装置１０５は，ダウンロードされたプログラムの命令などのデータの格納先であるプログラム格納用ＲＡＭ１０８のアドレスを決定する，アドレスカウンタ１０６を備える。
【００１４】
そして，アクセス制御装置１０５は，演算処理装置１２１や外部記憶装置のフラッシュＲＡＭ１２２などと，外部プログラムデータバス１２３及び，外部プログラムアドレスバス１２４で接続される。アクセス制御装置１０５は，これら外部接続装置に対して外部ウェイト信号１２５を出力できるようになっている。
【００１５】
アドレスカウンタ１０６によって決められたアドレスは，プログラムアドレスバスＡ１０４を経由して，プログラム格納用ＲＡＭ１０８に伝送される。
【００１６】
ダウンロードしたプログラムは，アクセス制御装置１０５からプログラムデータバスＡ１１４を経由して，プログラム格納用ＲＡＭ１０８に書込まれて格納される。
【００１７】
Ｒ／ＷコントロールＡ１１７は，アクセス制御装置１０５がプログラム格納用ＲＡＭ１０８に対してプログラムの命令などのデータを読込み／書込み（Ｒｅａｄ／Ｗｒｉｔｅ）処理を行うタイミングなどを制御する。
【００１８】
また，アクセス制御装置１０５からは，演算装置１１１からプログラム格納用ＲＡＭ１０８に対するアクセスを許可するＤＳＰリセット１１６信号が出力され，演算装置１１１に入力される。
【００１９】
演算装置１１１は，プログラム格納用ＲＡＭ１０８からプログラムデータを演算処理等で使用するために，プログラムカウンタ１１２を有する。プログラムカウンタ１１２から出力されるプログラムアドレスは，プログラム格納用ＲＡＭ１０８に入力されるとともに，プログラムアドレスバスＢ１１０を経由して，アクセス制御装置１０５に入力される。
【００２０】
また，演算装置１１１は，プログラム格納用ＲＡＭ１０８との間を双方向のプログラムデータバスＢ１１５により接続され，このプログラムデータバスＢ１１５によりプログラムの命令などのデータの読出し／書込みなどの処理が行われる。Ｒ／ＷコントロールＡ１２０信号は，プログラム格納用ＲＡＭ１０８に対してプログラムの命令などのデータを読込み／書込み処理を行うタイミングなどの制御信号として用いられる。
【００２１】
クロック制御装置１０７は，外部からのシステムクロック１０１や，停止信号であるウェイト信号１０３が入力されて，演算装置１１１に対するクロック信号の供給の制御などを行う。このようにアクセス制御装置１０５は，アドレスカウンタ１０６の値と，プログラムカウンタ１１２の値とに基づいて，クロック制御装置１０７にウェイト信号１０３を出力する。また，クロック制御装置１０７は，ＤＳＰクロック１０９を演算装置１１１へ出力し，演算装置１１１は，ＤＳＰクロック１０９に基づいて演算処理等の処理を行う。
【００２２】
演算装置１１１は，プログラムカウンタ１１２によって，演算装置１１１が処理実行を行うために必要なプログラムが格納されているプログラム格納用ＲＡＭ１０８のアドレスを，プログラムアドレスバスＢ１１０に出力する。
【００２３】
次に，図１〜図３を参照しながら，第１の実施の形態のデジタル信号処理装置１の動作について説明する。図２は，第１の実施の形態にかかるデジタル信号処理装置の動作を示す，プログラム転送と命令実行のフローチャートである。図３は，図２のステップに対応するプログラム格納用ＲＡＭ１０８のアドレスにおける，プログラムカウンタ値（ＰＣ）とアドレスカウンタ値（ＡＣ）の位置を示す図である。図３中，斜線で示す部分は，プログラム格納用ＲＡＭ１０８において，プログラムの転送（ダウンロード）が終了済みであることを示す。
【００２４】
図２に示すように，まずステップＳ１１で，ＡＣが０に初期化される（Ｓ１１）。次に，ステップＳ１２で，演算処理装置１２１または外部記憶装置１２２からプログラム格納用ＲＡＭ１０８へ，ＡＣが示す領域に格納されるプログラムが転送され，ＡＣがインクリメントされる（Ｓ１２）。次に，ステップＳ１３で，ＡＣと，ＰＣ＋１とが比較される（Ｓ１３）。ここで，ＰＣ＋１とは，プログラムカウンタＰＣの値に”１”を加算することを意味する。
【００２５】
比較の結果，ＡＣ＝ＰＣ＋１であれば，ステップＳ１４で，ＰＣが示す領域の命令を実行し，ＰＣはインクリメントされる（Ｓ１４）。そして，ステップＳ１５で，演算処理装置１２１または外部記憶装置１２２からプログラム格納用ＲＡＭ１０８へプログラムが転送され，ＡＣがインクリメントされる（Ｓ１５）。このように，アクセス制御装置１０５は，ＡＣの値とＰＣの値とに基づいて，外部から入力されたプログラムをプログラム格納用ＲＡＭ１０８に転送する。以上の工程が終了すれば，再びステップＳ１３へ移る。
【００２６】
一方，ステップＳ１３での比較の結果，ＡＣ≠ＰＣ＋１であれば，アクセス制御装置１０５は，クロック制御装置１０７に，演算装置１１１へのＤＳＰクロックの供給を停止することを指示するウェイト信号を出力する。そして，ステップＳ１６で，演算装置１１１へのＤＳＰクロック１０９の供給をウェイト状態（停止状態）とし（Ｓ１６），ステップＳ１７で，ＡＣの値にＰＣの値を代入する（Ｓ１７）。
【００２７】
このように，アクセス制御装置１０５は，アドレスカウンタ１０６の値とプログラムカウンタ１１２の値とが所定の関係を満たさなくなったときに，クロック制御装置１０７にウェイト信号１０３を出力し，アドレスカウンタ１０６の値を所定の関係を満たす値に変更する。ＤＳＰクロック１０９の供給がウェイト状態にあるので，ＰＣはインクリメントされず，ステップＳ１８で，演算処理装置１２１または外部記憶装置１２２からプログラム格納用ＲＡＭ１０８へＡＣが示す領域に格納されるプログラムが転送され，ＡＣがインクリメントされる（Ｓ１８）。次に，ステップＳ１９で，演算装置１１１へのＤＳＰクロック１０９の供給のウェイト状態を解除する（Ｓ１９）。以上の工程が終了すれば，再びステップＳ１３へ移る。
【００２８】
実行した命令がジャンプ命令や分岐命令でなければＰＣとＡＣを１ずつ増加し，プログラムの転送後にＡＣ＝ＰＣ＋１の関係を維持する（図３のＳ１１〜Ｓ１５）が，実行した命令がジャンプ命令や分岐命令であれば，ＡＣ＝ＰＣ＋１の関係が崩れる（図３のＳ１６）。そこで，ＡＣ＝ＰＣとすれば（図３のＳ１７），次の命令がジャンプや分岐でなければ，ＡＣはインクリメントされ，ＰＣはＤＳＰクロック１０９の供給がウェイト状態のためインクリメントされず，再びＡＣ＝ＰＣ＋１の関係が維持される。
【００２９】
このように，アクセス制御装置１０５は，アドレスカウンタ１０６の値とプログラムカウンタ１１２の値とが所定の関係を満たさないときに，クロック制御装置１０７にウェイト信号１０３を出力し，アドレスカウンタ１０６の値を所定の関係を満たす値に変更する。
【００３０】
以上のように，第１の実施の形態によれば，従来，プログラムのダウンロードが全て完了するまで待機しなければならなかったＤＳＰの処理動作を，プログラム記憶装置１０８へ全てのプログラムのダウンロードが完了する前であっても，プログラムの各命令などの実行を，プログラムの命令をダウンロードして格納するとともにスタートおよび処理させることが可能となり，プログラムの初期化に要する時間の短縮が図れる。
【００３１】
（第２の実施の形態）
次に，図４を参照しながら，第２の実施の形態にかかるデジタル信号処理装置の構成について説明する。図４は，第２の実施の形態にかかるデジタル信号処理装置の構成を示すブロック図である。
【００３２】
図４に示すように，第２の実施の形態にかかるデジタル信号処理装置２において，図１に示す第１の実施の形態にかかるデジタル処理装置１と異なる点は，プログラム格納用ＲＡＭ２０８がバンク（図４では，ｂａｎｋ１〜５）に分割されている点と，アドレス制御装置２０５にＲＡＭステータスレジスタ２２６とＲＡＭプライオリティレジスタ２２７が加えられている点である。なお，加えられている部分以外は第１の実施の形態と同様の構成を示すので，詳細な説明は省略する。
【００３３】
プログラム格納用ＲＡＭ２０８はいくつのバンクに分割されてもよく，また，バンク同士の大きさが異なっていてもよい。ＲＡＭステータスレジスタ２２６は，プログラム格納用ＲＡＭ２０８の各バンクに対応する１ビットのメモリである。例えば，状態’１’は，プログラム格納用ＲＡＭ２０８の該当するバンクに既にプログラムが転送されていることを示し，状態’０’は，プログラム格納用ＲＡＭ２０８の該当するバンクに未だプログラムが転送されていないことを示すようにする。ＲＡＭステータスレジスタ２２６は，プログラム格納用ＲＡＭ２０８のバンク数＋１のバンク数をもっており，１つのバンク（図４ではバンク６）は常に状態が’１’である。ここで，’１’と’０’を逆にしてもよいし，その他の区別を行っても構わない。
【００３４】
ＲＡＭプライオリティレジスタ２２７は，演算装置２１１が，プログラムが実行できないバンクにアクセスしようとしたとき，どのバンクにアクセスしようとしたのかを示す。例えば，ＲＡＭステータスレジスタ２２６の１番目のレジスタの値が’０’のときに，プログラム格納用ＲＡＭ２０８のバンク１にアクセスしようとすると，ＲＡＭプライオリティレジスタ２２７の１番目のレジスタの値が’１’となる。また，ＲＡＭプライオリティレジスタ２２７のいずれかの状態が’１’になっているとき，演算装置２１１はｗａｉｔ状態となる。
【００３５】
次に，図４，図５を参照しながら，第２の実施の形態にかかるデジタル信号処理装置の動作について説明する。図５は，第２の実施の形態にかかるデジタル信号処理装置の動作を示す，プログラム転送と命令実行のフローチャートである。
【００３６】
図５に示すように，まずステップＳ２１で，ＲＡＭステータスレジスタ２２６の各バンクの値が’０’に初期化され（Ｓ２１），次に，ステップＳ２２でＡＣが’０’に初期化される（Ｓ２２）。
【００３７】
次に，ステップＳ２３で，ＡＣの属するバンクのＲＡＭステータスレジスタ２２６が，’１’か否かを判断する（Ｓ２３）。
【００３８】
判断の結果，ＲＡＭステータスレジスタ２２６が’１’であれば，ステップＳ２４で，ＰＣが示す領域の命令が実行され，ＰＣがインクリメントされる（Ｓ２４）。そして，ステップＳ２５で，ＡＣがインクリメントされる（Ｓ２５）。以上の工程が終了すれば，再びステップＳ２３へ移る。
【００３９】
一方，ステップＳ２３の判断の結果，ＲＡＭステータスレジスタ２２６が’１’でなければ，ステップＳ２６で，ＤＳＰ２１１へのＤＳＰクロック２０９の供給がウェイト状態にされる（Ｓ２６）。そして，ステップＳ２７で，演算処理装置２２１または外部記憶装置２２２からプログラム格納用ＲＡＭ２０８のＡＣの属するバンクへプログラムが転送される（Ｓ２７）。次に，ステップＳ２８で，ＡＣの属するバンクのＲＡＭステータスレジスタ２２６の値が’１’にされる（Ｓ２８）。次に，ステップＳ２９で，演算装置２１１へのＤＳＰクロック２０９の供給のウェイト状態が解除される（Ｓ２９）。以上の工程が終了すれば，再びステップＳ２３へ移る。
【００４０】
以上のように，第２の実施の形態によれば，従来，プログラムのダウンロードが全て完了するまで待機しなければならなかったＤＳＰの処理動作を，プログラム記憶装置２０８へ全てのプログラムのダウンロードが完了する前であってもプログラムの各命令などの実行を，プログラムの命令をダウンロードして格納するとともにスタートおよび処理させることが可能となり，プログラムの初期化に要する時間の短縮が図れる。
【００４１】
さらに，既にプログラムが転送されたバンクへは再度の転送が行われないので，プログラム記憶装置のバンクへ格納済みのプログラム命令を二重に転送することを防止できる。
【００４２】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。いわゆる当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例を想定し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００４３】
上記実施の形態においては，プログラム格納用ＲＡＭにデュアルポートＲＡＭを適用した場合を例にあげて説明したが，本発明はかかる例に限定されない。例えば，プログラム領域を幾つかにバンク分けした場合にそれぞれのバンクに対してシングルポートＲＡＭを使用し，プログラムダウンロード側のインタフェースと，演算装置アクセス側のインタフェースを制御するセレクタ装置を用いることで，複数のシングルポートＲＡＭを適用した場合であっても実施することができる。
【００４４】
また上記実施形態においては，アクセス制御装置，ダウンロードアドレスレジスタＡ，ダウンロードアドレスレジスタＢまたはダウンロードセレクトレジスタを別の装置として構成した場合を例にあげて説明したが，本発明はかかる例に限定されず，上記各々の装置の組み合わせによる構成であっても実施することができる。例えば，アクセス制御装置，ダウンロードアドレスレジスタＡ，ダウンロードアドレスレジスタＢ，およびダウンロードセレクトレジスタを１つの装置として構成して実施することもできる。
【００４５】
また上記実施の形態においてはＤＳＰを適用した場合を例にあげて説明したが，本発明はかかる例に限定されない。例えば，本発明はマイクロプロセッサ等にも適用可能である。
【００４６】
【発明の効果】
以上詳述したように，本発明によれば，従来，プログラムのダウンロードが全て完了するまで待機しなければならなかったＤＳＰの処理動作を，全てのプログラムのダウンロードが完了する前でも，開始および処理させることが可能であり，プログラムの初期化に要する時間およびプログラムを処理するのにかかる時間などの短縮が図れるデジタル信号処理装置が提供できるものである。
【図面の簡単な説明】
【図１】図１は，第１の実施の形態にかかるデジタル信号処理装置の構成を示すブロック図である。
【図２】図２は，第１の実施の形態にかかるデジタル信号処理装置の動作を示す，プログラム転送と命令実行のフローチャートである。
【図３】図３は，図２のステップに対応するプログラム格納用ＲＡＭのアドレスにおけるプログラムカウンタ値（ＰＣ）とアドレスカウンタ値（ＡＣ）の位置を示す概念図である。
【図４】図４は，第２の実施の形態にかかるデジタル信号処理装置の構成を示すブロック図である。
【図５】図５は，第２の実施の形態にかかるデジタル信号処理装置の動作を示す，プログラム転送と命令実行のフローチャートである。
【符号の説明】
１，２ ：デジタル信号処理装置
１０１ ：システムクロック
１０３ ：ウェイト信号
１０４ ：プログラムアドレスバスＡ
１０５ ：アクセス制御装置
１０６ ：アドレスカウンタ
１０７ ：クロック制御装置
１０８ ：プログラム格納用ＲＡＭ
１０９ ：ＤＳＰクロック
１１０ ：プログラムアドレスバスＢ
１１１ ：演算装置
１１２ ：プログラムカウンタ
１１４ ：プログラムデータバスＡ
１１５ ：プログラムデータバスＢ
１１６ ：ＤＳＰリセット
１１７ ：Ｒ／ＷコントロールＢ
１２０ ：Ｒ／ＷコントロールＡ
１２１ ：演算処理装置
１２２ ：フラッシュＲＡＭ
１２３ ：外部プログラムデータバス
１２４ ：外部プログラムアドレスバス
１２５ ：外部ウェイト信号
２０１ ：システムクロック
２０３ ：ウェイト信号
２０４ ：プログラムアドレスバスＡ
２０５ ：アクセス制御装置
２０６ ：アドレスカウンタ
２０７ ：クロック制御装置
２０８ ：プログラム格納用ＲＡＭ
２０９ ：ＤＳＰクロック
２１０ ：プログラムアドレスバスＢ
２１１ ：演算装置
２１２ ：プログラムカウンタ
２１４ ：プログラムデータバスＡ
２１５ ：プログラムデータバスＢ
２１６ ：ＤＳＰリセット
２１７ ：Ｒ／ＷコントロールＢ
２２０ ：Ｒ／ＷコントロールＡ
２２１ ：演算処理装置
２２２ ：フラッシュＲＡＭ
２２３ ：外部プログラムデータバス
２２４ ：外部プログラムアドレスバス
２２５ ：外部ウェイト信号
２２６ ：ＲＡＭステータスレジスタ
２２７ ：ＲＡＭプライオリティレジスタ
【発明の属する技術分野】
本発明は，プログラムデータ格納用ＲＡＭを搭載したデジタル信号処理装置及びデジタル信号処理方法に関するものである。
【０００２】
【従来の技術】
デジタル信号処理装置（ＤＳＰ；Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）は，デジタル信号処理を行うための演算処理装置である。ＤＳＰの内部構造はマイクロプロセッサの一種であるが，信号処理で非常に多く用いられる積和演算が高速に処理できるように，ハードウェア乗算器を有し，乗算と加算が同時に行えるなど，信号処理に特化した機能が実装されている。
【０００３】
ＤＳＰは，携帯電話などに用いられるキー操作や表示部などのユーザインターフェースの処理機能を始め，プログラム格納用ＲＡＭやＲＯＭなどから多様なプログラムを処理することにより，ＪＡＶＡバーチャルマシン（ＪＡＶＡ：登録商標）やＭＰ３再生装置などの処理機能をもつことができる。
【０００４】
【発明が解決しようとする課題】
しかしながら，従来の構成のＤＳＰでは，全てのプログラムのダウンロードが完了するまでは待機状態でなければならず，プログラムの実行開始までに時間がかかるという問題があった。
【０００５】
本発明は，上記問題点に鑑みてなされたものであり，本発明の目的は，ＤＳＰの処理をプログラムのダウンロード中にも実行することの可能な，新規かつ改良されたデジタル信号処理装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため，本発明の第１の観点によれば，外部から入力されたプログラムが格納されるプログラム記憶装置と，プログラム記憶装置のアドレスを示す値が格納されるアドレスカウンタを備え，外部から入力されたプログラムをプログラム記憶装置に転送するアクセス制御装置と，プログラム記憶装置のアドレスを示す値が格納されるプログラムカウンタを備え，かつ，プログラム記憶装置に格納されたプログラムに基づいて演算処理を行う演算装置とを備えることを特徴とするデジタル信号処理装置が提供される。そして，アクセス制御装置は，アドレスカウンタの値とプログラムカウンタの値とに基づいて外部から入力されたプログラムをプログラム記憶装置に転送する。
【０００７】
本発明の第１のデジタル信号処理装置によれば，プログラム記憶装置へ全てのプログラムのダウンロードが完了する前でも処理を開始させることができる。
【０００８】
また，上記課題を解決するため，本発明の第２の観点によれば，外部の記憶装置に格納されたプログラムをプログラム記憶装置に転送してプログラムを実行するデジタル信号処理装置であって，プログラム記憶装置は複数のバンクに分割され，複数のバンクに各々対応する各１ビットのステータスレジスタを有し，アドレスカウンタ値の属するバンクに対応するステータスレジスタの値が１であれば，プログラムカウンタ値の命令を実行する機能と，アドレスカウンタ値の属するバンクに対応するステータスレジスタの値が１でなければ，演算処理装置のクロックを停止状態にした後に，外部の記憶装置からプログラム記憶装置へアドレスカウンタ値の属するバンクに格納されるプログラムを転送し，アドレスカウンタ値の属するバンクに対応するステータスレジスタの値を１とし，後に，演算処理装置のクロックの停止状態を解除する機能と，を有することを特徴とするデジタル信号処理装置が提供される。
【０００９】
本発明の第２のデジタル信号処理装置によれば，プログラム記憶装置へ全てのプログラムのダウンロードが完了する前でも処理を開始させることができる。さらに，既にプログラムが転送されたバンクへは再度の転送が行われないので，プログラム記憶装置のバンクへ格納済みのプログラム命令を二重に転送することを防止できる。
【００１０】
【発明の実施の形態】
以下，本発明の好適な実施の形態について，添付図面を参照しながら詳細に説明する。なお，以下の説明及び添付図面において，略同一の機能及び構成を有する構成要素については，同一符号を付することにより，重複説明を省略する。
【００１１】
（第１の実施の形態）
まず，図１を参照しながら，第１の実施の形態にかかるデジタル信号処理装置の構成について説明する。図１は，第１の実施の形態にかかるデジタル信号処理装置の構成を示すブロック図である。
【００１２】
図１に示すように，デジタル信号処理装置１は，デュアルポートＲＡＭで構成されるプログラム格納用ＲＡＭ１０８（プログラム記憶装置），演算処理等を行う演算装置１１１の他，アクセス制御装置１０５，クロック制御装置１０７などを含んで構成される。そして，プログラム格納用ＲＡＭ１０８には，外部から入力（ダウンロード）されたプログラムが格納される。
【００１３】
アクセス制御装置１０５は，ダウンロードされたプログラムの命令などのデータの格納先であるプログラム格納用ＲＡＭ１０８のアドレスを決定する，アドレスカウンタ１０６を備える。
【００１４】
そして，アクセス制御装置１０５は，演算処理装置１２１や外部記憶装置のフラッシュＲＡＭ１２２などと，外部プログラムデータバス１２３及び，外部プログラムアドレスバス１２４で接続される。アクセス制御装置１０５は，これら外部接続装置に対して外部ウェイト信号１２５を出力できるようになっている。
【００１５】
アドレスカウンタ１０６によって決められたアドレスは，プログラムアドレスバスＡ１０４を経由して，プログラム格納用ＲＡＭ１０８に伝送される。
【００１６】
ダウンロードしたプログラムは，アクセス制御装置１０５からプログラムデータバスＡ１１４を経由して，プログラム格納用ＲＡＭ１０８に書込まれて格納される。
【００１７】
Ｒ／ＷコントロールＡ１１７は，アクセス制御装置１０５がプログラム格納用ＲＡＭ１０８に対してプログラムの命令などのデータを読込み／書込み（Ｒｅａｄ／Ｗｒｉｔｅ）処理を行うタイミングなどを制御する。
【００１８】
また，アクセス制御装置１０５からは，演算装置１１１からプログラム格納用ＲＡＭ１０８に対するアクセスを許可するＤＳＰリセット１１６信号が出力され，演算装置１１１に入力される。
【００１９】
演算装置１１１は，プログラム格納用ＲＡＭ１０８からプログラムデータを演算処理等で使用するために，プログラムカウンタ１１２を有する。プログラムカウンタ１１２から出力されるプログラムアドレスは，プログラム格納用ＲＡＭ１０８に入力されるとともに，プログラムアドレスバスＢ１１０を経由して，アクセス制御装置１０５に入力される。
【００２０】
また，演算装置１１１は，プログラム格納用ＲＡＭ１０８との間を双方向のプログラムデータバスＢ１１５により接続され，このプログラムデータバスＢ１１５によりプログラムの命令などのデータの読出し／書込みなどの処理が行われる。Ｒ／ＷコントロールＡ１２０信号は，プログラム格納用ＲＡＭ１０８に対してプログラムの命令などのデータを読込み／書込み処理を行うタイミングなどの制御信号として用いられる。
【００２１】
クロック制御装置１０７は，外部からのシステムクロック１０１や，停止信号であるウェイト信号１０３が入力されて，演算装置１１１に対するクロック信号の供給の制御などを行う。このようにアクセス制御装置１０５は，アドレスカウンタ１０６の値と，プログラムカウンタ１１２の値とに基づいて，クロック制御装置１０７にウェイト信号１０３を出力する。また，クロック制御装置１０７は，ＤＳＰクロック１０９を演算装置１１１へ出力し，演算装置１１１は，ＤＳＰクロック１０９に基づいて演算処理等の処理を行う。
【００２２】
演算装置１１１は，プログラムカウンタ１１２によって，演算装置１１１が処理実行を行うために必要なプログラムが格納されているプログラム格納用ＲＡＭ１０８のアドレスを，プログラムアドレスバスＢ１１０に出力する。
【００２３】
次に，図１〜図３を参照しながら，第１の実施の形態のデジタル信号処理装置１の動作について説明する。図２は，第１の実施の形態にかかるデジタル信号処理装置の動作を示す，プログラム転送と命令実行のフローチャートである。図３は，図２のステップに対応するプログラム格納用ＲＡＭ１０８のアドレスにおける，プログラムカウンタ値（ＰＣ）とアドレスカウンタ値（ＡＣ）の位置を示す図である。図３中，斜線で示す部分は，プログラム格納用ＲＡＭ１０８において，プログラムの転送（ダウンロード）が終了済みであることを示す。
【００２４】
図２に示すように，まずステップＳ１１で，ＡＣが０に初期化される（Ｓ１１）。次に，ステップＳ１２で，演算処理装置１２１または外部記憶装置１２２からプログラム格納用ＲＡＭ１０８へ，ＡＣが示す領域に格納されるプログラムが転送され，ＡＣがインクリメントされる（Ｓ１２）。次に，ステップＳ１３で，ＡＣと，ＰＣ＋１とが比較される（Ｓ１３）。ここで，ＰＣ＋１とは，プログラムカウンタＰＣの値に”１”を加算することを意味する。
【００２５】
比較の結果，ＡＣ＝ＰＣ＋１であれば，ステップＳ１４で，ＰＣが示す領域の命令を実行し，ＰＣはインクリメントされる（Ｓ１４）。そして，ステップＳ１５で，演算処理装置１２１または外部記憶装置１２２からプログラム格納用ＲＡＭ１０８へプログラムが転送され，ＡＣがインクリメントされる（Ｓ１５）。このように，アクセス制御装置１０５は，ＡＣの値とＰＣの値とに基づいて，外部から入力されたプログラムをプログラム格納用ＲＡＭ１０８に転送する。以上の工程が終了すれば，再びステップＳ１３へ移る。
【００２６】
一方，ステップＳ１３での比較の結果，ＡＣ≠ＰＣ＋１であれば，アクセス制御装置１０５は，クロック制御装置１０７に，演算装置１１１へのＤＳＰクロックの供給を停止することを指示するウェイト信号を出力する。そして，ステップＳ１６で，演算装置１１１へのＤＳＰクロック１０９の供給をウェイト状態（停止状態）とし（Ｓ１６），ステップＳ１７で，ＡＣの値にＰＣの値を代入する（Ｓ１７）。
【００２７】
このように，アクセス制御装置１０５は，アドレスカウンタ１０６の値とプログラムカウンタ１１２の値とが所定の関係を満たさなくなったときに，クロック制御装置１０７にウェイト信号１０３を出力し，アドレスカウンタ１０６の値を所定の関係を満たす値に変更する。ＤＳＰクロック１０９の供給がウェイト状態にあるので，ＰＣはインクリメントされず，ステップＳ１８で，演算処理装置１２１または外部記憶装置１２２からプログラム格納用ＲＡＭ１０８へＡＣが示す領域に格納されるプログラムが転送され，ＡＣがインクリメントされる（Ｓ１８）。次に，ステップＳ１９で，演算装置１１１へのＤＳＰクロック１０９の供給のウェイト状態を解除する（Ｓ１９）。以上の工程が終了すれば，再びステップＳ１３へ移る。
【００２８】
実行した命令がジャンプ命令や分岐命令でなければＰＣとＡＣを１ずつ増加し，プログラムの転送後にＡＣ＝ＰＣ＋１の関係を維持する（図３のＳ１１〜Ｓ１５）が，実行した命令がジャンプ命令や分岐命令であれば，ＡＣ＝ＰＣ＋１の関係が崩れる（図３のＳ１６）。そこで，ＡＣ＝ＰＣとすれば（図３のＳ１７），次の命令がジャンプや分岐でなければ，ＡＣはインクリメントされ，ＰＣはＤＳＰクロック１０９の供給がウェイト状態のためインクリメントされず，再びＡＣ＝ＰＣ＋１の関係が維持される。
【００２９】
このように，アクセス制御装置１０５は，アドレスカウンタ１０６の値とプログラムカウンタ１１２の値とが所定の関係を満たさないときに，クロック制御装置１０７にウェイト信号１０３を出力し，アドレスカウンタ１０６の値を所定の関係を満たす値に変更する。
【００３０】
以上のように，第１の実施の形態によれば，従来，プログラムのダウンロードが全て完了するまで待機しなければならなかったＤＳＰの処理動作を，プログラム記憶装置１０８へ全てのプログラムのダウンロードが完了する前であっても，プログラムの各命令などの実行を，プログラムの命令をダウンロードして格納するとともにスタートおよび処理させることが可能となり，プログラムの初期化に要する時間の短縮が図れる。
【００３１】
（第２の実施の形態）
次に，図４を参照しながら，第２の実施の形態にかかるデジタル信号処理装置の構成について説明する。図４は，第２の実施の形態にかかるデジタル信号処理装置の構成を示すブロック図である。
【００３２】
図４に示すように，第２の実施の形態にかかるデジタル信号処理装置２において，図１に示す第１の実施の形態にかかるデジタル処理装置１と異なる点は，プログラム格納用ＲＡＭ２０８がバンク（図４では，ｂａｎｋ１〜５）に分割されている点と，アドレス制御装置２０５にＲＡＭステータスレジスタ２２６とＲＡＭプライオリティレジスタ２２７が加えられている点である。なお，加えられている部分以外は第１の実施の形態と同様の構成を示すので，詳細な説明は省略する。
【００３３】
プログラム格納用ＲＡＭ２０８はいくつのバンクに分割されてもよく，また，バンク同士の大きさが異なっていてもよい。ＲＡＭステータスレジスタ２２６は，プログラム格納用ＲＡＭ２０８の各バンクに対応する１ビットのメモリである。例えば，状態’１’は，プログラム格納用ＲＡＭ２０８の該当するバンクに既にプログラムが転送されていることを示し，状態’０’は，プログラム格納用ＲＡＭ２０８の該当するバンクに未だプログラムが転送されていないことを示すようにする。ＲＡＭステータスレジスタ２２６は，プログラム格納用ＲＡＭ２０８のバンク数＋１のバンク数をもっており，１つのバンク（図４ではバンク６）は常に状態が’１’である。ここで，’１’と’０’を逆にしてもよいし，その他の区別を行っても構わない。
【００３４】
ＲＡＭプライオリティレジスタ２２７は，演算装置２１１が，プログラムが実行できないバンクにアクセスしようとしたとき，どのバンクにアクセスしようとしたのかを示す。例えば，ＲＡＭステータスレジスタ２２６の１番目のレジスタの値が’０’のときに，プログラム格納用ＲＡＭ２０８のバンク１にアクセスしようとすると，ＲＡＭプライオリティレジスタ２２７の１番目のレジスタの値が’１’となる。また，ＲＡＭプライオリティレジスタ２２７のいずれかの状態が’１’になっているとき，演算装置２１１はｗａｉｔ状態となる。
【００３５】
次に，図４，図５を参照しながら，第２の実施の形態にかかるデジタル信号処理装置の動作について説明する。図５は，第２の実施の形態にかかるデジタル信号処理装置の動作を示す，プログラム転送と命令実行のフローチャートである。
【００３６】
図５に示すように，まずステップＳ２１で，ＲＡＭステータスレジスタ２２６の各バンクの値が’０’に初期化され（Ｓ２１），次に，ステップＳ２２でＡＣが’０’に初期化される（Ｓ２２）。
【００３７】
次に，ステップＳ２３で，ＡＣの属するバンクのＲＡＭステータスレジスタ２２６が，’１’か否かを判断する（Ｓ２３）。
【００３８】
判断の結果，ＲＡＭステータスレジスタ２２６が’１’であれば，ステップＳ２４で，ＰＣが示す領域の命令が実行され，ＰＣがインクリメントされる（Ｓ２４）。そして，ステップＳ２５で，ＡＣがインクリメントされる（Ｓ２５）。以上の工程が終了すれば，再びステップＳ２３へ移る。
【００３９】
一方，ステップＳ２３の判断の結果，ＲＡＭステータスレジスタ２２６が’１’でなければ，ステップＳ２６で，ＤＳＰ２１１へのＤＳＰクロック２０９の供給がウェイト状態にされる（Ｓ２６）。そして，ステップＳ２７で，演算処理装置２２１または外部記憶装置２２２からプログラム格納用ＲＡＭ２０８のＡＣの属するバンクへプログラムが転送される（Ｓ２７）。次に，ステップＳ２８で，ＡＣの属するバンクのＲＡＭステータスレジスタ２２６の値が’１’にされる（Ｓ２８）。次に，ステップＳ２９で，演算装置２１１へのＤＳＰクロック２０９の供給のウェイト状態が解除される（Ｓ２９）。以上の工程が終了すれば，再びステップＳ２３へ移る。
【００４０】
以上のように，第２の実施の形態によれば，従来，プログラムのダウンロードが全て完了するまで待機しなければならなかったＤＳＰの処理動作を，プログラム記憶装置２０８へ全てのプログラムのダウンロードが完了する前であってもプログラムの各命令などの実行を，プログラムの命令をダウンロードして格納するとともにスタートおよび処理させることが可能となり，プログラムの初期化に要する時間の短縮が図れる。
【００４１】
さらに，既にプログラムが転送されたバンクへは再度の転送が行われないので，プログラム記憶装置のバンクへ格納済みのプログラム命令を二重に転送することを防止できる。
【００４２】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。いわゆる当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例を想定し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００４３】
上記実施の形態においては，プログラム格納用ＲＡＭにデュアルポートＲＡＭを適用した場合を例にあげて説明したが，本発明はかかる例に限定されない。例えば，プログラム領域を幾つかにバンク分けした場合にそれぞれのバンクに対してシングルポートＲＡＭを使用し，プログラムダウンロード側のインタフェースと，演算装置アクセス側のインタフェースを制御するセレクタ装置を用いることで，複数のシングルポートＲＡＭを適用した場合であっても実施することができる。
【００４４】
また上記実施形態においては，アクセス制御装置，ダウンロードアドレスレジスタＡ，ダウンロードアドレスレジスタＢまたはダウンロードセレクトレジスタを別の装置として構成した場合を例にあげて説明したが，本発明はかかる例に限定されず，上記各々の装置の組み合わせによる構成であっても実施することができる。例えば，アクセス制御装置，ダウンロードアドレスレジスタＡ，ダウンロードアドレスレジスタＢ，およびダウンロードセレクトレジスタを１つの装置として構成して実施することもできる。
【００４５】
また上記実施の形態においてはＤＳＰを適用した場合を例にあげて説明したが，本発明はかかる例に限定されない。例えば，本発明はマイクロプロセッサ等にも適用可能である。
【００４６】
【発明の効果】
以上詳述したように，本発明によれば，従来，プログラムのダウンロードが全て完了するまで待機しなければならなかったＤＳＰの処理動作を，全てのプログラムのダウンロードが完了する前でも，開始および処理させることが可能であり，プログラムの初期化に要する時間およびプログラムを処理するのにかかる時間などの短縮が図れるデジタル信号処理装置が提供できるものである。
【図面の簡単な説明】
【図１】図１は，第１の実施の形態にかかるデジタル信号処理装置の構成を示すブロック図である。
【図２】図２は，第１の実施の形態にかかるデジタル信号処理装置の動作を示す，プログラム転送と命令実行のフローチャートである。
【図３】図３は，図２のステップに対応するプログラム格納用ＲＡＭのアドレスにおけるプログラムカウンタ値（ＰＣ）とアドレスカウンタ値（ＡＣ）の位置を示す概念図である。
【図４】図４は，第２の実施の形態にかかるデジタル信号処理装置の構成を示すブロック図である。
【図５】図５は，第２の実施の形態にかかるデジタル信号処理装置の動作を示す，プログラム転送と命令実行のフローチャートである。
【符号の説明】
１，２ ：デジタル信号処理装置
１０１ ：システムクロック
１０３ ：ウェイト信号
１０４ ：プログラムアドレスバスＡ
１０５ ：アクセス制御装置
１０６ ：アドレスカウンタ
１０７ ：クロック制御装置
１０８ ：プログラム格納用ＲＡＭ
１０９ ：ＤＳＰクロック
１１０ ：プログラムアドレスバスＢ
１１１ ：演算装置
１１２ ：プログラムカウンタ
１１４ ：プログラムデータバスＡ
１１５ ：プログラムデータバスＢ
１１６ ：ＤＳＰリセット
１１７ ：Ｒ／ＷコントロールＢ
１２０ ：Ｒ／ＷコントロールＡ
１２１ ：演算処理装置
１２２ ：フラッシュＲＡＭ
１２３ ：外部プログラムデータバス
１２４ ：外部プログラムアドレスバス
１２５ ：外部ウェイト信号
２０１ ：システムクロック
２０３ ：ウェイト信号
２０４ ：プログラムアドレスバスＡ
２０５ ：アクセス制御装置
２０６ ：アドレスカウンタ
２０７ ：クロック制御装置
２０８ ：プログラム格納用ＲＡＭ
２０９ ：ＤＳＰクロック
２１０ ：プログラムアドレスバスＢ
２１１ ：演算装置
２１２ ：プログラムカウンタ
２１４ ：プログラムデータバスＡ
２１５ ：プログラムデータバスＢ
２１６ ：ＤＳＰリセット
２１７ ：Ｒ／ＷコントロールＢ
２２０ ：Ｒ／ＷコントロールＡ
２２１ ：演算処理装置
２２２ ：フラッシュＲＡＭ
２２３ ：外部プログラムデータバス
２２４ ：外部プログラムアドレスバス
２２５ ：外部ウェイト信号
２２６ ：ＲＡＭステータスレジスタ
２２７ ：ＲＡＭプライオリティレジスタ
Claims (9)
- 外部から入力されたプログラムが格納されるプログラム記憶装置と，
前記プログラム記憶装置のアドレスを示す値が格納されるアドレスカウンタを備え，前記外部から入力されたプログラムを前記プログラム記憶装置に転送するアクセス制御装置と，
前記プログラム記憶装置のアドレスを示す値が格納されるプログラムカウンタを備え，かつ，前記プログラム記憶装置に格納された前記プログラムに基づいて演算処理を行う演算装置とを備え，
前記アクセス制御装置は，前記アドレスカウンタの値と前記プログラムカウンタの値とに基づいて前記外部から入力されたプログラムを前記プログラム記憶装置に転送することを特徴とするデジタル信号処理装置。 - 前記演算装置へのクロック信号の供給を制御するクロック制御装置を備え，
前記アクセス制御装置は，前記アドレスカウンタの値と前記プログラムカウンタの値とに基づいて，前記クロック制御装置に，前記処理装置への前記クロック信号の供給を停止することを指示するウェイト信号を出力し，
前記クロック制御装置は，前記ウェイト信号に応答して前記演算装置への前記クロック信号の供給を停止することを特徴とする請求項１に記載のデジタル信号処理装置。 - 前記アドレスカウンタの値は，前記アクセス制御装置が前記外部から入力されたプログラムを前記プログラム記憶装置に転送することに伴い更新され，
前記プログラムカウンタの値は，前記演算装置が前記プログラム記憶装置から前記プログラムを読み出すことに伴い更新され，
前記アクセス制御装置は，前記アドレスカウンタの値と前記プログラムカウンタの値とが所定の関係を満たさないときに，前記アドレスカウンタの値を前記所定の関係を満たす値に変更することを特徴とする請求項１に記載のデジタル信号処理装置。 - 前記アドレスカウンタの値は，前記アクセス制御装置が前記外部から入力されたプログラムを前記プログラム記憶装置に転送することに伴い更新され，
前記プログラムカウンタの値は，前記演算装置が前記プログラム記憶装置から前記プログラムを読み出すことに伴い更新され，
前記アクセス制御装置は，前記アドレスカウンタの値と前記プログラムカウンタの値とが所定の関係を満たさないときに，前記クロック制御装置に前記ウェイト信号を出力し，前記アドレスカウンタの値を前記所定の関係を満たす値に変更することを特徴とする請求項２に記載のデジタル信号処理装置。 - 前記プログラム記憶装置は複数のバンクに分割され，前記複数のバンクに各々対応する各１ビットのステータスレジスタを有し，
アドレスカウンタ値の属するバンクに対応する前記ステータスレジスタの値が１であれば，プログラムカウンタ値の命令を実行し，
前記アドレスカウンタ値の属するバンクに対応する前記ステータスレジスタの値が１でなければ，演算処理装置のクロックを停止状態にし，前記外部の記憶装置から前記プログラム記憶装置へ前記アドレスカウンタ値の属するバンクに格納されるプログラムを転送することを特徴とする請求項１，２，３，または４のうちのいずれか１項に記載のデジタル信号処理装置。 - 外部の記憶装置に格納されたプログラムをプログラム記憶装置に転送して前記プログラムを実行するデジタル信号処理装置であって，
アクセス制御装置のアドレスカウンタ値と，演算処理装置のプログラムカウンタ値＋１とを比較する機能と，
比較の結果同値であれば，
前記演算処理装置が前記プログラムカウンタ値の命令を実行して前記プログラムカウンタ値をインクリメントし，
かつ，前記外部の記憶装置から前記プログラム記憶装置へ前記アドレスカウンタ値に格納されるプログラムを転送して前記アドレスカウンタ値をインクリメントする機能と，
比較の結果同値でなければ，
前記演算処理装置のクロックを停止状態にした後に，
前記アドレスカウンタ値を前記プログラムカウンタ値とし，
かつ，前記外部の記憶装置から前記プログラム記憶装置へ前記アドレスカウンタ値に格納されるプログラムを転送して前記アドレスカウンタ値をインクリメントし，
後に，前記演算処理装置のクロックの停止状態を解除する機能と，
を有することを特徴とするデジタル信号処理装置。 - 外部の記憶装置に格納されたプログラムをプログラム記憶装置に転送して前記プログラムを実行するデジタル信号処理装置であって，
前記プログラム記憶装置は複数のバンクに分割され，
前記複数のバンクに各々対応する各１ビットのステータスレジスタを有し，
アドレスカウンタ値の属するバンクに対応する前記ステータスレジスタの値が１であれば，プログラムカウンタ値の命令を実行する機能と，
前記アドレスカウンタ値の属するバンクに対応する前記ステータスレジスタの値が１でなければ，
演算処理装置のクロックを停止状態にした後に，
前記外部の記憶装置から前記プログラム記憶装置へ前記アドレスカウンタ値の属するバンクに格納されるプログラムを転送し，
前記アドレスカウンタ値の属するバンクに対応する前記ステータスレジスタの値を１とし，
後に，前記演算処理装置のクロックの停止状態を解除する機能と，
を有することを特徴とするデジタル信号処理装置。 - 外部の記憶装置に格納されたプログラムをプログラム記憶装置に転送して前記プログラムを実行するデジタル信号処理方法であって，
アクセス制御装置のアドレスカウンタ値と，演算処理装置のプログラムカウンタ値＋１とを比較する手段と，
比較の結果同値であれば，
前記演算処理装置が前記プログラムカウンタ値の命令を実行して前記プログラムカウンタ値をインクリメントし，
かつ，前記外部の記憶装置から前記プログラム記憶装置へ前記アドレスカウンタ値に格納されるプログラムを転送して前記アドレスカウンタ値をインクリメントする手段と，
比較の結果同値でなければ，
前記演算処理装置のクロックを停止状態にした後に，
前記アドレスカウンタ値を前記プログラムカウンタ値とし，
かつ，前記外部の記憶装置から前記プログラム記憶装置へ前記アドレスカウンタ値に格納されるプログラムを転送して前記アドレスカウンタ値をインクリメントし，
後に，前記演算処理装置のクロックの停止状態を解除する手段と，
を有することを特徴とするデジタル信号処理方法。 - 外部の記憶装置に格納されたプログラムを，複数のバンクに分割されたプログラム記憶装置に転送して前記プログラムを実行するデジタル信号処理方法であって，
アドレスカウンタ値の属するバンクに対応するステータスレジスタの値が１であれば，プログラムカウンタ値の命令を実行する手段と，
前記アドレスカウンタ値の属するバンクに対応する前記ステータスレジスタの値が１でなければ，
演算処理装置のクロックを停止状態にした後に，
前記外部の記憶装置から前記プログラム記憶装置へ前記アドレスカウンタ値の属するバンクに格納されるプログラムを転送し，
前記アドレスカウンタ値の属するバンクに対応する前記ステータスレジスタの値を１とし，
次に，前記演算処理装置のクロックの停止状態を解除する手段と，
を有することを特徴とする前記デジタル信号処理方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003143102A JP3694005B2 (ja) | 2003-05-21 | 2003-05-21 | デジタル信号処理装置及びデジタル信号処理方法 |
| US10/771,339 US7350037B2 (en) | 2003-05-21 | 2004-02-05 | Digital signal processor and digital signal processing method enabling concurrent program download and execution |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003143102A JP3694005B2 (ja) | 2003-05-21 | 2003-05-21 | デジタル信号処理装置及びデジタル信号処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004348327A true JP2004348327A (ja) | 2004-12-09 |
| JP3694005B2 JP3694005B2 (ja) | 2005-09-14 |
Family
ID=33447497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003143102A Expired - Fee Related JP3694005B2 (ja) | 2003-05-21 | 2003-05-21 | デジタル信号処理装置及びデジタル信号処理方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7350037B2 (ja) |
| JP (1) | JP3694005B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006268409A (ja) * | 2005-03-24 | 2006-10-05 | Sony Corp | 信号処理装置 |
| JP2020038502A (ja) * | 2018-09-04 | 2020-03-12 | 富士通株式会社 | 演算処理装置、情報処理装置及び情報処理装置の制御方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102486733B (zh) * | 2010-12-03 | 2015-10-21 | 中兴通讯股份有限公司 | 引导程序的升级方法和装置 |
| CN102635379B (zh) * | 2012-03-28 | 2015-02-11 | 太原理工大学 | 一种液压间架控制器的程序在线升级方法 |
| CN106569844B (zh) * | 2016-09-23 | 2020-05-12 | 北京五八信息技术有限公司 | 程序代码更新的处理方法、装置和设备 |
| CN106445603B (zh) * | 2016-09-28 | 2018-02-02 | 腾讯科技（深圳）有限公司 | 程序处理方法和装置 |
| CN114258516B (zh) * | 2019-09-12 | 2024-05-14 | 三垦电气株式会社 | 处理器和事件处理方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS549456B2 (ja) * | 1972-07-05 | 1979-04-24 | ||
| US3928857A (en) * | 1973-08-30 | 1975-12-23 | Ibm | Instruction fetch apparatus with combined look-ahead and look-behind capability |
| JPS5263038A (en) * | 1975-10-01 | 1977-05-25 | Hitachi Ltd | Data processing device |
| US4257097A (en) * | 1978-12-11 | 1981-03-17 | Bell Telephone Laboratories, Incorporated | Multiprocessor system with demand assignable program paging stores |
| US4313158A (en) * | 1978-12-11 | 1982-01-26 | Honeywell Information Systems Inc. | Cache apparatus for enabling overlap of instruction fetch operations |
| US4315312A (en) * | 1979-12-19 | 1982-02-09 | Ncr Corporation | Cache memory having a variable data block size |
| US4467414A (en) * | 1980-08-22 | 1984-08-21 | Nippon Electric Co., Ltd. | Cashe memory arrangement comprising a cashe buffer in combination with a pair of cache memories |
| JPH02213968A (ja) | 1989-02-15 | 1990-08-27 | Fuji Electric Co Ltd | プログラムダウンロードｄｓｐ回路 |
| US6138140A (en) * | 1995-07-14 | 2000-10-24 | Sony Corporation | Data processing method and device |
| JP3980901B2 (ja) | 2002-02-12 | 2007-09-26 | 沖電気工業株式会社 | デジタル信号処理装置 |
| JP2004013506A (ja) | 2002-06-06 | 2004-01-15 | Matsushita Electric Ind Co Ltd | プロセッサのダウンロード装置及びその制御方法 |
| US7287190B2 (en) * | 2004-01-29 | 2007-10-23 | Sun Microsystems, Inc. | Simultaneous execution of test suites on different platforms |
-
2003
- 2003-05-21 JP JP2003143102A patent/JP3694005B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-05 US US10/771,339 patent/US7350037B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006268409A (ja) * | 2005-03-24 | 2006-10-05 | Sony Corp | 信号処理装置 |
| JP4622611B2 (ja) * | 2005-03-24 | 2011-02-02 | ソニー株式会社 | 信号処理装置 |
| KR101260295B1 (ko) * | 2005-03-24 | 2013-05-03 | 소니 주식회사 | 신호처리장치 |
| US8555251B2 (en) | 2005-03-24 | 2013-10-08 | Sony Corporation | Signal processing apparatus with user-configurable circuit configuration |
| JP2020038502A (ja) * | 2018-09-04 | 2020-03-12 | 富士通株式会社 | 演算処理装置、情報処理装置及び情報処理装置の制御方法 |
| JP7137058B2 (ja) | 2018-09-04 | 2022-09-14 | 富士通株式会社 | 演算処理装置、情報処理装置及び情報処理装置の制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040236925A1 (en) | 2004-11-25 |
| US7350037B2 (en) | 2008-03-25 |
| JP3694005B2 (ja) | 2005-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5765025A (en) | Digital signal processor with on board program having arithmetic instructions and direct memory access instructions for controlling direct memory access thereof | |
| JP3439033B2 (ja) | 割り込み制御装置及びプロセッサ | |
| JP2005010942A (ja) | ブートコードが格納されるシーケンシャルアクセス・メモリデバイスを備えた装置及び前記装置の起動方法 | |
| JP2006287675A (ja) | 半導体集積回路 | |
| JPH08263282A (ja) | Ｒｏｍプログラム処理装置のための分岐制御システム | |
| JP3563768B2 (ja) | Ｒｏｍプログラム変更装置 | |
| US20050028159A1 (en) | Memory managing system and task controller in multitask system | |
| JP2875842B2 (ja) | プログラマブルコントローラ | |
| JP3694005B2 (ja) | デジタル信号処理装置及びデジタル信号処理方法 | |
| US5734927A (en) | System having registers for receiving data, registers for transmitting data, both at a different clock rate, and control circuitry for shifting the different clock rates | |
| JP3900499B2 (ja) | 再構成可能な、命令レベルのハードウェアによる高速化のためにマイクロプロセッサとともにｆｐｇａテクノロジを使用する方法および装置 | |
| JP4800582B2 (ja) | 演算処理装置 | |
| JP2005521937A (ja) | コンピュータオペレーティングシステムにおけるコンテキスト切り替え方法及び装置 | |
| JP3562215B2 (ja) | マイクロコンピュータ及び電子機器 | |
| JP2002535749A (ja) | 複数の命令ソースからの命令を実行するプロセッサおよび方法 | |
| JP2005018650A (ja) | 不揮発性半導体記憶装置およびデータ処理装置 | |
| JP2011186850A (ja) | データ処理システム及びその制御方法 | |
| JP3097602B2 (ja) | データ処理装置 | |
| JP2005275703A (ja) | プロセッサ及びコンテキスト切り替え方法 | |
| JP2004086556A (ja) | マイクロコントローラ | |
| JP3719241B2 (ja) | 演算装置 | |
| JP2004199630A (ja) | データ処理装置 | |
| JP2003162411A (ja) | データプロセッサ | |
| JP3139310B2 (ja) | ディジタル信号処理装置 | |
| JP5194360B2 (ja) | 情報処理装置およびその制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041022 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20050329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050622 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080701 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130701 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |