JP3980901B2 - デジタル信号処理装置 - Google Patents
デジタル信号処理装置 Download PDFInfo
- Publication number
- JP3980901B2 JP3980901B2 JP2002033857A JP2002033857A JP3980901B2 JP 3980901 B2 JP3980901 B2 JP 3980901B2 JP 2002033857 A JP2002033857 A JP 2002033857A JP 2002033857 A JP2002033857 A JP 2002033857A JP 3980901 B2 JP3980901 B2 JP 3980901B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- program
- dsp
- access
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000007704 transition Effects 0.000 claims description 31
- 238000000034 method Methods 0.000 description 30
- 230000008569 process Effects 0.000 description 29
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- 230000001174 ascending effect Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Stored Programmes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は，プログラムデータの格納用プログラムＲＡＭ（以下ＰＲＡＭ）を搭載したデジタル信号処理（ＤＳＰ）装置及びその制御方法に関するものである。
【０００２】
【従来の技術】
ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）は，デジタル信号処理を行うための演算処理装置（以下，ＤＳＰ）を表す。内部の構造は，マイクロプロセッサの一種であるが，信号処理で非常に多く用いられる積和演算が高速に処理できるように，ハードウェア乗算器，乗算と加算が同時に行えるなど信号処理に特化した機能が実装されている。
【０００３】
ＤＳＰは，携帯電話などに形成されるユーザーインターフェース（キー操作や表示部）の処理をはじめ，ＰＲＡＭやＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）などから多様なプログラムを処理することにより，ＪＡＶＡバーチャルマシン（ＪＡＶＡ：登録商標），ＭＰ３再生装置などの処理機能を有することができる。
【０００４】
【発明が解決しようとする課題】
しかしながら，上記構成のＤＳＰでは，全てのプログラムのダウンロードが完了するまで，ＤＳＰは待機状態でなければならず，プログラムの実行開始までに時間がかかるという問題があった。
【０００５】
本発明は，上記問題点に鑑みてなされたものであり，本発明の目的は，ＤＳＰの処理をプログラムのダウンロード中にも実行することの可能な，新規かつ改良されたデジタル信号処理装置を提供することである。
【０００６】
【課題を解決するための手段】
上記課題を解決するため，本発明の第１の観点によれば，プログラムの各命令を読み／書き可能な複数ブロックを有するプログラム記憶装置と，プログラム記憶装置の前記複数ブロックに，ブロックの存在個所を示すアドレスを求めて，プログラムの各命令を順次格納するとともに，ＤＳＰが，ブロックへアクセスすることを制御するアクセス制御装置と，格納された命令を順次実行するＤＳＰとから構成されることを特徴とするデジタル信号処理装置が提供される。
【０００７】
本発明によれば，アクセス制御装置が，プログラム記憶装置へ全てのプログラムのダウンロードが完了する前でも，ＤＳＰは処理を開始させることが可能となる。
【０００８】
アクセス制御装置は，ＤＳＰが，命令が未格納であるブロックへアクセスする場合，ＤＳＰをアクセス停止状態へ遷移させることができる。かかる構成によれば，ＤＳＰがアクセス停止状態時に，ＤＳＰにアクセスされる未格納のプログラムデータをプログラム記憶装置のブロックへ格納させることで処理効率の向上を果たすことができる。
【０００９】
アクセス制御装置は，クロック制御装置へ停止信号を送信することにより，ＤＳＰをアクセス停止状態へ遷移させることができる。かかる構成によれば，ＤＳＰからプログラム記憶装置へアクセスを停止状態時に，ＤＳＰがアクセスしようとした未格納のプログラムデータをプログラム記憶装置のブロックへ格納させることにより，処理効率を向上させることができる。
【００１０】
アクセス制御装置は，停止解除信号により，ＤＳＰをアクセス停止状態から解除されることができる。かかる構成によれば，ＤＳＰのプログラム記憶装置へのアクセスが停止していたことにより中断した処理を再び，アクセス制御装置のプログラム記憶装置へのダウンロードと並行して，ＤＳＰの処理を開始することができる。
【００１１】
ＤＳＰのアクセス停止状態遷移後，アクセス制御装置は，未格納であるブロックに，該当する命令が格納されるまで，ＤＳＰのアクセス停止状態遷移を保持することができる。かかる構成によれば，ＤＳＰがアクセスする未格納のプログラムデータをプログラム記憶装置のブロックへ格納されることで，中断したＤＳＰの処理を開始させることができる。
【００１２】
ＤＳＰのアクセス停止状態遷移後，アクセス制御装置は，停止状態を解除する開始信号に設定されるブロックのアドレスまで順次，各命令の格納を行うことができる。かかる構成により，設定されるブロックのアドレスまでプログラムデータをプログラム記憶装置のブロックに格納されることにより，ＤＳＰがアクセスするアドレスのブロックにはプログラムデータが格納された状態にすることができる。
【００１３】
アクセス制御装置は，命令のアドレスを切替える格納選択信号を格納選択記憶装置から受信することにより，ＤＳＰをアクセス停止状態へ遷移させることができる。かかる構成により，予めプログラム記憶装置のブロックへプログラムデータを格納することが可能となり，ＤＳＰの処理効率を向上させることができる。
【００１４】
格納選択信号を格納選択記憶装置から受信してＤＳＰのアクセス停止状態遷移後，アクセス制御装置は，格納開始信号に設定されたアドレスから格納終了信号にされたアドレス間のブロック領域に，各命令の格納を行うことができる。かかる構成により，予め所定のプログラムデータをプログラム記憶装置のブロックへ格納することが可能となり，ＤＳＰの処理効率を向上させることができる。
【００１５】
格納開始信号から格納終了信号間における各命令が格納されたアドレス間のブロック領域には，アドレス制御装置により，再度命令が格納されない。かかる構成により，すでにプログラム記憶装置のブロックへ格納された上記命令を２重に格納されることを防ぐことができる。
【００１６】
ＤＳＰのアクセス停止状態遷移後，アクセス制御装置は，各命令を順次，格納させるとともに，未格納である命令をブロックに順次格納させることができる。かかる構成により，未格納なプログラムデータのプログラム記憶装置へのブロック格納と，処理開始時からダウンロードされるプログラム記憶装置のブロックへのプログラムデータの格納と，同時に並行して処理可能となり，プログラムデータのダウンロード時間の大幅な短縮ができる。
【００１７】
アクセス制御装置は，命令を格納させるブロックのアドレスの順番が記されたデータ信号を受信するとともに，ＤＳＰがアクセスしたブロックに該当するアドレスとを，アクセスごとに比較し，相違した場合，ＤＳＰアクセスを停止状態に遷移させることができる。かかる構成により，上記データ信号のアドレスの順番と実際のＤＳＰのプログラム記憶装置へアクセスするアドレスの順番とが一致している限り，プログラムのダウンロードか全て完了するまで動作することができなかったＤＳＰの処理が中断することなく，プログラム記憶装置へのプログラムデータのダウンロード開始とほぼ同時に動作可能となる。
【００１８】
アクセス制御装置は，ＤＳＰのアクセス停止状態遷移後，相違したアドレスに該当するブロックからプログラムの各命令の最終アドレスに該当するブロックまで，各命令を順次各ブロックへ格納することができる。かかる構成により，中断していたＤＳＰの処理開始後では，プログラム記憶装置にはプログラムデータがダウンロードされてブロックへ格納済みであることから，ＤＳＰは処理が中断することなくプログラムを処理することができる。
【００１９】
【発明の実施の形態】
（第１の実施の形態）
以下，本発明の好適な実施の形態について，添付図面を参照しながら詳細に説明する。なお，以下の説明及び添付図面において，略同一の機能及び構成を有する構成要素については，同一符号を付することにより，重複説明を省略する。
【００２０】
まず，図１を参照しながら，第１の実施の形態にかかるデジタル信号処理装置の構成について説明する。図１は，第１の実施の形態にかかるデジタル信号処理装置の構成を示すブロック図である。
【００２１】
図１に示すように，デジタル信号処理装置１は，デュアルポートＲＡＭで構成されるＰＲＡＭ１０８，演算処理等するＤＳＰ１１１の他，アクセス制御装置１０５，クロック制御装置１０７から構成される。
【００２２】
アクセス制御装置１０５は，ダウンロードしたプログラムの命令などのデータを格納先であるＰＲＡＭ１０８のブロックのアドレスを決定するアドレスカウンタ１０６を備える。
【００２３】
アドレスカウンタ１０６によって決められたアドレスは，プログラムアドレスバスＡ１０４を経由してＰＲＡＭ１０８に接続されて，ＰＲＡＭ１０８へアドレスの情報が伝送される。
【００２４】
また，ダウンロードしたプログラムの命令などのデータは，アクセス制御装置１０５からプログラムデータバスＡ１１４を経由して，ＰＲＡＭ１０８へ接続され，ＰＲＡＭ１０８に，プログラムの命令などのデータが書込まれることで，ブロックに格納される。
【００２５】
またＲ／ＷコントロールＢ１１７は，アクセス制御装置１０５が，ＰＲＡＭ１０８に対して，プログラムの命令などのデータを読込み／書込み（Ｒｅａｄ／Ｗｒｉｔｅ）処理を行うタイミングなどの制御信号として用いられる。
【００２６】
またアクセス制御装置１０５からは，ＤＳＰ１１１からＰＲＡＭ１０８に対するアクセスを許可するＤＳＰリセット１１６信号が出力され，ＤＳＰ１１１に入力される。
【００２７】
ＤＳＰ１１１は，ＰＲＡＭ１０８からプログラムの命令などのデータを演算処理等で使用するために，プログラムカウンタ１１２を有する。上記プログラムカウンタ１１２から出力されるプログラムアドレスは，プログラムアドレスバスＢ１１０を経由して，アクセス制御装置１０５に入力されている。
【００２８】
またＤＳＰ１１１は，ＰＲＡＭ１０８との間を双方向のプログラムデータバスＢ１１５により接続され，このプログラムデータバスＢ１１５によりプログラムの命令などのデータの読込み／書込みなどの処理が行われる。さらに，Ｒ／Ｗコントロール信号Ａ１１６が接続されているが，Ｒ／ＷコントロールＡ１２０信号については，通常のデジタル信号処理装置に構成される機能とほぼ同一である。
【００２９】
アクセス制御装置１０５からは，アクセス制御装置１０５によりアクセス制御されたＤＳＰ１１１から，プログラムアドレスバスＣ１１３を経由してプログラムアドレスが出力されて，ＰＲＡＭ１０８へ入力される。
【００３０】
クロック制御装置１０７は，外部からシステムクロック１０１，ダウンロード完了信号１０２または停止信号であるウェイト信号１０３が入力されて，ＤＳＰ１１１に対してクロック信号の制御などを行う。また，クロック制御装置１０７は，ＤＳＰクロック１０９をＤＳＰ１１１へ出力しており，ＤＳＰ１１１は上記ＤＳＰクロック１０９をもとに演算処理等の処理を行う。
【００３１】
つぎに図１，２を参照しながら，第１の実施の形態にかかるデジタル信号処理装置の動作について説明する。図２は，第１の実施の形態にかかるデジタル信号処理装置の動作を示すタイミング図である。
【００３２】
図１に示すように，アクセス制御装置１０５は，プログラムの命令などのデータをダウンロードしてＰＲＡＭ１０８に構成される所定のアドレスのブロックへ格納及びＤＳＰ１１１からのアクセスの制御（コントロール）を行う。
【００３３】
ＤＳＰ１１１からＰＲＡＭ１０８に対しては，プログラムの読込み，アクセス制御装置１０５からＰＲＡＭ１０８に対しては，プログラムの書込みを行うので，Ｒ／Ｗコントロール信号Ａ１１６は読込み（Ｒｅａｄ）モード，Ｒ／Ｗコントロール信号Ｂ１１７は書込み（Ｗｒｉｔｅ）モードである。
【００３４】
まず，図１および図２を参照しながら，図２に示す期間２０７におけるデジタル信号処理装置１の動作について説明する。
【００３５】
図２に示すように，アクセス制御装置１０５がプログラムの命令などのデータをダウンロードして，ＰＲＡＭ１０８のブロックへ格納する，格納先のアドレスは，アドレスカウンタ１０６によって決められる。本実施の形態では，プログラムアドレスバスＡの波形である，波形２０１が示すとおり，ブロックへ格納するアドレスは０番地よりシーケンシャルに増加していくのがわかる。
【００３６】
アクセス制御装置１０５がデータをダウンロードしてブロックへ格納するアドレスの番地が０番地の場合，ＤＳＰ１１１がアクセスできる領域は存在しない。したがって，ＤＳＰリセット１１６信号の波形である波形２０２が示すように，アクセス制御装置１０５より出力されるＤＳＰリセット信号１１６はＯＮ（ハイレベル）のままであり，ＤＳＰ１１１からＰＲＡＭ１０８に対してアクセスを行うことはできない。
【００３７】
プログラムアドレスバスＡ１０４を経由して出力されるアドレスデータのアドレスの番地が，１番地になったらＤＳＰリセット１１６信号（波形２０２）はＯＦＦ（ローレベル）となり，ＤＳＰ１１１からＰＲＡＭ１０８に対してアクセスできる。
【００３８】
ＤＳＰ１１１は，プログラムカウンタ１１２によって，ＤＳＰ１１１が処理実行を行うための，決められたプログラムの命令などのデータアドレスを，プログラムアドレスバスＢ１１０に出力する。
【００３９】
図２に示すとおり，プログラムアドレスバスＢ１１０を示す波形である波形２０３は，第１の実施の形態では，０番地から実行されているのがわかる。
【００４０】
上記プログラムアドレスは，アクセス制御装置１０５に入力されており，アクセス制御装置１０５は，プログラムアドレスバスＢ１１０（波形２０３）より入力されるアドレスの値と，アドレスカウンタ１０６から出力されるプログラムアドレスバスＡ１０４（波形２０１）より出力されるアドレスの値を比較して，ＤＳＰ１１１がアクセスしようとしているアドレスは，既にアクセス制御装置１０５によりダウンロードされてブロックに格納されたアドレスであるかを判定する。
【００４１】
上記判定結果により，ダウンロードおよび格納済みであるアドレスの場合，プログラムアドレスバスＢ１１０より入力されるアドレスの値を，次のサイクルにてプログラムアドレスバスＣ１１３（波形２０４）にそのアドレス値を出力する。
【００４２】
図２に示す通り，プログラムアドレスバスＣ１１３を示す波形である波形２０４は，プログラムアドレスバスＢ１１０より入力されるダウンロードおよび格納済みのアドレス値が，次サイクルにてプログラムアドレスバスＣ１１３のアドレス値として出力される。
【００４３】
次に，プログラムアドレスバスＢ１１０（波形２０３）より入力されるアドレスの値が，アクセス禁止領域，即ちまだダウンロードされていない領域であり，それによりＤＳＰ１１１がアクセス停止状態である場合の，期間２０８におけるデジタル信号処理装置１の動作について説明する。
【００４４】
ＤＳＰ１１１は，プログラムカウンタ１１２によって，ＤＳＰ１１１が処理実行を行うための，決められたプログラムの命令などのデータアドレスを，プログラムアドレスバスＢ１１０（波形２０３）に出力する。
【００４５】
上記プログラムアドレスバスＢ１１０（波形２０３）を経由して出力されるアドレスの値と，アドレスカウンタ１０６（波形２０１）に出力されるアドレスの値とを比較して，その結果がアクセス禁止領域であるか否かを判定する。アクセス禁止領域である場合のアドレスの条件は，以下（１）に示す関係となる。
【００４６】
アドレスカウンタ１０６≦プログラムアドレスバスＢ１１０・・（１）
【００４７】
図２に示す，アクセス禁止領域となった期間２０８の直前である期間２０７において，アクセス制御装置１０５では，プログラムの命令などのデータをダウンロードして，格納しているアドレス値（プログラムアドレスバスＡ２０１）は，４番地（波形２０１）であるのに対して，ＤＳＰ１１１では，ＰＲＡＭ１０８に対してアドレス値（プログラムアドレスバスＢ２０３）ａ番地（波形２０３）にアクセスしようとしているので，上記（１）の条件を満たしている。
【００４８】
上記アクセス禁止領域となる条件を検出した場合，アクセス制御装置１０５は，まずＤＳＰ１１１のアクセスを停止する停止信号である，ウェイト信号１０３（波形２０５）をＯＮ（ローレベル）にする（波形２０５）。
【００４９】
上記停止信号であるウェイト信号１０３（波形２０５）を受信した，クロック制御装置１０７は，ＤＳＰクロック１０９を出力するのを停止して，ＤＳＰ１１１はアクセスすることができないアクセス停止状態へ遷移する（波形２０６）。以下，アクセスすることができないアクセス停止状態へ遷移することを，ＤＳＰアクセス停止状態遷移処理とする。
【００５０】
また，アクセス制御装置１０５より出力されるプログラムアドレスバスＣ１１３のアドレス値は，次のサイクルでの更新は行わず，アクセス可能領域である前アドレス値である１番地のまま保持される（波形２０４）。
【００５１】
また，アクセス制御装置１０５がウェイト信号１０３（波形２０５）を“ＯＮ”（ローレベル）にしている間，ＤＳＰクロックが停止しているＤＳＰ１１１は，プログラムカウンタ１１２が停止状態であるので，プログラムアドレスバスＢの更新は行われず，ａ番地を出力したまま保持される（波形２０３）。
【００５２】
以上，期間２０８の直前の期間２０７におけるアクセス禁止領域にアクセスしようとした場合からＤＳＰ１１１がアクセス停止状態に遷移してその状態が保持される期間２０８の一連の動作により，ＤＳＰ１１１からＰＲＡＭ１０８に対してのアクセスは停止状態となるが，アドレス制御装置に構成されるアドレスカウンタ１０６は，このＤＳＰ１１１のアクセス停止状態に依存することなく動作して，プログラムの命令などのデータをダウンロードしてＰＲＡＭ１０８へ格納処理を続行する（波形２０１）。
【００５３】
次に，図２を参照しながら，ＤＳＰ１１１のアクセス停止状態が解除された（以下，ＤＳＰアクセス停止状態解除処理）場合の，期間２０９におけるデジタル信号処理装置１の動作について説明する。
【００５４】
図２に示すように，期間２０７において，ＤＳＰ１１１がアクセスしようとしたアドレス“ａ”が，アドレスカウンタ１０６が出力するプログラムアドレスバスＡ１１４のアドレス値のカウント（波形２０１）により，ＤＳＰ１１１のアクセス禁止が解除された場合，つまりＤＳＰ１１１がアクセス停止状態の期間２０８において，以下（２）に示す関係となった場合，ＯＮ（ローレベル）の状態であったウェイト信号１０３を，ＯＦＦ（ハイレベル）にする（波形２０５）。
【００５５】
アドレスカウンタ１０６＞プログラムアドレスバスＢ１１０・・（２）
【００５６】
また，期間２０７にて保持していたプログラムアドレスバスＣ１１３のアドレス値“１”は，期間２０９である次のサイクルでＤＳＰ１１１が要求していたアドレス値“ａ”に更新される（波形２０４）。
【００５７】
また，クロック制御装置１０７は，アクセス制御装置１０５から出力されるウェイト信号１０３（波形２０５）がＯＮ（ローレベル）からＯＦＦ（ハイレベル）になったのを受けて，ＤＳＰクロック１０９の出力を再開する（波形２０６）。
【００５８】
クロック制御装置１０７からＤＳＰクロック１１６の入力が再開されたＤＳＰ１１１は，プログラムカウンタ１１２が再び動作し始め，ＰＲＡＭ１０８へのアクセスの開始を始め，更新されたプログラムアドレスを，プログラムアドレスバスＢ１１０に出力する（波形２０３）。
【００５９】
なおダウンロードが全て完了した場合，アクセス制御装置１０５は，ダウンロード完了信号１０２がＯＮ（図示せず）となり，クロック制御装置１０７に伝えられる。ダウンロード完了信号１０２がＯＮの場合，クロック制御装置１０７はクロックの制御を行わず，システムクロック１０１をそのままＤＳＰクロック１０９へ出力する。
【００６０】
以上のように，従来プログラムのダウンロードが全て完了するまで待機しなければならなかったＤＳＰの処理動作を，アクセス制御装置１０５，クロック制御装置１０７などの装置を設けることによって，全てのプログラムのダウンロードが完了する前でも，例えばダウンロードが完了していない領域への分岐（ＤＳＰ１１１のプログラム実行処理において，分岐命令などで発生）が発生した場合にはダウンロードが完了するまでＤＳＰ１１１をアクセス停止状態に遷移させて，その状態を保持させることによって，プログラムの各命令などの実行を，プログラムの命令をダウンロードして格納するとともに，スタートおよび処理させることが可能となり，プログラムの初期化に要する時間の短縮が図れる。
【００６１】
特に，ＤＳＰの処理動作に対して停止状態（ウェイト）が発生しても，特に影響の無いレジスタ等の初期化ルーチン等の場合は特に有効である。
【００６２】
（第２の実施の形態）
次に，図３を参照しながら，第２の実施の形態にかかるデジタル信号処理装置の構成について説明する。図３は，第２の実施の形態にかかるデジタル信号処理装置の構成を示すブロック図である。
【００６３】
図３に示すように，第２の実施の形態にかかるデジタル信号処理装置は，図１に示す第１の実施の形態にかかるデジタル処理装置に構成される装置に，データバス３１４，スタート・アドレスレジスタ３１７，スタートアドレス３１８が加えられている。
【００６４】
データバス３１４は，ＤＳＰ３１１およびスタート・アドレスレジスタ３１７と接続されており，ＤＳＰのアクセス停止状態開始を知らせるスタート・アドレスレジスタ３１７は，スタートアドレス３１８信号を経由してアクセス制御装置３０５と接続されている。
【００６５】
なお，第２の実施の形態にかかるデジタル信号処理装置１に構成されるその他の装置などは，第１の実施の形態にかかるデジタル信号処理装置１とほぼ同様の構成を有するので，詳細説明は省略する。
【００６６】
次に，図３，図４を参照しながら，第２の実施の形態にかかるデジタル信号処理装置の動作について説明する。図４は，第２の実施の形態にかかるデジタル信号処理装置の動作を示すタイミング図である。
【００６７】
ＤＳＰ３１１が実行するプログラムの各命令などのデータは，アクセス制御装置３０５によって出力されて，プログラムデータバスＡ３１４を経由して，ＰＲＡＭ３０８に格納される。したがって，ＤＳＰ３１１は，ＰＲＡＭ３０８に格納されたデータを読み込み，その読み込んだ命令を実行する。
【００６８】
ここで，第２の実施の形態にかかるＤＳＰ３１１が実行する最初の命令については，ＰＲＡＭ３０８から読込み処理するのではなく，予めＤＳＰ３１１に，スタート・アドレスレジスタ３１７を初期化する命令をセットしておく。
【００６９】
アクセス制御装置３０５は，スタート・アドレスレジスタ３１７に格納される値と，昇順にカウントアップされるアドレスカウンタ３０６のＰＲＡＭ３０８のブロックへ格納するアドレスの値とを比較して，アドレスカウンタ３０６の値が，スタート・アドレスレジスタ３１７の値を超えない間は，停止信号であるウェイト信号３０３（波形４０６）を“ＯＮ”（ローレベル）の状態を保持させる。スタート・アドレスレジスタ３１７の初期値は０とする。
【００７０】
まず図４に示すように，ＤＳＰ３１１がアクセス停止状態になるまでの期間４０８について説明すると，アクセス制御装置３０５からＤＳＰリセット３１６信号（波形４０２）をＤＳＰ３１１に出力することによって，ＤＳＰ３１１がアクセス可能な状態に遷移した直後は，停止信号であるウェイト信号３０３（波形４０６）は，ＯＦＦ（ハイレベル）のままである。
【００７１】
図４に示すように，上記ＤＳＰ３１１のアクセス可能な状態遷移直後のアドレスカウンタ３０６（波形４０１）のアドレスの値は，“０”番地である。そのためアドレス値が０番地からのＤＳＰ３１１による命令は実行可能であるので，すでにダウンロードされているスタート・アドレスレジスタ３１７を初期化する命令を実行する（期間４０８）。
【００７２】
スタート・アドレスレジスタ３１７が初期化されて，値が格納される。図４が示すとおり，ここで格納された値は１６進数で表されると“０ＦＦＦ”（波形４０５）である。アクセス制御装置３０５は，スタート・アドレスレジスタ３１７に格納された値（波形４０５）を，スタートアドレス信号３１８を経由して読込み，上記格納された値とアドレスカウンタ３０６（波形４０１）との値を比較する。
【００７３】
アクセス制御装置３０５は，比較した結果，スタート・アドレスレジスタに格納された値の方が大きいと判定すると，ＤＳＰ３１１のアクセスを停止状態に遷移させる処理を行う。
【００７４】
図４に示す期間４０９は，上記ＤＳＰ３１１のＤＳＰアクセス停止状態遷移処理およびＤＳＰ３１１のＤＳＰアクセス停止状態であるが，第１の実施の形態にかかるデジタル信号処理装置１の処理動作で説明した内容とほぼ同様であるので，詳細説明は省略する。
【００７５】
また図４に示すように，スタート・アドレスレジスタ３１７に値を格納処理に必要となるサイクル数は，ＤＳＰ３１１の種類や構成によって異なるため，ここでは変数“Ｘ”を用いて表記する（波形４０１，４０３，４０４）。
【００７６】
図４の波形４０１に示すように，アドレスカウンタ３０６で出力されるアドレス値が，スタート・アドレスレジスタ３１７に格納された値に達した場合，例えば，第２の実施の形態においては，“００ＦＦ”に達した場合，アクセス制御装置３０５は，波形４０６に示すように，停止信号であるウェイト信号３０３（“ＯＦＦ”（ハイレベル））をクロック制御装置３０７へ出力することにより，ＤＳＰ３１１のアクセスのウェイト状態を解除する（ＤＳＰアクセス停止状態解除処理）。
【００７７】
次に，ＤＳＰ３１１のアクセス停止状態が解除された期間４１０について説明するが，ＤＳＰアクセス停止状態解除処理の内容については，第１の実施の形態で説明した内容とほぼ同様であるので，詳細説明は省略する。
【００７８】
また期間４１０以降の処理について，例えばアクセス禁止領域への分岐の場合の処理等についても，第１の実施の形態で説明した内容とほぼ同様である。
【００７９】
以上から，第２の実施の形態にかかるデジタル信号処理装置１によれば，第１の実施の形態に示した効果に加え，スタート・アドレスレジスタ３１７を設けることにより，スタート・アドレスレジスタ３１７に設定されたアドレス値までのプログラムの命令などのデータはダウンロードおよび格納が完了されていると保証されるため，分岐命令等をこのアドレス値の範囲内で行うプログラムの記述をすることによって，実行時の一時ウェイト状態が無くなるので，処理効率が向上するという効果が得られる。
【００８０】
（第３の実施の形態）
次に，図５を参照しながら，第３の実施の形態にかかるデジタル信号処理装置の構成について説明する。図５は，第３の実施の形態にかかるデジタル信号処理装置の構成を示すブロック図である。
【００８１】
図５に示すように，第３の実施の形態にかかるデジタル信号処理装置は，図１に示す第１の実施の形態にかかるデジタル処理装置に構成される装置に，格納開始アドレス値を格納するダウンロードアドレスレジスタＡ５１７，格納開始アドレス値を格納するダウンロードアドレスレジスタＢ５１９，データバス５１４，格納選択記憶装置であるダウンロードセレクトレジスタ５２１，アドレスカウンタＢ５２４，アドレスカウンタＡ５２３が加えられている。
【００８２】
データバス５１４は，ダウンロードアドレスレジスタＡ５１７，ダウンロードアドレスレジスタＢ５１９と接続されて，さらにＤＳＰ５１１と接続されてデータの授受等をする。
【００８３】
ダウンロードアドレスレジスタＡ５１７は，格納開始信号をダウンロードアドレスＡ５１８を経由してアクセス制御装置５０５に出力して，またダウンロードアドレスレジスタＢ５２０は，格納終了信号をダウンロードアドレスＢ５２０を経由してアクセス制御装置５０５に出力する。
【００８４】
ダウンロードセレクトレジスタ５２１は，ダウンロードセレクト５２２またはセレクタリセット５２５を経由してアクセス制御装置５０５に接続されている。ダウンロードセレクトレジスタ５２１の値は，レジスタを選択するための格納選択信号としてダウンロードセレクト５２２を介してアクセス制御装置５０５へ入力される。また，アクセス制御装置５０５は，セレクタリセット５２５を介してダウンロードレジスタ５２１を初期化（リセット）する。
【００８５】
また，アクセス制御装置５０５は，通常のＰＲＡＭ５０８へダウンロードしてブロックへ格納するためのアドレス値をカウントするアドレスカウンタＡ５２３と，ＤＳＰ５１１のアクセス停止状態時に，指定されたアドレス値をカウントするアドレスカウンタＢ５２４を有する。
【００８６】
上記アドレスカウンタＡ５２３およびアドレスカウンタＢ５２４は，ダウンロードセレクトレジスタ５２１からダウンロードセレクト信号５２２を介して出力される信号によって，どちらかに選択されて，選択されたアドレスカウンタのアドレス値がプログラムアドレスバスＡ５０４に出力される。選択されていないアドレスカウンタは，選択時のアドレス値を保持したまま停止状態となる。
【００８７】
なお，第３の実施の形態にかかるデジタル信号処理装置１に構成されるその他の装置などは，第１の実施の形態にかかるデジタル信号処理装置１とほぼ同様の構成を有するので，詳細説明は省略する。
【００８８】
次に，図５，図６を参照しながら，第３の実施の形態にかかるデジタル信号処理装置の動作について説明する。図６は，第３の実施の形態にかかるデジタル信号処理装置の動作を示すタイミング図である。
【００８９】
ＤＳＰ５１１が実行するプログラムは，アクセス制御装置５０５からプログラムの命令などのデータがプログラムデータバスＡ５２７を通して，ダウンロードされてＰＲＡＭ５０８へ格納されるが，ＤＳＰ５１１が実行する最初の命令は，ダウンロードアドレスレジスタＡ５１７（波形６０５）及びダウンロードアドレスレジスタＢ５１９（波形６０６）を初期化し，初期化完了後ダウンロードセレクトレジスタ５２１を設定する初期化プログラムを予めセットしておく。
【００９０】
まず図６に示されるように，ＤＳＰ５１１のアクセス停止状態遷移までの期間６１０について説明すると，ダウンロードセレクト信号５２２（波形６０７）の初期値は，アドレスカウンタＡ５２３を選択するようにセットされている。つまり図６に示される波形６０７（ダウンロードセレクト信号）は，“０”で示されており，これはアドレスカウンタＡ５２３を選択している。
【００９１】
次に，アドレスカウンタＡ５２３においてアドレス値のカウントを始めて（初期値“００００”），アクセス制御装置５０５から出力されるＤＳＰリセット５１６信号（波形６０２）が，ＤＳＰ５１１へ入力されると，ＤＳＰ５１１からＰＲＡＭ５０８へのアクセスが可能となる。この時点では，ＤＳＰ５１１のアクセス停止状態にする停止信号であるウェイト信号５０３（波形６０８）は，“ＯＦＦ”（ローレベル）のままである。
【００９２】
したがって，アクセス可能となったＤＳＰ５１１は，プログラムカウンタ５１２からカウントを始めたアドレス値０番地より，命令を実行することは可能であり，予めセットされている初期化プログラムを実行する。
【００９３】
初期化プログラムは，図６に示すように，波形６０５（ダウンロードアドレスレジスタＡ５１７）には，最初にプログラムの命令などのデータをダウンロード始める，格納を開始する先頭番地（“０１００”）を格納して，波形６０６（ダウンロードアドレスレジスタＢ５１９）には，ダウンロード終了する，格納を終了する最終番地（“０２００”）を格納する。
【００９４】
格納終了と同時に，アドレスカウントＢが選択される値がダウンロードセレクトレジスタ５２１から出力される。図６に示すように，波形６０７においてアドレスカウントＢを選択する“１”（ハイレベル）が出力されているのがわかる。ダウンロードセレクトレジスタ５２１から出力された値は，アクセス制御装置５０５へ入力される。
【００９５】
次に，ＤＳＰ停止状態遷移処理またはＤＳＰ停止状態である期間６１１について，説明すると，波形６０７のダウンロードセレクトレジスタ５２１に“１”がセットされると，アクセス制御装置５０５は，波形６０５のダウンロードアドレスＡ５１８のアドレス値をアドレスカウンタＢ５２４にセットする（波形６０１）。
【００９６】
上記アドレスカウンタＢ５２４にセットされた上で，アクセス制御装置５０５は，図６の波形６０１に示されるように，プログラムアドレスバスＡ５０４へ出力されるブロックへ格納するアドレス値を，アドレスカウンタＡ５２３からカウントされたアドレス値から，アドレスカウンタＢ５２４からカウントされるアドレス値に切替える。
【００９７】
切替え後，アドレス制御装置５０５からプログラムデータバスＡ５２７を介して，順次アドレスカウンタＢ５２４がカウントして示すアドレス値に対応したプログラムの命令などのデータが，ＰＲＡＭ５０８へダウンロードされ，ＰＲＡＭ５０８に格納されていく（波形６０１）。
【００９８】
さらに上記切替え処理後，ダウンロードセレクト信号５２２（波形６０７）が“１”（ハイレベル）に切替わると，アクセス制御装置５０５は，ＤＳＰ５１１のアクセス停止状態遷移処理を行う。
【００９９】
上記ＤＳＰ５１１のＤＳＰアクセス停止状態遷移処理は，第１の実施の形態にて説明したＤＳＰアクセス停止状態遷移処理とほぼ同様であるので，詳細説明は省略する。
【０１００】
また期間６１１のＤＳＰ５１１のアクセス停止状態において，プログラムアドレスバスＡ６０１のアドレス値は，ダウンロードアドレスレジスタＡ５１７に格納されていたアドレス値（“０１００”）に設定されて，上記アドレス値からプログラムの命令などのデータがダウンロードされる（波形６０１）。
【０１０１】
プログラムアドレスバスＡ５０４のアドレス値が，ダウンロードアドレスレジスタＢ５１９に格納されているアドレス値（“０２００）に達した場合，アクセス制御装置５０５は，プログラムアドレスバスＡ５０４のアドレス値を，切替え後，停止していたアドレスカウンタＡ５２３のアドレス値に切替える。
【０１０２】
上記プログラムアドレスバスＡ５０４のアドレス値が，アドレスカウンタＡ５２３のアドレス値に切替え後，アドレスカウンタＡ５２３はカウント処理を再開する。また同時に，アクセス制御装置５０５は，セレクタリセット５２５を介してダウンロードセレクトレジスタ５２１の値を“０”に初期化（リセット）した上で，ＤＳＰアクセス停止状態解除処理を行う。
【０１０３】
期間６１２における，上記ＤＰＳコア５１１のＤＳＰアクセス停止状態解除処理については，第１の実施の形態で説明したＤＳＰアクセス停止状態解除処理の内容とほぼ同様であるので，詳細説明は省略する。
【０１０４】
以上第３の実施の形態にかかる処理は，ダウンロードアドレスレジスタＡ５１７及びダウンロードアドレスレジスタＢ５１９にアドレス値が格納後，ダウンロードアドレスレジスタＡ５１７からダウンロードアドレスレジスタＢ５１９までに示されたアドレス値間の領域におけるプログラムの命令などのデータをＰＲＡＭ５０８へダウンロードして格納した後に，第１の実施の形態に示したＤＳＰ５１１からＰＲＡＭ５０８へのアクセス処理，命令実行処理などの処理を行う。
【０１０５】
また図６の期間６１３に示すように，アクセス制御装置５０５から通常選択されるアドレスカウンタＡ５２３（波形６０１）は，アドレスのカウントを０番地より昇順（シーケンシャル）にアドレス値をカウント指定し，ブロックへ格納していくが，その指定アドレス値が，ダウンロードアドレスＡ５１８から入力されるアドレス値の１番地前に達した場合，ダウンロードアドレスＢ５２０に格納されたアドレス値からアドレスカウンタＡ５２３に入力されるアドレス値の１番地後に飛ぶ機能を持つ。
【０１０６】
図６の波形６０１（期間６１３）に示すように，ダウンロードアドレスＡ５１８から入力されるアドレス値の１番地前は，“０１００−１”であり，ダウンロードアドレスＢ５２０に格納されたアドレス値からアドレスカウンタＡ５２３に入力されるアドレス値の１番地後は，“０２００＋１”である。
【０１０７】
したがって，上記“０１００−１”の次のアドレス“０１００”から，上記“０２００＋１”の１番地前のアドレス“０２００”までのアドレス値が飛ばされているのが分かる。
【０１０８】
つまり，これによりアドレスカウンタＢ５２４を用いてアドレスのカウントをして，既にＰＲＡＭ５０８へダウンロードして格納済みであるアドレス値の領域へ２重に書き込むことを防ぐ。
【０１０９】
また，第３の実施の形態にかかるアドレスカウンタＡ５２３からアドレスカウンタＢ５２４へのアドレスカウントの切替え処理など，一連の処理完了後，アクセス制御装置５０５が，セレクタリセット５２５を介して，ダウンロードセレクトレジスタ５２１の値を“０”に戻すことによって，アドレス制御装置５０５がプログラムの命令などのデータをダウンロードして格納している間，上記処理を繰り返し行うことができる。
【０１１０】
以上から，第３の実施の形態によれば，第１の実施の形態に示した効果に加え，予めダウンロードアドレスレジスタＡ５１７およびダウンロードアドレスレジスタＡ５１９に格納された両アドレス値間のブロック領域に，プログラムの命令などのデータをダウンロードしてブロックへ格納する処理を行ってから，ＤＳＰ５１１の処理が始まる。
【０１１１】
プログラム内での分岐先を全てこの上記両アドレス値間のブロック領域に含まれるようにプログラム作成を行うことにより，ＤＳＰ５１１からＰＲＡＭ５０８へアクセスする際に，アクセス禁止領域への分岐が無くなり，実行時のＤＳＰ５１１がアクセス停止状態になることが無くなるので，処理効率を向上させることができる。
【０１１２】
さらに，ダウンロードセレクトレジスタ５２１の値を“０”に戻すことによって，アドレス制御装置５０５がプログラムの命令などのデータをダウンロードしてブロックへ格納している間，ＤＳＰ５１１のＤＳＰアクセス停止状態を保持し，ある所定のアドレス間のブロック領域におけるプログラムの命令などのデータをダウンロードしてブロックへ格納する上記処理を繰り返しできる。
【０１１３】
これは，例えばプログラム内における分岐先の命令で，ＤＳＰ５１１のアクセス停止状態が発生すると不都合であるなどの場合，分岐の前に上記所定のアドレス間のブロック領域におけるデータをダウンロードしてブロックへ格納する処理を行うプログラム記述を加えることによって，処理能力のより大きな向上が期待できる。
【０１１４】
（第４の実施の形態）
次に，図７を参照しながら，第４の実施の形態にかかるデジタル信号処理装置の構成について説明する。図７は，第４の実施の形態にかかるデジタル信号処理装置の構成を示すブロック図である。
【０１１５】
図７に示すように，第４の実施の形態にかかるデジタル信号処理装置は，図１に示す第１の実施の形態にかかるデジタル処理装置に構成される装置に，アクセス制御装置Ｂ７２０が加えられている。
【０１１６】
アクセス制御装置Ａは，２つのアドレスカウンタ７０６およびアドレスカウンタ７１７を有する。アドレスカウンタ７０６より出力されるアドレス値は，プログラムアドレスバスＡ７１４を介してＰＲＡＭ７０８に接続されて，アドレスカウンタ７１７より出力されるアドレス値は，プログラムアドレスバスＤ７１９を介してアクセス制御装置Ｂ７２０に入力されている。
【０１１７】
また，アクセス制御装置Ａ７０５から出力される，プログラムアドレスバスＤ７１９が示すアドレス値に対応したデータを出力するプログラムデータバスＣ７１８についても，アクセス制御装置Ｂ７２０に入力されている。
【０１１８】
アクセス制御装置Ｂ７２０は，ＤＳＰ７１１が出力するプログラムアドレスをアクセス制御装置Ａ７０５が制御して出力するプログラムアドレスバスＣ７１３，ＤＳＰ７１１のアクセスを停止させる停止信号であるウェイト信号７０３が入力される。
【０１１９】
またアクセス制御装置Ｂ７２０は，ウェイト信号７０３の値に応じて，入力されてくる信号が切替わるプログラムアドレスバスＥ７２２，プログラムデータバスＤ７２１および読込み／書込み制御するＲ／Ｗコントロール信号Ｃ７２５をＰＲＡＭ７０８に出力している。
【０１２０】
またアクセス制御装置Ｂ７２０は，ＤＳＰ７１１からの読込み／書込みを制御するＲ／Ｗコントロール信号Ａ７２３及び，アクセス制御装置Ａ７０５からのＲ／Ｗコントロール信号Ｂ７２４が入力される。
【０１２１】
なお，第４の実施の形態にかかるデジタル信号処理装置１に構成されるその他の装置などは，第１の実施の形態にかかるデジタル信号処理装置１とほぼ同様の構成を有するので，詳細説明は省略する。
【０１２２】
次に，図７，図８を参照しながら，第４の実施の形態にかかるデジタル信号処理装置の動作について説明する。図８は，第４の実施の形態にかかるデジタル信号処理装置の動作を示すタイミング図である。
【０１２３】
まず図８に示すように，デジタル信号処理装置のＤＳＰ７１１の処理開始期間である期間８１０及び，ＤＳＰ７１１のＤＳＰアクセス停止状態からＤＳＰアクセス停止状態解除処理後の期間である期間８１２の動作は，第１の実施の形態で説明した内容とほぼ同様であるため，詳細説明は省略する。
【０１２４】
まず期間８１１について説明する前に，期間８１０においては，アクセス制御装置Ｂ７２０は，ＤＳＰ７１１から出力されて，アクセス制御装置Ａ７０５で制御されたプログラムアドレスバスＣ７１３（波形８０４）及びＤＳＰ７１１から出力されるＲ／ＷコントロールＡ７２３を，プログラムアドレスバスＥ７２２及びＲ／ＷコントロールＣ７２５（波形８０７）を介してＰＲＡＭ７０８へ出力する。
【０１２５】
またアクセス制御装置Ｂ７２０は，ＰＲＡＭ７０８からのプログラムの命令などのデータを，プログラムデータバスＤ７２１を介して取得して，プログラムデータバスＢ７１５を経由してＤＳＰ７１１へ出力している。
【０１２６】
次に，ＤＳＰアクセス停止状態遷移処理からＤＳＰアクセス停止状態の期間である期間８１１について説明する。
【０１２７】
第１の実施の形態にかかるＤＳＰアクセス停止状態遷移処理と同様に，アクセス制御装置Ａ７０５は，アドレスカウンタ７０６から出力されるプログラムアドレスバスＡ７０４（波形８０１）のアドレス値と，プログラムカウンタ９０７から出力されるプログラムアドレスバスＢ（波形８０３）のアドレス値とを比較した結果，ＤＳＰ７１１のアクセス禁止であると検出された場合，ＤＳＰ７１１に対してＤＳＰアクセス停止状態遷移処理を行う。
【０１２８】
さらに上記ＤＳＰ７１１のアクセス禁止であると検出後，アクセス制御装置Ｂ７２０に入力される“０”（ローレベル）のウェイト信号７０３（波形８０８）により，ＤＳＰ７１１がＰＲＡＭ７０８に対してアクセスするために使用する，アクセス制御装置Ｂ７２０とＰＲＡＭ７０８とのインタフェースは，ＤＳＰアクセス停止状態では，アクセス制御装置ＡがＰＲＡＭ７０８に対してアクセスするためのインタフェースとして使用可能なように切替えられる。
【０１２９】
つまり，プログラムアドレスバスＢ７１０の値（波形８０３）がアクセス禁止であることが検出された場合，アクセス制御装置７０５はウェイト信号７０３を“０”（ＯＮ）にする（波形８０８）。
【０１３０】
ＤＳＰ７１１は，ウェイト信号７０３（波形８０８）が“０”（ローレベル）に変化後，ＤＳＰアクセス停止状態遷移処理が行われて，ＤＳＰアクセス停止状態となる。
【０１３１】
アクセス制御装置Ｂ７２０は，ウェイト信号７０３が“０”（ローレベル）に変化後，入力インタフェースを，プログラムアドレスバスＣ７１３及びＲ／ＷコントロールＢ７２４から，プログラムアドレスバスＤ７１９及びＲ／ＷコントロールＢ７２４に切替えて，プログラムアドレスバスＥ７２２及びＲ／ＷコントロールＣ７２５を介してＰＲＡＭ７０８へ出力する。
【０１３２】
またアクセス制御装置Ｂ７２０は，ＰＲＡＭ７０８に対して，アクセス制御装置Ａ７０５からプログラムデータバスＣ７１８を介して出力されるプログラムアドレスバスＤ７１９のアドレス値に対応するプログラムの命令などのデータを，プログラムデータバスＤ７２１を介して出力する。
【０１３３】
これにより，期間８１０では，プログラムデータバスＤ７２１を介してＤＳＰ７１１がプログラムデータを読込んでいたが，ＤＳＰ７１１がアクセス停止状態である期間８１１では，プログラムデータバスＤ７２１を介してアクセス制御装置Ａ７０５からＰＲＡＭ７０８に対してプログラムデータをダウンロードして格納することができる。
【０１３４】
図８に示すように，アドレスカウンタ７１７（波形８０５）の初期値は，プログラムの命令などのデータをダウンロードするプログラムデータの最終番地が“ｎ”となっており，ＤＳＰ７１１がアクセス停止状態の期間に，初期値ｎ番地からｎ−１，ｎ−２，…の順に，ＤＳＰ７１１がＤＳＰアクセス停止状態解除になるまでプログラムデータをダウンロードして格納する処理を行う。第４の実施の形態では，期間８１１において，アクセス制御装置ＢのプログラムデータバスＤ７２１を介してダウンロードおよび格納されたワード数をｍで示す（波形８０５，８０６）。
【０１３５】
また，８１２期間において，ＤＳＰ７１１がアクセスしようとしたアドレス値“ａ”（波形８０３）に対して，ＤＳＰ７１１のアクセス禁止が解除された場合，ＤＳＰ７１１のＤＳＰアクセス停止状態解除処理は第１の実施の形態で説明したＤＳＰアクセス停止状態解除処理とほぼ同様の内容である。
【０１３６】
ＤＳＰアクセス停止状態解除処理後に，アクセス制御装置Ａ７０５から出力される，停止信号であるウェイト信号７０３（波形８０８）が“１”（ハイレベル）に変化後，アクセス制御装置Ｂ７２０は，ＤＳＰ７１１がＰＲＡＭ７０８に格納されたプログラムデータを読込み可能な状態，すなわちプログラムアドレスバスＥ７２２及びプログラムデータバスＤ７２１の入力インタフェースを期間８１０の状態に戻すために，プログラムアドレスバスＤ７１９及びＲ／ＷコントロールＢ７２４から，プログラムアドレスバスＣ７１３及びＲ／ＷコントロールＢ７２４に切替える。
【０１３７】
一方，アクセス制御装置Ａ７０５におけるアドレスカウンタ７１７は，ＤＳＰアクセス停止状態解除処理までの値を保持する（波形８０５）。
【０１３８】
したがって，アドレスカウンタ７０６（波形８０１）が初期値であるアドレス０番地から，０，１，２，・・・番地の順にプログラムアドレスバスＡ７０４およびプログラムデータバスＡ７１４を介して，ＰＲＡＭ７０８へプログラムのデータをダウンロードしてブロックへ格納する。
【０１３９】
またＤＳＰ７１１がＤＳＰアクセス停止状態では，アドレスカウンタ７１７（波形８０５）が，プログラムデータのダウンロードする最終アドレスであるｎ番地より，ｎ，ｎ−１，ｎ−２，・・・番地の順にプログラムアドレスバスＥ７２２，プログラムデータバスＤ７２１を介してプログラムをダウンロードする。
【０１４０】
アドレスカウンタ７０６及びアドレスカウンタ７１７のアドレス値が一致した場合，アクセス制御装置Ａ７０５は，ダウンロード完了信号７０２（図示せず）をＯＮにし，ＰＲＡＭ７０８に対する，全てのプログラムがダウンロードされたことをクロック制御装置７０７へ送信する。
【０１４１】
以上から，第４の実施の形態によれば，第１の実施の形態に示した効果に加え，ＤＳＰ７１１がＤＳＰアクセス停止状態の場合に，ＤＳＰ７１１がプログラムの命令などのデータをアクセスするために使用するプログラムアドレスバスＤ７１９，プログラムデータバスＣ７１８を介して，プログラムのダウンロードする。
【０１４２】
したがって，アクセス制御装置７０５は，プログラムデータバスＡ７０４およびプログラムデータバスＣ７１８の両データバスを介してＰＲＡＭ７０８にプログラムデータのダウンロードができることから，プログラムデータのダウンロード時間のより大きな短縮ができる。
【０１４３】
また，第４の実施の形態にかかるデジタル信号処理装置１は第１の実施の形態にかかるデジタル信号処理装置１に構成される装置などを適用した場合を例にあげて説明したが，本実施の形態はかかる例に限定されず，第２および第３の実施の形態に対しても同様に適用できる。
【０１４４】
（第５の実施の形態）
次に，図９を参照しながら，第５の実施の形態にかかるデジタル信号処理装置の構成について説明する。図９は，第５の実施の形態にかかるデジタル信号処理装置の構成を示すブロック図である。
【０１４５】
図９に示すように，第４の実施の形態にかかるデジタル信号処理装置は，図１に示す第１の実施の形態にかかるデジタル処理装置に構成される装置に，データバス９２２，アドレスプログラムＲＡＭ９１８，バス選択制御装置９１９が加えられている。
【０１４６】
また，アクセス制御装置９０１は，アドレスカウンタ１０６に代わり，アドレスレジスタＡ９０２，アドレスレジスタＢ９０３，を備えており，さらにアドレス演算，デコードなどいくつかの命令を実行できる機能を有する。
【０１４７】
なお，第５の実施の形態にかかるデジタル信号処理装置１に構成されるその他の装置などは，第１の実施の形態にかかるデジタル信号処理装置１とほぼ同様の構成を有するので，詳細説明は省略する。
【０１４８】
次に，図９，図１０を参照しながら，第５の実施の形態にかかるデジタル信号処理装置の動作について説明する。図１０は，第５の実施の形態にかかるデジタル信号処理装置の動作を示すタイミング図である。
【０１４９】
ＰＲＡＭ９０５へプログラムの命令などのデータを，ダウンロード及びブロックへの格納はアクセス制御装置９０１が執り行う。また，ダウンロードするプログラムは，予めヘッダ部分にアドレスプログラムＲＡＭ９１８の初期化を行う情報を持つプログラムである。
【０１５０】
はじめに初期化ルーチン（初期化期間１０１４）として，アクセス制御装置９０１は，ＰＲＡＭ９０５の先頭アドレスへ書込みを行い，先頭アドレスの書込みが行われたらＤＳＰリセット９１４を解除する。図１０が示すように，波形１００５にて“０”（ローレベル）になると，アクセス制御装置９０１は，ＤＳＰ９０６からＰＲＡＭ９０５へのアクセスを許可する（波形１００６）。
【０１５１】
次に，ＤＳＰ９０６は，プログラムの実行を開始する。ＤＳＰ９０６が最初に実行するプログラムの内容は，予めプログラムのヘッダにセットされていたアドレスプログラムＲＡＭ９１８の初期化処理である。ＤＳＰ９０６はデータバス９２２を経由してアドレスプログラムＲＡＭ９１８へデータの初期化を行う。また上記初期化処理中は，初期化完了信号９２４（波形１０１２）が初期化中の状態を示す。図１０に示すように，波形１０１２にて“１”（ハイレベル）のときである。上記初期化中の状態を受けてバス選択制御装置９１９は，ａ経路９２１を選択する。
【０１５２】
アクセス制御装置９０１は，図１０の波形１００４に示すように，ダウンロードするプログラムの初期化情報のデータのアドレスをインクリメントしながらＰＲＡＭ９０５にダウンロードして格納処理を行う。ＤＳＰ９０６は，波形１００６に示すように，上記波形１００４に示すＰＲＡＭ９０５への格納処理を追うように，ＰＲＡＭ９０５へアクセスしてプログラムを実行する。上記プログラム実行結果により，アドレスプログラムＲＡＭ９１８へデータの書込み処理が行われる。
【０１５３】
アクセス制御装置９０１が全ての初期化情報をＰＲＡＭ９０５へダウンロードおよびブロック格納するとともに，ＤＳＰ９０６が上記初期化情報が格納されたブロックへアクセスしてプログラム実行終了すると，初期化完了信号９２４（波形１０１２）は初期化終了を示す。図１０に示すように，波形１０１２にて“０”のときである。この初期化完了信号９２４の“０”を受けてバス選択制御装置９１９は，ｂ経路９２０を選択する。
【０１５４】
アドレスプログラムＲＡＭ９１８の初期化が完了すると，この時点でアドレスプログラムＲＡＭ９１８には，初期化後の課程においてアクセス制御装置９０１が，ＰＲＡＭ９０５へプログラムのデータのダウンロードしてブロックへ格納を行うアドレスの順序を示したコードが格納されている状態になる（波形１００１）。
【０１５５】
アクセス制御装置９０１は，初期化後，アドレスプログラムＲＡＭ９１８から格納されたコードであるアドレスデータ信号９２３を読み込み，それをデコードしてプログラムアドレスバスＡ９１３のアドレス値を決定する。その結果，ダウンロードを行うアドレス順序は，図１０に示すとおり，波形１００１になる。
【０１５６】
次に初期化後のルーチンでは，プログラムアドレスバスＡ９１３が指すアドレス値をアドレスレジスタＡ９０２に書込み，プログラムアドレスＢ９１６が指すアドレス値をアドレスレジスタＢ９０３に書込む。ここで，アドレスレジスタＡ９０２とアドレスレジスタＢ９０３への最初の書込みは同一タイミングとする（波形１００７，１００８）。
【０１５７】
すなわち図１０が示すように，波形１００７のアドレス値“Ａ０”及び波形１００８のアドレス値“Ａ０”が，書込まれるタイミングは同一となる。
【０１５８】
そして，アドレスレジスタＡ９０２とアドレスレジスタＢ９０３のアドレス値を常に比較を行う。ＰＲＡＭ９０５への書込み順番は，アドレスプログラムＲＡＭ９１８のアドレスデータ信号９２３からアクセス制御装置９０１へ入力されるデータ信号がデコードされた情報に従うが，上記情報が，ＤＳＰ９０６が実行するプログラムの順番と同じならば両者の値は一致する。
【０１５９】
比較した結果，一致しない場合，それはアドレスプログラムＲＡＭ９１８のデコード情報の順序と異なるプログラム順をＤＳＰ９０６が実行しようとした場合である。
【０１６０】
そこでアドレス値が不一致の場合，アクセス制御装置９０１は，停止信号であるウェイト信号９１０を“０”（ＯＮ）にする。図１０に示すように，ウェイト信号である波形１００９は，“０”（ＯＮ）となる。
【０１６１】
図１０の波形１００７および波形１００８に示すアドレス値のとおり，最初の“Ａ０”，“Ａ１”については，波形１００７，波形１００８ともに一致しているが，次の波形については，波形１００７のアドレス値が“Ａ２”であり，波形１００８は，“Ｃ１”となり不一致が発生しているのがわかる。
【０１６２】
ウェイト信号９１０（波形１００９）が“ＯＮ”（ローレベル）になると，クロック制御装置９０４は，図１０に示す，波形１０１３が“０”（ローレベル）のまま保持されるように，ＤＳＰクロック９１１のアクセスを停止させる。したがって，プログラムアドレスバスＢ９１５によるアクセス制御装置９０１へのアクセスは停止状態となる。ここで，ＤＳＰクロック９１１のアクセスを停止させることは，第１の実施の形態にかかるＤＳＰアクセス停止状態遷移処理の内容とほぼ同様である。
【０１６３】
ＤＳＰクロック９１１（波形１０１３）が停止状態の場合，アクセス制御装置９０１は，プログラムアドレスバスＡ９１３を介して，アドレスプログラムＲＡＭ９１８が示す最終番地までのプログラムの命令などのデータをＰＲＡＭ９０５へダウンロードおよび格納を行う。図１０に示すように，波形１００４（プログラムアドレスバスＡ９１３）が最終番地であるアドレス“ＦＦ”を示したら，波形１０１１（ダウンロード完了信号９０９）を“０”（ＯＮ）にする。
【０１６４】
ダウンロード完了信号９０９（波形１０１１）が“ＯＮ”（ローレベル）になるのを受けて，アクセス制御装置９０１は，ＤＳＰ９０６のＤＳＰアクセス停止状態解除処理を行うため，ウェイト信号９１０を“１”（ハイレベル）にしてウェイト解除する（波形１００９）。また，ダウンロード完了信号９０９（波形１０１１）の“ＯＮ”以降，アドレスレジスタＡ９０２（波形１００７）とアドレスレジスタＢ９０３（波形１００８）とのアドレス値の比較は行わない。
【０１６５】
ＤＳＰ９０６のＤＳＰアクセス停止状態解除処理後，ＤＳＰクロック９１１は動作再開することからＤＳＰ９０６はＰＲＡＭ９０５に対してアクセスを開始する。この開始時点では，ＰＲＡＭ９０５は全てのプログラムの命令などのデータがダウンロードされてブロックへ格納済みになっており，ＤＳＰ９０６は，自由にプログラムを実行することができる。
【０１６６】
また，アドレスレジスタＡ９０２（波形１００７）とアドレスレジスタＢ９０３（波形１００８）のアドレス値を常に比較して，両者の値が異なること無くプログラムデータをダウンロード完了した場合は，ウェイト信号９１０が「ＯＮ」になることなく，全てのプログラムデータをＰＲＡＭ９０５へダウンロードおよびブロックへ格納することができる。
【０１６７】
以上から，第５の実施の形態によれば，第１の実施の形態に示した効果に加え，アクセス制御装置９０１やクロック制御装置９０４を備え，アドレスプログラムＲＡＭ９１８に予めダウンロードを行うアドレスの順番を記したデータを格納することにより，上記格納されたアドレスの順番および実際にＤＳＰ９０６がＰＲＡＭ９０５へアクセスするアドレスの順番とが一致している限り，プログラムのダウンロードか全て完了するまで動作することができなかったＤＳＰ９０６の実行を，ＰＲＡＭ９０５へのプログラムのダウンロードとほぼ同時に動作可能となる。
【０１６８】
予想されるプログラム内における分岐があまり無い場合，ＤＳＰ９０６に常に同じ動作を求めるような場合などが挙げられるが，実際の動作順序に従ったアドレス順序をアドレスプログラムＲＡＭ９１８にデータとして格納させることにより，プログラムのダウンロードとほぼ同時に動作し，ＤＳＰ９０６のアクセス停止状態が存在しない処理が大いに期待される。
【０１６９】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例を想定し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【０１７０】
上記実施形態においては，ＰＲＡＭにデュアルポートＲＡＭを適用した場合を例にあげて説明したが，本発明はかかる例に限定されない。例えば，プログラム領域を幾つかにバンク分けし，それぞれのバンクに対してシングルポートＲＡＭを使用し，プログラムダウンロード側のインタフェースと，ＤＳＰアクセス側のインタフェースを制御するセレクタ装置を用いることで，複数のシングルポートＲＡＭを適用した場合であっても実施することができる。
【０１７１】
また上記実施形態においては，アクセス制御装置とスタート・アドレスレジスタを別の装置として構成された場合を例にあげて説明したが，本発明はかかる例に限定されず，アクセス制御装置およびスタート・アドレスレジスタとを１つの装置として実施することが可能である。
【０１７２】
また上記実施形態においては，アクセス制御装置，ダウンロードアドレスレジスタＡ，ダウンロードアドレスレジスタＢまたはダウンロードセレクトレジスタを別の装置として構成された場合を例にあげて説明したが，本発明はかかる例に限定されず，上記各々の装置の組み合わせによる構成であっても実施することができる。例えば，アクセス制御装置，ダウンロードアドレスレジスタＡ，ダウンロードアドレスレジスタＢおよびダウンロードセレクトレジスタを１つの装置として実施することもできる。
【０１７３】
また上記実施形態においては，アクセス制御装置，アドレスプログラムＲＡＭまたはバス選択制御装置を別の装置として構成された場合を例にあげて説明したが，本発明はかかる例に限定されず，上記各々の装置の組み合わせによる構成であっても実施することができる。例えば，アクセス制御装置，アドレスプログラムＲＡＭおよびバス選択制御装置を１つの装置として実施することもできる。
【０１７４】
また上記実施形態においては，スタート・アドレスレジスタ，ダウンロードアドレスレジスタ，ダウンロードセレクトレジスタまたはアドレスレジスタは，レジスタ装置として構成された場合を例にあげて説明したが，読込み／書込み可能な記憶装置であれば，本発明はかかる例に限定されない。例えば，ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などのメモリ装置であっても実施することが可能である。
【０１７５】
また上記実施形態においては，ＤＳＰを適用した場合を例にあげて説明したが，本発明はかかる例に限定されない。例えば，マイクロプロセッサ等にも適用可能である。
【０１７６】
【発明の効果】
以上説明したように，本発明によれば，プログラムのダウンロードが全て完了するまで待機しなければならなかったＤＳＰの処理動作を，全てのプログラムのダウンロードが完了する前でも，開始および処理させることが可能となり，プログラムの初期化に要する時間およびプログラムを処理するのにかかる時間などの短縮が図れる。
【図面の簡単な説明】
【図１】第１の実施の形態にかかるデジタル信号処理装置の構成を示すブロック図である。
【図２】第１の実施の形態にかかるデジタル信号処理装置の動作を示すタイミング図である。
【図３】第２の実施の形態にかかるデジタル信号処理装置の構成を示すブロック図である。
【図４】第２の実施の形態にかかるデジタル信号処理装置の動作を示すタイミング図である。
【図５】第３の実施の形態にかかるデジタル信号処理装置の構成を示すブロック図である。
【図６】第３の実施の形態にかかるデジタル信号処理装置の動作を示すタイミング図である。
【図７】第４の実施の形態にかかるデジタル信号処理装置の構成を示すブロック図である。
【図８】第４の実施の形態にかかるデジタル信号処理装置の動作を示すタイミング図である。
【図９】第５の実施の形態にかかるデジタル信号処理装置の構成を示すブロック図である。
【図１０】第５の実施の形態にかかるデジタル信号処理装置の動作を示すタイミング図である。
【符号の説明】
１ ：デジタル信号処理装置
１０１ ：システムクロック
１０２ ：ダウンロード完了信号
１０３ ：ウェイト信号
１０４ ：プログラムアドレスバスＡ
１０５ ：アクセス制御装置
１０６ ：アドレスカウンタ
１０７ ：クロック制御装置
１０８ ：ＰＲＡＭ
１０９ ：ＤＳＰクロック
１１０ ：プログラムアドレスバスＢ
１１１ ：ＤＳＰ
１１２ ：プログラムカウンタ
１１３ ：プログラムアドレスバスＣ
１１４ ：プログラムデータバスＡ
１１５ ：プログラムデータバスＢ
１１６ ：ＤＳＰリセット
１１７ ：Ｒ／ＷコントロールＢ
１２０ ：Ｒ／ＷコントロールＡ
２００ ：システムクロック
２０１ ：プログラムアドレスバスＡ
２０２ ：ＤＳＰリセット（１のときリセット）
２０３ ：プログラムアドレスバスＢ
２０４ ：プログラムアドレスバスＣ
２０５ ：ウェイト信号（０のときｗａｉｔ）
２０６ ：ＤＳＰクロック
３１７ ：スタート・アドレスレジスタ
３１８ ：スタートアドレス
３１９ ：Ｒ／ＷコントロールＡ
３２０ ：Ｒ／ＷコントロールＢ
４００ ：システムクロック
４０１ ：プログラムアドレスバスＡ
４０２ ：ＤＳＰリセット（１のときリセット）
４０３ ：プログラムアドレスバスＢ
４０４ ：プログラムアドレスバスＣ
４０５ ：スタート・アドレスレジスタ
４０６ ：ウェイト信号（０のときｗａｉｔ）
４０７ ：ＤＳＰクロック
５１４ ：データバス
５１７ ：ダウンロードアドレスレジスタＡ
５１８ ：ダウンロードアドレスＡ
５１９ ：ダウンロードアドレスレジスタＢ
５２０ ：ダウンロードアドレスＢ
５２１ ：ダウンロードセレクトレジスタ
５２２ ：ダウンロードセレクト
５２３ ：アドレスカウンタＡ
５２４ ：アドレスカウンタＢ
５２５ ：セレクタリセット
６００ ：システムクロック
６０１ ：プログラムアドレスバスＡ
６０２ ：ＤＳＰリセット（１のときリセット）
６０３ ：プログラムアドレスバスＢ
６０４ ：プログラムアドレスバスＣ
６０５ ：ダウンロードアドレスレジスタ（先頭）
６０６ ：ダウンロードアドレスレジスタ（最終）
６０７ ：ダウンロードセレクト信号（１のとき指定アドレスダウンロード）
６０８ ：ウェイト信号（０のときｗａｉｔ）
６０９ ：ＤＳＰクロック
７０５ ：アクセス制御装置Ａ
７２０ ：アクセス制御装置Ｂ
８００ ：システムクロック
８０１ ：プログラムアドレスバスＡ
８０２ ：ＤＳＰリセット（１のときリセット）
８０３ ：プログラムアドレスバスＢ
８０４ ：プログラムアドレスバスＣ
８０５ ：プログラムアドレスバスＤ
８０６ ：プログラムアドレスバスＥ
８０７ ：Ｒ／ＷコントロールＣ
８０８ ：ウェイト信号（０のときｗａｉｔ）
８０９ ：ＤＳＰクロック
９０２ ：アドレスレジスタ＿Ａ
９０３ ：アドレスレジスタ＿Ｂ
９１８ ：アドレスプログラムＲＡＭ
９２２ ：データバス
１００１ ：予想された読込み順序
１００２ ：ＤＳＰの実際の動作順序
１００３ ：システムクロック
１００４ ：プログラムアドレスバスＡ
１００５ ：ＤＳＰリセット（１のときリセット）
１００６ ：プログラムアドレスバスＢ
１００７ ：アドレスレジスタＡ
１００８ ：アドレスレジスタＢ
１００９ ：ウェイト信号（０のときｗａｉｔ）
１０１０ ：プログラムアドレスバスＣ
１０１１ ：ダウンロード完了信号（０で完了）
１０１２ ：初期化完了信号
１０１３ ：ＤＳＰクロック
【発明の属する技術分野】
本発明は，プログラムデータの格納用プログラムＲＡＭ（以下ＰＲＡＭ）を搭載したデジタル信号処理（ＤＳＰ）装置及びその制御方法に関するものである。
【０００２】
【従来の技術】
ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）は，デジタル信号処理を行うための演算処理装置（以下，ＤＳＰ）を表す。内部の構造は，マイクロプロセッサの一種であるが，信号処理で非常に多く用いられる積和演算が高速に処理できるように，ハードウェア乗算器，乗算と加算が同時に行えるなど信号処理に特化した機能が実装されている。
【０００３】
ＤＳＰは，携帯電話などに形成されるユーザーインターフェース（キー操作や表示部）の処理をはじめ，ＰＲＡＭやＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）などから多様なプログラムを処理することにより，ＪＡＶＡバーチャルマシン（ＪＡＶＡ：登録商標），ＭＰ３再生装置などの処理機能を有することができる。
【０００４】
【発明が解決しようとする課題】
しかしながら，上記構成のＤＳＰでは，全てのプログラムのダウンロードが完了するまで，ＤＳＰは待機状態でなければならず，プログラムの実行開始までに時間がかかるという問題があった。
【０００５】
本発明は，上記問題点に鑑みてなされたものであり，本発明の目的は，ＤＳＰの処理をプログラムのダウンロード中にも実行することの可能な，新規かつ改良されたデジタル信号処理装置を提供することである。
【０００６】
【課題を解決するための手段】
上記課題を解決するため，本発明の第１の観点によれば，プログラムの各命令を読み／書き可能な複数ブロックを有するプログラム記憶装置と，プログラム記憶装置の前記複数ブロックに，ブロックの存在個所を示すアドレスを求めて，プログラムの各命令を順次格納するとともに，ＤＳＰが，ブロックへアクセスすることを制御するアクセス制御装置と，格納された命令を順次実行するＤＳＰとから構成されることを特徴とするデジタル信号処理装置が提供される。
【０００７】
本発明によれば，アクセス制御装置が，プログラム記憶装置へ全てのプログラムのダウンロードが完了する前でも，ＤＳＰは処理を開始させることが可能となる。
【０００８】
アクセス制御装置は，ＤＳＰが，命令が未格納であるブロックへアクセスする場合，ＤＳＰをアクセス停止状態へ遷移させることができる。かかる構成によれば，ＤＳＰがアクセス停止状態時に，ＤＳＰにアクセスされる未格納のプログラムデータをプログラム記憶装置のブロックへ格納させることで処理効率の向上を果たすことができる。
【０００９】
アクセス制御装置は，クロック制御装置へ停止信号を送信することにより，ＤＳＰをアクセス停止状態へ遷移させることができる。かかる構成によれば，ＤＳＰからプログラム記憶装置へアクセスを停止状態時に，ＤＳＰがアクセスしようとした未格納のプログラムデータをプログラム記憶装置のブロックへ格納させることにより，処理効率を向上させることができる。
【００１０】
アクセス制御装置は，停止解除信号により，ＤＳＰをアクセス停止状態から解除されることができる。かかる構成によれば，ＤＳＰのプログラム記憶装置へのアクセスが停止していたことにより中断した処理を再び，アクセス制御装置のプログラム記憶装置へのダウンロードと並行して，ＤＳＰの処理を開始することができる。
【００１１】
ＤＳＰのアクセス停止状態遷移後，アクセス制御装置は，未格納であるブロックに，該当する命令が格納されるまで，ＤＳＰのアクセス停止状態遷移を保持することができる。かかる構成によれば，ＤＳＰがアクセスする未格納のプログラムデータをプログラム記憶装置のブロックへ格納されることで，中断したＤＳＰの処理を開始させることができる。
【００１２】
ＤＳＰのアクセス停止状態遷移後，アクセス制御装置は，停止状態を解除する開始信号に設定されるブロックのアドレスまで順次，各命令の格納を行うことができる。かかる構成により，設定されるブロックのアドレスまでプログラムデータをプログラム記憶装置のブロックに格納されることにより，ＤＳＰがアクセスするアドレスのブロックにはプログラムデータが格納された状態にすることができる。
【００１３】
アクセス制御装置は，命令のアドレスを切替える格納選択信号を格納選択記憶装置から受信することにより，ＤＳＰをアクセス停止状態へ遷移させることができる。かかる構成により，予めプログラム記憶装置のブロックへプログラムデータを格納することが可能となり，ＤＳＰの処理効率を向上させることができる。
【００１４】
格納選択信号を格納選択記憶装置から受信してＤＳＰのアクセス停止状態遷移後，アクセス制御装置は，格納開始信号に設定されたアドレスから格納終了信号にされたアドレス間のブロック領域に，各命令の格納を行うことができる。かかる構成により，予め所定のプログラムデータをプログラム記憶装置のブロックへ格納することが可能となり，ＤＳＰの処理効率を向上させることができる。
【００１５】
格納開始信号から格納終了信号間における各命令が格納されたアドレス間のブロック領域には，アドレス制御装置により，再度命令が格納されない。かかる構成により，すでにプログラム記憶装置のブロックへ格納された上記命令を２重に格納されることを防ぐことができる。
【００１６】
ＤＳＰのアクセス停止状態遷移後，アクセス制御装置は，各命令を順次，格納させるとともに，未格納である命令をブロックに順次格納させることができる。かかる構成により，未格納なプログラムデータのプログラム記憶装置へのブロック格納と，処理開始時からダウンロードされるプログラム記憶装置のブロックへのプログラムデータの格納と，同時に並行して処理可能となり，プログラムデータのダウンロード時間の大幅な短縮ができる。
【００１７】
アクセス制御装置は，命令を格納させるブロックのアドレスの順番が記されたデータ信号を受信するとともに，ＤＳＰがアクセスしたブロックに該当するアドレスとを，アクセスごとに比較し，相違した場合，ＤＳＰアクセスを停止状態に遷移させることができる。かかる構成により，上記データ信号のアドレスの順番と実際のＤＳＰのプログラム記憶装置へアクセスするアドレスの順番とが一致している限り，プログラムのダウンロードか全て完了するまで動作することができなかったＤＳＰの処理が中断することなく，プログラム記憶装置へのプログラムデータのダウンロード開始とほぼ同時に動作可能となる。
【００１８】
アクセス制御装置は，ＤＳＰのアクセス停止状態遷移後，相違したアドレスに該当するブロックからプログラムの各命令の最終アドレスに該当するブロックまで，各命令を順次各ブロックへ格納することができる。かかる構成により，中断していたＤＳＰの処理開始後では，プログラム記憶装置にはプログラムデータがダウンロードされてブロックへ格納済みであることから，ＤＳＰは処理が中断することなくプログラムを処理することができる。
【００１９】
【発明の実施の形態】
（第１の実施の形態）
以下，本発明の好適な実施の形態について，添付図面を参照しながら詳細に説明する。なお，以下の説明及び添付図面において，略同一の機能及び構成を有する構成要素については，同一符号を付することにより，重複説明を省略する。
【００２０】
まず，図１を参照しながら，第１の実施の形態にかかるデジタル信号処理装置の構成について説明する。図１は，第１の実施の形態にかかるデジタル信号処理装置の構成を示すブロック図である。
【００２１】
図１に示すように，デジタル信号処理装置１は，デュアルポートＲＡＭで構成されるＰＲＡＭ１０８，演算処理等するＤＳＰ１１１の他，アクセス制御装置１０５，クロック制御装置１０７から構成される。
【００２２】
アクセス制御装置１０５は，ダウンロードしたプログラムの命令などのデータを格納先であるＰＲＡＭ１０８のブロックのアドレスを決定するアドレスカウンタ１０６を備える。
【００２３】
アドレスカウンタ１０６によって決められたアドレスは，プログラムアドレスバスＡ１０４を経由してＰＲＡＭ１０８に接続されて，ＰＲＡＭ１０８へアドレスの情報が伝送される。
【００２４】
また，ダウンロードしたプログラムの命令などのデータは，アクセス制御装置１０５からプログラムデータバスＡ１１４を経由して，ＰＲＡＭ１０８へ接続され，ＰＲＡＭ１０８に，プログラムの命令などのデータが書込まれることで，ブロックに格納される。
【００２５】
またＲ／ＷコントロールＢ１１７は，アクセス制御装置１０５が，ＰＲＡＭ１０８に対して，プログラムの命令などのデータを読込み／書込み（Ｒｅａｄ／Ｗｒｉｔｅ）処理を行うタイミングなどの制御信号として用いられる。
【００２６】
またアクセス制御装置１０５からは，ＤＳＰ１１１からＰＲＡＭ１０８に対するアクセスを許可するＤＳＰリセット１１６信号が出力され，ＤＳＰ１１１に入力される。
【００２７】
ＤＳＰ１１１は，ＰＲＡＭ１０８からプログラムの命令などのデータを演算処理等で使用するために，プログラムカウンタ１１２を有する。上記プログラムカウンタ１１２から出力されるプログラムアドレスは，プログラムアドレスバスＢ１１０を経由して，アクセス制御装置１０５に入力されている。
【００２８】
またＤＳＰ１１１は，ＰＲＡＭ１０８との間を双方向のプログラムデータバスＢ１１５により接続され，このプログラムデータバスＢ１１５によりプログラムの命令などのデータの読込み／書込みなどの処理が行われる。さらに，Ｒ／Ｗコントロール信号Ａ１１６が接続されているが，Ｒ／ＷコントロールＡ１２０信号については，通常のデジタル信号処理装置に構成される機能とほぼ同一である。
【００２９】
アクセス制御装置１０５からは，アクセス制御装置１０５によりアクセス制御されたＤＳＰ１１１から，プログラムアドレスバスＣ１１３を経由してプログラムアドレスが出力されて，ＰＲＡＭ１０８へ入力される。
【００３０】
クロック制御装置１０７は，外部からシステムクロック１０１，ダウンロード完了信号１０２または停止信号であるウェイト信号１０３が入力されて，ＤＳＰ１１１に対してクロック信号の制御などを行う。また，クロック制御装置１０７は，ＤＳＰクロック１０９をＤＳＰ１１１へ出力しており，ＤＳＰ１１１は上記ＤＳＰクロック１０９をもとに演算処理等の処理を行う。
【００３１】
つぎに図１，２を参照しながら，第１の実施の形態にかかるデジタル信号処理装置の動作について説明する。図２は，第１の実施の形態にかかるデジタル信号処理装置の動作を示すタイミング図である。
【００３２】
図１に示すように，アクセス制御装置１０５は，プログラムの命令などのデータをダウンロードしてＰＲＡＭ１０８に構成される所定のアドレスのブロックへ格納及びＤＳＰ１１１からのアクセスの制御（コントロール）を行う。
【００３３】
ＤＳＰ１１１からＰＲＡＭ１０８に対しては，プログラムの読込み，アクセス制御装置１０５からＰＲＡＭ１０８に対しては，プログラムの書込みを行うので，Ｒ／Ｗコントロール信号Ａ１１６は読込み（Ｒｅａｄ）モード，Ｒ／Ｗコントロール信号Ｂ１１７は書込み（Ｗｒｉｔｅ）モードである。
【００３４】
まず，図１および図２を参照しながら，図２に示す期間２０７におけるデジタル信号処理装置１の動作について説明する。
【００３５】
図２に示すように，アクセス制御装置１０５がプログラムの命令などのデータをダウンロードして，ＰＲＡＭ１０８のブロックへ格納する，格納先のアドレスは，アドレスカウンタ１０６によって決められる。本実施の形態では，プログラムアドレスバスＡの波形である，波形２０１が示すとおり，ブロックへ格納するアドレスは０番地よりシーケンシャルに増加していくのがわかる。
【００３６】
アクセス制御装置１０５がデータをダウンロードしてブロックへ格納するアドレスの番地が０番地の場合，ＤＳＰ１１１がアクセスできる領域は存在しない。したがって，ＤＳＰリセット１１６信号の波形である波形２０２が示すように，アクセス制御装置１０５より出力されるＤＳＰリセット信号１１６はＯＮ（ハイレベル）のままであり，ＤＳＰ１１１からＰＲＡＭ１０８に対してアクセスを行うことはできない。
【００３７】
プログラムアドレスバスＡ１０４を経由して出力されるアドレスデータのアドレスの番地が，１番地になったらＤＳＰリセット１１６信号（波形２０２）はＯＦＦ（ローレベル）となり，ＤＳＰ１１１からＰＲＡＭ１０８に対してアクセスできる。
【００３８】
ＤＳＰ１１１は，プログラムカウンタ１１２によって，ＤＳＰ１１１が処理実行を行うための，決められたプログラムの命令などのデータアドレスを，プログラムアドレスバスＢ１１０に出力する。
【００３９】
図２に示すとおり，プログラムアドレスバスＢ１１０を示す波形である波形２０３は，第１の実施の形態では，０番地から実行されているのがわかる。
【００４０】
上記プログラムアドレスは，アクセス制御装置１０５に入力されており，アクセス制御装置１０５は，プログラムアドレスバスＢ１１０（波形２０３）より入力されるアドレスの値と，アドレスカウンタ１０６から出力されるプログラムアドレスバスＡ１０４（波形２０１）より出力されるアドレスの値を比較して，ＤＳＰ１１１がアクセスしようとしているアドレスは，既にアクセス制御装置１０５によりダウンロードされてブロックに格納されたアドレスであるかを判定する。
【００４１】
上記判定結果により，ダウンロードおよび格納済みであるアドレスの場合，プログラムアドレスバスＢ１１０より入力されるアドレスの値を，次のサイクルにてプログラムアドレスバスＣ１１３（波形２０４）にそのアドレス値を出力する。
【００４２】
図２に示す通り，プログラムアドレスバスＣ１１３を示す波形である波形２０４は，プログラムアドレスバスＢ１１０より入力されるダウンロードおよび格納済みのアドレス値が，次サイクルにてプログラムアドレスバスＣ１１３のアドレス値として出力される。
【００４３】
次に，プログラムアドレスバスＢ１１０（波形２０３）より入力されるアドレスの値が，アクセス禁止領域，即ちまだダウンロードされていない領域であり，それによりＤＳＰ１１１がアクセス停止状態である場合の，期間２０８におけるデジタル信号処理装置１の動作について説明する。
【００４４】
ＤＳＰ１１１は，プログラムカウンタ１１２によって，ＤＳＰ１１１が処理実行を行うための，決められたプログラムの命令などのデータアドレスを，プログラムアドレスバスＢ１１０（波形２０３）に出力する。
【００４５】
上記プログラムアドレスバスＢ１１０（波形２０３）を経由して出力されるアドレスの値と，アドレスカウンタ１０６（波形２０１）に出力されるアドレスの値とを比較して，その結果がアクセス禁止領域であるか否かを判定する。アクセス禁止領域である場合のアドレスの条件は，以下（１）に示す関係となる。
【００４６】
アドレスカウンタ１０６≦プログラムアドレスバスＢ１１０・・（１）
【００４７】
図２に示す，アクセス禁止領域となった期間２０８の直前である期間２０７において，アクセス制御装置１０５では，プログラムの命令などのデータをダウンロードして，格納しているアドレス値（プログラムアドレスバスＡ２０１）は，４番地（波形２０１）であるのに対して，ＤＳＰ１１１では，ＰＲＡＭ１０８に対してアドレス値（プログラムアドレスバスＢ２０３）ａ番地（波形２０３）にアクセスしようとしているので，上記（１）の条件を満たしている。
【００４８】
上記アクセス禁止領域となる条件を検出した場合，アクセス制御装置１０５は，まずＤＳＰ１１１のアクセスを停止する停止信号である，ウェイト信号１０３（波形２０５）をＯＮ（ローレベル）にする（波形２０５）。
【００４９】
上記停止信号であるウェイト信号１０３（波形２０５）を受信した，クロック制御装置１０７は，ＤＳＰクロック１０９を出力するのを停止して，ＤＳＰ１１１はアクセスすることができないアクセス停止状態へ遷移する（波形２０６）。以下，アクセスすることができないアクセス停止状態へ遷移することを，ＤＳＰアクセス停止状態遷移処理とする。
【００５０】
また，アクセス制御装置１０５より出力されるプログラムアドレスバスＣ１１３のアドレス値は，次のサイクルでの更新は行わず，アクセス可能領域である前アドレス値である１番地のまま保持される（波形２０４）。
【００５１】
また，アクセス制御装置１０５がウェイト信号１０３（波形２０５）を“ＯＮ”（ローレベル）にしている間，ＤＳＰクロックが停止しているＤＳＰ１１１は，プログラムカウンタ１１２が停止状態であるので，プログラムアドレスバスＢの更新は行われず，ａ番地を出力したまま保持される（波形２０３）。
【００５２】
以上，期間２０８の直前の期間２０７におけるアクセス禁止領域にアクセスしようとした場合からＤＳＰ１１１がアクセス停止状態に遷移してその状態が保持される期間２０８の一連の動作により，ＤＳＰ１１１からＰＲＡＭ１０８に対してのアクセスは停止状態となるが，アドレス制御装置に構成されるアドレスカウンタ１０６は，このＤＳＰ１１１のアクセス停止状態に依存することなく動作して，プログラムの命令などのデータをダウンロードしてＰＲＡＭ１０８へ格納処理を続行する（波形２０１）。
【００５３】
次に，図２を参照しながら，ＤＳＰ１１１のアクセス停止状態が解除された（以下，ＤＳＰアクセス停止状態解除処理）場合の，期間２０９におけるデジタル信号処理装置１の動作について説明する。
【００５４】
図２に示すように，期間２０７において，ＤＳＰ１１１がアクセスしようとしたアドレス“ａ”が，アドレスカウンタ１０６が出力するプログラムアドレスバスＡ１１４のアドレス値のカウント（波形２０１）により，ＤＳＰ１１１のアクセス禁止が解除された場合，つまりＤＳＰ１１１がアクセス停止状態の期間２０８において，以下（２）に示す関係となった場合，ＯＮ（ローレベル）の状態であったウェイト信号１０３を，ＯＦＦ（ハイレベル）にする（波形２０５）。
【００５５】
アドレスカウンタ１０６＞プログラムアドレスバスＢ１１０・・（２）
【００５６】
また，期間２０７にて保持していたプログラムアドレスバスＣ１１３のアドレス値“１”は，期間２０９である次のサイクルでＤＳＰ１１１が要求していたアドレス値“ａ”に更新される（波形２０４）。
【００５７】
また，クロック制御装置１０７は，アクセス制御装置１０５から出力されるウェイト信号１０３（波形２０５）がＯＮ（ローレベル）からＯＦＦ（ハイレベル）になったのを受けて，ＤＳＰクロック１０９の出力を再開する（波形２０６）。
【００５８】
クロック制御装置１０７からＤＳＰクロック１１６の入力が再開されたＤＳＰ１１１は，プログラムカウンタ１１２が再び動作し始め，ＰＲＡＭ１０８へのアクセスの開始を始め，更新されたプログラムアドレスを，プログラムアドレスバスＢ１１０に出力する（波形２０３）。
【００５９】
なおダウンロードが全て完了した場合，アクセス制御装置１０５は，ダウンロード完了信号１０２がＯＮ（図示せず）となり，クロック制御装置１０７に伝えられる。ダウンロード完了信号１０２がＯＮの場合，クロック制御装置１０７はクロックの制御を行わず，システムクロック１０１をそのままＤＳＰクロック１０９へ出力する。
【００６０】
以上のように，従来プログラムのダウンロードが全て完了するまで待機しなければならなかったＤＳＰの処理動作を，アクセス制御装置１０５，クロック制御装置１０７などの装置を設けることによって，全てのプログラムのダウンロードが完了する前でも，例えばダウンロードが完了していない領域への分岐（ＤＳＰ１１１のプログラム実行処理において，分岐命令などで発生）が発生した場合にはダウンロードが完了するまでＤＳＰ１１１をアクセス停止状態に遷移させて，その状態を保持させることによって，プログラムの各命令などの実行を，プログラムの命令をダウンロードして格納するとともに，スタートおよび処理させることが可能となり，プログラムの初期化に要する時間の短縮が図れる。
【００６１】
特に，ＤＳＰの処理動作に対して停止状態（ウェイト）が発生しても，特に影響の無いレジスタ等の初期化ルーチン等の場合は特に有効である。
【００６２】
（第２の実施の形態）
次に，図３を参照しながら，第２の実施の形態にかかるデジタル信号処理装置の構成について説明する。図３は，第２の実施の形態にかかるデジタル信号処理装置の構成を示すブロック図である。
【００６３】
図３に示すように，第２の実施の形態にかかるデジタル信号処理装置は，図１に示す第１の実施の形態にかかるデジタル処理装置に構成される装置に，データバス３１４，スタート・アドレスレジスタ３１７，スタートアドレス３１８が加えられている。
【００６４】
データバス３１４は，ＤＳＰ３１１およびスタート・アドレスレジスタ３１７と接続されており，ＤＳＰのアクセス停止状態開始を知らせるスタート・アドレスレジスタ３１７は，スタートアドレス３１８信号を経由してアクセス制御装置３０５と接続されている。
【００６５】
なお，第２の実施の形態にかかるデジタル信号処理装置１に構成されるその他の装置などは，第１の実施の形態にかかるデジタル信号処理装置１とほぼ同様の構成を有するので，詳細説明は省略する。
【００６６】
次に，図３，図４を参照しながら，第２の実施の形態にかかるデジタル信号処理装置の動作について説明する。図４は，第２の実施の形態にかかるデジタル信号処理装置の動作を示すタイミング図である。
【００６７】
ＤＳＰ３１１が実行するプログラムの各命令などのデータは，アクセス制御装置３０５によって出力されて，プログラムデータバスＡ３１４を経由して，ＰＲＡＭ３０８に格納される。したがって，ＤＳＰ３１１は，ＰＲＡＭ３０８に格納されたデータを読み込み，その読み込んだ命令を実行する。
【００６８】
ここで，第２の実施の形態にかかるＤＳＰ３１１が実行する最初の命令については，ＰＲＡＭ３０８から読込み処理するのではなく，予めＤＳＰ３１１に，スタート・アドレスレジスタ３１７を初期化する命令をセットしておく。
【００６９】
アクセス制御装置３０５は，スタート・アドレスレジスタ３１７に格納される値と，昇順にカウントアップされるアドレスカウンタ３０６のＰＲＡＭ３０８のブロックへ格納するアドレスの値とを比較して，アドレスカウンタ３０６の値が，スタート・アドレスレジスタ３１７の値を超えない間は，停止信号であるウェイト信号３０３（波形４０６）を“ＯＮ”（ローレベル）の状態を保持させる。スタート・アドレスレジスタ３１７の初期値は０とする。
【００７０】
まず図４に示すように，ＤＳＰ３１１がアクセス停止状態になるまでの期間４０８について説明すると，アクセス制御装置３０５からＤＳＰリセット３１６信号（波形４０２）をＤＳＰ３１１に出力することによって，ＤＳＰ３１１がアクセス可能な状態に遷移した直後は，停止信号であるウェイト信号３０３（波形４０６）は，ＯＦＦ（ハイレベル）のままである。
【００７１】
図４に示すように，上記ＤＳＰ３１１のアクセス可能な状態遷移直後のアドレスカウンタ３０６（波形４０１）のアドレスの値は，“０”番地である。そのためアドレス値が０番地からのＤＳＰ３１１による命令は実行可能であるので，すでにダウンロードされているスタート・アドレスレジスタ３１７を初期化する命令を実行する（期間４０８）。
【００７２】
スタート・アドレスレジスタ３１７が初期化されて，値が格納される。図４が示すとおり，ここで格納された値は１６進数で表されると“０ＦＦＦ”（波形４０５）である。アクセス制御装置３０５は，スタート・アドレスレジスタ３１７に格納された値（波形４０５）を，スタートアドレス信号３１８を経由して読込み，上記格納された値とアドレスカウンタ３０６（波形４０１）との値を比較する。
【００７３】
アクセス制御装置３０５は，比較した結果，スタート・アドレスレジスタに格納された値の方が大きいと判定すると，ＤＳＰ３１１のアクセスを停止状態に遷移させる処理を行う。
【００７４】
図４に示す期間４０９は，上記ＤＳＰ３１１のＤＳＰアクセス停止状態遷移処理およびＤＳＰ３１１のＤＳＰアクセス停止状態であるが，第１の実施の形態にかかるデジタル信号処理装置１の処理動作で説明した内容とほぼ同様であるので，詳細説明は省略する。
【００７５】
また図４に示すように，スタート・アドレスレジスタ３１７に値を格納処理に必要となるサイクル数は，ＤＳＰ３１１の種類や構成によって異なるため，ここでは変数“Ｘ”を用いて表記する（波形４０１，４０３，４０４）。
【００７６】
図４の波形４０１に示すように，アドレスカウンタ３０６で出力されるアドレス値が，スタート・アドレスレジスタ３１７に格納された値に達した場合，例えば，第２の実施の形態においては，“００ＦＦ”に達した場合，アクセス制御装置３０５は，波形４０６に示すように，停止信号であるウェイト信号３０３（“ＯＦＦ”（ハイレベル））をクロック制御装置３０７へ出力することにより，ＤＳＰ３１１のアクセスのウェイト状態を解除する（ＤＳＰアクセス停止状態解除処理）。
【００７７】
次に，ＤＳＰ３１１のアクセス停止状態が解除された期間４１０について説明するが，ＤＳＰアクセス停止状態解除処理の内容については，第１の実施の形態で説明した内容とほぼ同様であるので，詳細説明は省略する。
【００７８】
また期間４１０以降の処理について，例えばアクセス禁止領域への分岐の場合の処理等についても，第１の実施の形態で説明した内容とほぼ同様である。
【００７９】
以上から，第２の実施の形態にかかるデジタル信号処理装置１によれば，第１の実施の形態に示した効果に加え，スタート・アドレスレジスタ３１７を設けることにより，スタート・アドレスレジスタ３１７に設定されたアドレス値までのプログラムの命令などのデータはダウンロードおよび格納が完了されていると保証されるため，分岐命令等をこのアドレス値の範囲内で行うプログラムの記述をすることによって，実行時の一時ウェイト状態が無くなるので，処理効率が向上するという効果が得られる。
【００８０】
（第３の実施の形態）
次に，図５を参照しながら，第３の実施の形態にかかるデジタル信号処理装置の構成について説明する。図５は，第３の実施の形態にかかるデジタル信号処理装置の構成を示すブロック図である。
【００８１】
図５に示すように，第３の実施の形態にかかるデジタル信号処理装置は，図１に示す第１の実施の形態にかかるデジタル処理装置に構成される装置に，格納開始アドレス値を格納するダウンロードアドレスレジスタＡ５１７，格納開始アドレス値を格納するダウンロードアドレスレジスタＢ５１９，データバス５１４，格納選択記憶装置であるダウンロードセレクトレジスタ５２１，アドレスカウンタＢ５２４，アドレスカウンタＡ５２３が加えられている。
【００８２】
データバス５１４は，ダウンロードアドレスレジスタＡ５１７，ダウンロードアドレスレジスタＢ５１９と接続されて，さらにＤＳＰ５１１と接続されてデータの授受等をする。
【００８３】
ダウンロードアドレスレジスタＡ５１７は，格納開始信号をダウンロードアドレスＡ５１８を経由してアクセス制御装置５０５に出力して，またダウンロードアドレスレジスタＢ５２０は，格納終了信号をダウンロードアドレスＢ５２０を経由してアクセス制御装置５０５に出力する。
【００８４】
ダウンロードセレクトレジスタ５２１は，ダウンロードセレクト５２２またはセレクタリセット５２５を経由してアクセス制御装置５０５に接続されている。ダウンロードセレクトレジスタ５２１の値は，レジスタを選択するための格納選択信号としてダウンロードセレクト５２２を介してアクセス制御装置５０５へ入力される。また，アクセス制御装置５０５は，セレクタリセット５２５を介してダウンロードレジスタ５２１を初期化（リセット）する。
【００８５】
また，アクセス制御装置５０５は，通常のＰＲＡＭ５０８へダウンロードしてブロックへ格納するためのアドレス値をカウントするアドレスカウンタＡ５２３と，ＤＳＰ５１１のアクセス停止状態時に，指定されたアドレス値をカウントするアドレスカウンタＢ５２４を有する。
【００８６】
上記アドレスカウンタＡ５２３およびアドレスカウンタＢ５２４は，ダウンロードセレクトレジスタ５２１からダウンロードセレクト信号５２２を介して出力される信号によって，どちらかに選択されて，選択されたアドレスカウンタのアドレス値がプログラムアドレスバスＡ５０４に出力される。選択されていないアドレスカウンタは，選択時のアドレス値を保持したまま停止状態となる。
【００８７】
なお，第３の実施の形態にかかるデジタル信号処理装置１に構成されるその他の装置などは，第１の実施の形態にかかるデジタル信号処理装置１とほぼ同様の構成を有するので，詳細説明は省略する。
【００８８】
次に，図５，図６を参照しながら，第３の実施の形態にかかるデジタル信号処理装置の動作について説明する。図６は，第３の実施の形態にかかるデジタル信号処理装置の動作を示すタイミング図である。
【００８９】
ＤＳＰ５１１が実行するプログラムは，アクセス制御装置５０５からプログラムの命令などのデータがプログラムデータバスＡ５２７を通して，ダウンロードされてＰＲＡＭ５０８へ格納されるが，ＤＳＰ５１１が実行する最初の命令は，ダウンロードアドレスレジスタＡ５１７（波形６０５）及びダウンロードアドレスレジスタＢ５１９（波形６０６）を初期化し，初期化完了後ダウンロードセレクトレジスタ５２１を設定する初期化プログラムを予めセットしておく。
【００９０】
まず図６に示されるように，ＤＳＰ５１１のアクセス停止状態遷移までの期間６１０について説明すると，ダウンロードセレクト信号５２２（波形６０７）の初期値は，アドレスカウンタＡ５２３を選択するようにセットされている。つまり図６に示される波形６０７（ダウンロードセレクト信号）は，“０”で示されており，これはアドレスカウンタＡ５２３を選択している。
【００９１】
次に，アドレスカウンタＡ５２３においてアドレス値のカウントを始めて（初期値“００００”），アクセス制御装置５０５から出力されるＤＳＰリセット５１６信号（波形６０２）が，ＤＳＰ５１１へ入力されると，ＤＳＰ５１１からＰＲＡＭ５０８へのアクセスが可能となる。この時点では，ＤＳＰ５１１のアクセス停止状態にする停止信号であるウェイト信号５０３（波形６０８）は，“ＯＦＦ”（ローレベル）のままである。
【００９２】
したがって，アクセス可能となったＤＳＰ５１１は，プログラムカウンタ５１２からカウントを始めたアドレス値０番地より，命令を実行することは可能であり，予めセットされている初期化プログラムを実行する。
【００９３】
初期化プログラムは，図６に示すように，波形６０５（ダウンロードアドレスレジスタＡ５１７）には，最初にプログラムの命令などのデータをダウンロード始める，格納を開始する先頭番地（“０１００”）を格納して，波形６０６（ダウンロードアドレスレジスタＢ５１９）には，ダウンロード終了する，格納を終了する最終番地（“０２００”）を格納する。
【００９４】
格納終了と同時に，アドレスカウントＢが選択される値がダウンロードセレクトレジスタ５２１から出力される。図６に示すように，波形６０７においてアドレスカウントＢを選択する“１”（ハイレベル）が出力されているのがわかる。ダウンロードセレクトレジスタ５２１から出力された値は，アクセス制御装置５０５へ入力される。
【００９５】
次に，ＤＳＰ停止状態遷移処理またはＤＳＰ停止状態である期間６１１について，説明すると，波形６０７のダウンロードセレクトレジスタ５２１に“１”がセットされると，アクセス制御装置５０５は，波形６０５のダウンロードアドレスＡ５１８のアドレス値をアドレスカウンタＢ５２４にセットする（波形６０１）。
【００９６】
上記アドレスカウンタＢ５２４にセットされた上で，アクセス制御装置５０５は，図６の波形６０１に示されるように，プログラムアドレスバスＡ５０４へ出力されるブロックへ格納するアドレス値を，アドレスカウンタＡ５２３からカウントされたアドレス値から，アドレスカウンタＢ５２４からカウントされるアドレス値に切替える。
【００９７】
切替え後，アドレス制御装置５０５からプログラムデータバスＡ５２７を介して，順次アドレスカウンタＢ５２４がカウントして示すアドレス値に対応したプログラムの命令などのデータが，ＰＲＡＭ５０８へダウンロードされ，ＰＲＡＭ５０８に格納されていく（波形６０１）。
【００９８】
さらに上記切替え処理後，ダウンロードセレクト信号５２２（波形６０７）が“１”（ハイレベル）に切替わると，アクセス制御装置５０５は，ＤＳＰ５１１のアクセス停止状態遷移処理を行う。
【００９９】
上記ＤＳＰ５１１のＤＳＰアクセス停止状態遷移処理は，第１の実施の形態にて説明したＤＳＰアクセス停止状態遷移処理とほぼ同様であるので，詳細説明は省略する。
【０１００】
また期間６１１のＤＳＰ５１１のアクセス停止状態において，プログラムアドレスバスＡ６０１のアドレス値は，ダウンロードアドレスレジスタＡ５１７に格納されていたアドレス値（“０１００”）に設定されて，上記アドレス値からプログラムの命令などのデータがダウンロードされる（波形６０１）。
【０１０１】
プログラムアドレスバスＡ５０４のアドレス値が，ダウンロードアドレスレジスタＢ５１９に格納されているアドレス値（“０２００）に達した場合，アクセス制御装置５０５は，プログラムアドレスバスＡ５０４のアドレス値を，切替え後，停止していたアドレスカウンタＡ５２３のアドレス値に切替える。
【０１０２】
上記プログラムアドレスバスＡ５０４のアドレス値が，アドレスカウンタＡ５２３のアドレス値に切替え後，アドレスカウンタＡ５２３はカウント処理を再開する。また同時に，アクセス制御装置５０５は，セレクタリセット５２５を介してダウンロードセレクトレジスタ５２１の値を“０”に初期化（リセット）した上で，ＤＳＰアクセス停止状態解除処理を行う。
【０１０３】
期間６１２における，上記ＤＰＳコア５１１のＤＳＰアクセス停止状態解除処理については，第１の実施の形態で説明したＤＳＰアクセス停止状態解除処理の内容とほぼ同様であるので，詳細説明は省略する。
【０１０４】
以上第３の実施の形態にかかる処理は，ダウンロードアドレスレジスタＡ５１７及びダウンロードアドレスレジスタＢ５１９にアドレス値が格納後，ダウンロードアドレスレジスタＡ５１７からダウンロードアドレスレジスタＢ５１９までに示されたアドレス値間の領域におけるプログラムの命令などのデータをＰＲＡＭ５０８へダウンロードして格納した後に，第１の実施の形態に示したＤＳＰ５１１からＰＲＡＭ５０８へのアクセス処理，命令実行処理などの処理を行う。
【０１０５】
また図６の期間６１３に示すように，アクセス制御装置５０５から通常選択されるアドレスカウンタＡ５２３（波形６０１）は，アドレスのカウントを０番地より昇順（シーケンシャル）にアドレス値をカウント指定し，ブロックへ格納していくが，その指定アドレス値が，ダウンロードアドレスＡ５１８から入力されるアドレス値の１番地前に達した場合，ダウンロードアドレスＢ５２０に格納されたアドレス値からアドレスカウンタＡ５２３に入力されるアドレス値の１番地後に飛ぶ機能を持つ。
【０１０６】
図６の波形６０１（期間６１３）に示すように，ダウンロードアドレスＡ５１８から入力されるアドレス値の１番地前は，“０１００−１”であり，ダウンロードアドレスＢ５２０に格納されたアドレス値からアドレスカウンタＡ５２３に入力されるアドレス値の１番地後は，“０２００＋１”である。
【０１０７】
したがって，上記“０１００−１”の次のアドレス“０１００”から，上記“０２００＋１”の１番地前のアドレス“０２００”までのアドレス値が飛ばされているのが分かる。
【０１０８】
つまり，これによりアドレスカウンタＢ５２４を用いてアドレスのカウントをして，既にＰＲＡＭ５０８へダウンロードして格納済みであるアドレス値の領域へ２重に書き込むことを防ぐ。
【０１０９】
また，第３の実施の形態にかかるアドレスカウンタＡ５２３からアドレスカウンタＢ５２４へのアドレスカウントの切替え処理など，一連の処理完了後，アクセス制御装置５０５が，セレクタリセット５２５を介して，ダウンロードセレクトレジスタ５２１の値を“０”に戻すことによって，アドレス制御装置５０５がプログラムの命令などのデータをダウンロードして格納している間，上記処理を繰り返し行うことができる。
【０１１０】
以上から，第３の実施の形態によれば，第１の実施の形態に示した効果に加え，予めダウンロードアドレスレジスタＡ５１７およびダウンロードアドレスレジスタＡ５１９に格納された両アドレス値間のブロック領域に，プログラムの命令などのデータをダウンロードしてブロックへ格納する処理を行ってから，ＤＳＰ５１１の処理が始まる。
【０１１１】
プログラム内での分岐先を全てこの上記両アドレス値間のブロック領域に含まれるようにプログラム作成を行うことにより，ＤＳＰ５１１からＰＲＡＭ５０８へアクセスする際に，アクセス禁止領域への分岐が無くなり，実行時のＤＳＰ５１１がアクセス停止状態になることが無くなるので，処理効率を向上させることができる。
【０１１２】
さらに，ダウンロードセレクトレジスタ５２１の値を“０”に戻すことによって，アドレス制御装置５０５がプログラムの命令などのデータをダウンロードしてブロックへ格納している間，ＤＳＰ５１１のＤＳＰアクセス停止状態を保持し，ある所定のアドレス間のブロック領域におけるプログラムの命令などのデータをダウンロードしてブロックへ格納する上記処理を繰り返しできる。
【０１１３】
これは，例えばプログラム内における分岐先の命令で，ＤＳＰ５１１のアクセス停止状態が発生すると不都合であるなどの場合，分岐の前に上記所定のアドレス間のブロック領域におけるデータをダウンロードしてブロックへ格納する処理を行うプログラム記述を加えることによって，処理能力のより大きな向上が期待できる。
【０１１４】
（第４の実施の形態）
次に，図７を参照しながら，第４の実施の形態にかかるデジタル信号処理装置の構成について説明する。図７は，第４の実施の形態にかかるデジタル信号処理装置の構成を示すブロック図である。
【０１１５】
図７に示すように，第４の実施の形態にかかるデジタル信号処理装置は，図１に示す第１の実施の形態にかかるデジタル処理装置に構成される装置に，アクセス制御装置Ｂ７２０が加えられている。
【０１１６】
アクセス制御装置Ａは，２つのアドレスカウンタ７０６およびアドレスカウンタ７１７を有する。アドレスカウンタ７０６より出力されるアドレス値は，プログラムアドレスバスＡ７１４を介してＰＲＡＭ７０８に接続されて，アドレスカウンタ７１７より出力されるアドレス値は，プログラムアドレスバスＤ７１９を介してアクセス制御装置Ｂ７２０に入力されている。
【０１１７】
また，アクセス制御装置Ａ７０５から出力される，プログラムアドレスバスＤ７１９が示すアドレス値に対応したデータを出力するプログラムデータバスＣ７１８についても，アクセス制御装置Ｂ７２０に入力されている。
【０１１８】
アクセス制御装置Ｂ７２０は，ＤＳＰ７１１が出力するプログラムアドレスをアクセス制御装置Ａ７０５が制御して出力するプログラムアドレスバスＣ７１３，ＤＳＰ７１１のアクセスを停止させる停止信号であるウェイト信号７０３が入力される。
【０１１９】
またアクセス制御装置Ｂ７２０は，ウェイト信号７０３の値に応じて，入力されてくる信号が切替わるプログラムアドレスバスＥ７２２，プログラムデータバスＤ７２１および読込み／書込み制御するＲ／Ｗコントロール信号Ｃ７２５をＰＲＡＭ７０８に出力している。
【０１２０】
またアクセス制御装置Ｂ７２０は，ＤＳＰ７１１からの読込み／書込みを制御するＲ／Ｗコントロール信号Ａ７２３及び，アクセス制御装置Ａ７０５からのＲ／Ｗコントロール信号Ｂ７２４が入力される。
【０１２１】
なお，第４の実施の形態にかかるデジタル信号処理装置１に構成されるその他の装置などは，第１の実施の形態にかかるデジタル信号処理装置１とほぼ同様の構成を有するので，詳細説明は省略する。
【０１２２】
次に，図７，図８を参照しながら，第４の実施の形態にかかるデジタル信号処理装置の動作について説明する。図８は，第４の実施の形態にかかるデジタル信号処理装置の動作を示すタイミング図である。
【０１２３】
まず図８に示すように，デジタル信号処理装置のＤＳＰ７１１の処理開始期間である期間８１０及び，ＤＳＰ７１１のＤＳＰアクセス停止状態からＤＳＰアクセス停止状態解除処理後の期間である期間８１２の動作は，第１の実施の形態で説明した内容とほぼ同様であるため，詳細説明は省略する。
【０１２４】
まず期間８１１について説明する前に，期間８１０においては，アクセス制御装置Ｂ７２０は，ＤＳＰ７１１から出力されて，アクセス制御装置Ａ７０５で制御されたプログラムアドレスバスＣ７１３（波形８０４）及びＤＳＰ７１１から出力されるＲ／ＷコントロールＡ７２３を，プログラムアドレスバスＥ７２２及びＲ／ＷコントロールＣ７２５（波形８０７）を介してＰＲＡＭ７０８へ出力する。
【０１２５】
またアクセス制御装置Ｂ７２０は，ＰＲＡＭ７０８からのプログラムの命令などのデータを，プログラムデータバスＤ７２１を介して取得して，プログラムデータバスＢ７１５を経由してＤＳＰ７１１へ出力している。
【０１２６】
次に，ＤＳＰアクセス停止状態遷移処理からＤＳＰアクセス停止状態の期間である期間８１１について説明する。
【０１２７】
第１の実施の形態にかかるＤＳＰアクセス停止状態遷移処理と同様に，アクセス制御装置Ａ７０５は，アドレスカウンタ７０６から出力されるプログラムアドレスバスＡ７０４（波形８０１）のアドレス値と，プログラムカウンタ９０７から出力されるプログラムアドレスバスＢ（波形８０３）のアドレス値とを比較した結果，ＤＳＰ７１１のアクセス禁止であると検出された場合，ＤＳＰ７１１に対してＤＳＰアクセス停止状態遷移処理を行う。
【０１２８】
さらに上記ＤＳＰ７１１のアクセス禁止であると検出後，アクセス制御装置Ｂ７２０に入力される“０”（ローレベル）のウェイト信号７０３（波形８０８）により，ＤＳＰ７１１がＰＲＡＭ７０８に対してアクセスするために使用する，アクセス制御装置Ｂ７２０とＰＲＡＭ７０８とのインタフェースは，ＤＳＰアクセス停止状態では，アクセス制御装置ＡがＰＲＡＭ７０８に対してアクセスするためのインタフェースとして使用可能なように切替えられる。
【０１２９】
つまり，プログラムアドレスバスＢ７１０の値（波形８０３）がアクセス禁止であることが検出された場合，アクセス制御装置７０５はウェイト信号７０３を“０”（ＯＮ）にする（波形８０８）。
【０１３０】
ＤＳＰ７１１は，ウェイト信号７０３（波形８０８）が“０”（ローレベル）に変化後，ＤＳＰアクセス停止状態遷移処理が行われて，ＤＳＰアクセス停止状態となる。
【０１３１】
アクセス制御装置Ｂ７２０は，ウェイト信号７０３が“０”（ローレベル）に変化後，入力インタフェースを，プログラムアドレスバスＣ７１３及びＲ／ＷコントロールＢ７２４から，プログラムアドレスバスＤ７１９及びＲ／ＷコントロールＢ７２４に切替えて，プログラムアドレスバスＥ７２２及びＲ／ＷコントロールＣ７２５を介してＰＲＡＭ７０８へ出力する。
【０１３２】
またアクセス制御装置Ｂ７２０は，ＰＲＡＭ７０８に対して，アクセス制御装置Ａ７０５からプログラムデータバスＣ７１８を介して出力されるプログラムアドレスバスＤ７１９のアドレス値に対応するプログラムの命令などのデータを，プログラムデータバスＤ７２１を介して出力する。
【０１３３】
これにより，期間８１０では，プログラムデータバスＤ７２１を介してＤＳＰ７１１がプログラムデータを読込んでいたが，ＤＳＰ７１１がアクセス停止状態である期間８１１では，プログラムデータバスＤ７２１を介してアクセス制御装置Ａ７０５からＰＲＡＭ７０８に対してプログラムデータをダウンロードして格納することができる。
【０１３４】
図８に示すように，アドレスカウンタ７１７（波形８０５）の初期値は，プログラムの命令などのデータをダウンロードするプログラムデータの最終番地が“ｎ”となっており，ＤＳＰ７１１がアクセス停止状態の期間に，初期値ｎ番地からｎ−１，ｎ−２，…の順に，ＤＳＰ７１１がＤＳＰアクセス停止状態解除になるまでプログラムデータをダウンロードして格納する処理を行う。第４の実施の形態では，期間８１１において，アクセス制御装置ＢのプログラムデータバスＤ７２１を介してダウンロードおよび格納されたワード数をｍで示す（波形８０５，８０６）。
【０１３５】
また，８１２期間において，ＤＳＰ７１１がアクセスしようとしたアドレス値“ａ”（波形８０３）に対して，ＤＳＰ７１１のアクセス禁止が解除された場合，ＤＳＰ７１１のＤＳＰアクセス停止状態解除処理は第１の実施の形態で説明したＤＳＰアクセス停止状態解除処理とほぼ同様の内容である。
【０１３６】
ＤＳＰアクセス停止状態解除処理後に，アクセス制御装置Ａ７０５から出力される，停止信号であるウェイト信号７０３（波形８０８）が“１”（ハイレベル）に変化後，アクセス制御装置Ｂ７２０は，ＤＳＰ７１１がＰＲＡＭ７０８に格納されたプログラムデータを読込み可能な状態，すなわちプログラムアドレスバスＥ７２２及びプログラムデータバスＤ７２１の入力インタフェースを期間８１０の状態に戻すために，プログラムアドレスバスＤ７１９及びＲ／ＷコントロールＢ７２４から，プログラムアドレスバスＣ７１３及びＲ／ＷコントロールＢ７２４に切替える。
【０１３７】
一方，アクセス制御装置Ａ７０５におけるアドレスカウンタ７１７は，ＤＳＰアクセス停止状態解除処理までの値を保持する（波形８０５）。
【０１３８】
したがって，アドレスカウンタ７０６（波形８０１）が初期値であるアドレス０番地から，０，１，２，・・・番地の順にプログラムアドレスバスＡ７０４およびプログラムデータバスＡ７１４を介して，ＰＲＡＭ７０８へプログラムのデータをダウンロードしてブロックへ格納する。
【０１３９】
またＤＳＰ７１１がＤＳＰアクセス停止状態では，アドレスカウンタ７１７（波形８０５）が，プログラムデータのダウンロードする最終アドレスであるｎ番地より，ｎ，ｎ−１，ｎ−２，・・・番地の順にプログラムアドレスバスＥ７２２，プログラムデータバスＤ７２１を介してプログラムをダウンロードする。
【０１４０】
アドレスカウンタ７０６及びアドレスカウンタ７１７のアドレス値が一致した場合，アクセス制御装置Ａ７０５は，ダウンロード完了信号７０２（図示せず）をＯＮにし，ＰＲＡＭ７０８に対する，全てのプログラムがダウンロードされたことをクロック制御装置７０７へ送信する。
【０１４１】
以上から，第４の実施の形態によれば，第１の実施の形態に示した効果に加え，ＤＳＰ７１１がＤＳＰアクセス停止状態の場合に，ＤＳＰ７１１がプログラムの命令などのデータをアクセスするために使用するプログラムアドレスバスＤ７１９，プログラムデータバスＣ７１８を介して，プログラムのダウンロードする。
【０１４２】
したがって，アクセス制御装置７０５は，プログラムデータバスＡ７０４およびプログラムデータバスＣ７１８の両データバスを介してＰＲＡＭ７０８にプログラムデータのダウンロードができることから，プログラムデータのダウンロード時間のより大きな短縮ができる。
【０１４３】
また，第４の実施の形態にかかるデジタル信号処理装置１は第１の実施の形態にかかるデジタル信号処理装置１に構成される装置などを適用した場合を例にあげて説明したが，本実施の形態はかかる例に限定されず，第２および第３の実施の形態に対しても同様に適用できる。
【０１４４】
（第５の実施の形態）
次に，図９を参照しながら，第５の実施の形態にかかるデジタル信号処理装置の構成について説明する。図９は，第５の実施の形態にかかるデジタル信号処理装置の構成を示すブロック図である。
【０１４５】
図９に示すように，第４の実施の形態にかかるデジタル信号処理装置は，図１に示す第１の実施の形態にかかるデジタル処理装置に構成される装置に，データバス９２２，アドレスプログラムＲＡＭ９１８，バス選択制御装置９１９が加えられている。
【０１４６】
また，アクセス制御装置９０１は，アドレスカウンタ１０６に代わり，アドレスレジスタＡ９０２，アドレスレジスタＢ９０３，を備えており，さらにアドレス演算，デコードなどいくつかの命令を実行できる機能を有する。
【０１４７】
なお，第５の実施の形態にかかるデジタル信号処理装置１に構成されるその他の装置などは，第１の実施の形態にかかるデジタル信号処理装置１とほぼ同様の構成を有するので，詳細説明は省略する。
【０１４８】
次に，図９，図１０を参照しながら，第５の実施の形態にかかるデジタル信号処理装置の動作について説明する。図１０は，第５の実施の形態にかかるデジタル信号処理装置の動作を示すタイミング図である。
【０１４９】
ＰＲＡＭ９０５へプログラムの命令などのデータを，ダウンロード及びブロックへの格納はアクセス制御装置９０１が執り行う。また，ダウンロードするプログラムは，予めヘッダ部分にアドレスプログラムＲＡＭ９１８の初期化を行う情報を持つプログラムである。
【０１５０】
はじめに初期化ルーチン（初期化期間１０１４）として，アクセス制御装置９０１は，ＰＲＡＭ９０５の先頭アドレスへ書込みを行い，先頭アドレスの書込みが行われたらＤＳＰリセット９１４を解除する。図１０が示すように，波形１００５にて“０”（ローレベル）になると，アクセス制御装置９０１は，ＤＳＰ９０６からＰＲＡＭ９０５へのアクセスを許可する（波形１００６）。
【０１５１】
次に，ＤＳＰ９０６は，プログラムの実行を開始する。ＤＳＰ９０６が最初に実行するプログラムの内容は，予めプログラムのヘッダにセットされていたアドレスプログラムＲＡＭ９１８の初期化処理である。ＤＳＰ９０６はデータバス９２２を経由してアドレスプログラムＲＡＭ９１８へデータの初期化を行う。また上記初期化処理中は，初期化完了信号９２４（波形１０１２）が初期化中の状態を示す。図１０に示すように，波形１０１２にて“１”（ハイレベル）のときである。上記初期化中の状態を受けてバス選択制御装置９１９は，ａ経路９２１を選択する。
【０１５２】
アクセス制御装置９０１は，図１０の波形１００４に示すように，ダウンロードするプログラムの初期化情報のデータのアドレスをインクリメントしながらＰＲＡＭ９０５にダウンロードして格納処理を行う。ＤＳＰ９０６は，波形１００６に示すように，上記波形１００４に示すＰＲＡＭ９０５への格納処理を追うように，ＰＲＡＭ９０５へアクセスしてプログラムを実行する。上記プログラム実行結果により，アドレスプログラムＲＡＭ９１８へデータの書込み処理が行われる。
【０１５３】
アクセス制御装置９０１が全ての初期化情報をＰＲＡＭ９０５へダウンロードおよびブロック格納するとともに，ＤＳＰ９０６が上記初期化情報が格納されたブロックへアクセスしてプログラム実行終了すると，初期化完了信号９２４（波形１０１２）は初期化終了を示す。図１０に示すように，波形１０１２にて“０”のときである。この初期化完了信号９２４の“０”を受けてバス選択制御装置９１９は，ｂ経路９２０を選択する。
【０１５４】
アドレスプログラムＲＡＭ９１８の初期化が完了すると，この時点でアドレスプログラムＲＡＭ９１８には，初期化後の課程においてアクセス制御装置９０１が，ＰＲＡＭ９０５へプログラムのデータのダウンロードしてブロックへ格納を行うアドレスの順序を示したコードが格納されている状態になる（波形１００１）。
【０１５５】
アクセス制御装置９０１は，初期化後，アドレスプログラムＲＡＭ９１８から格納されたコードであるアドレスデータ信号９２３を読み込み，それをデコードしてプログラムアドレスバスＡ９１３のアドレス値を決定する。その結果，ダウンロードを行うアドレス順序は，図１０に示すとおり，波形１００１になる。
【０１５６】
次に初期化後のルーチンでは，プログラムアドレスバスＡ９１３が指すアドレス値をアドレスレジスタＡ９０２に書込み，プログラムアドレスＢ９１６が指すアドレス値をアドレスレジスタＢ９０３に書込む。ここで，アドレスレジスタＡ９０２とアドレスレジスタＢ９０３への最初の書込みは同一タイミングとする（波形１００７，１００８）。
【０１５７】
すなわち図１０が示すように，波形１００７のアドレス値“Ａ０”及び波形１００８のアドレス値“Ａ０”が，書込まれるタイミングは同一となる。
【０１５８】
そして，アドレスレジスタＡ９０２とアドレスレジスタＢ９０３のアドレス値を常に比較を行う。ＰＲＡＭ９０５への書込み順番は，アドレスプログラムＲＡＭ９１８のアドレスデータ信号９２３からアクセス制御装置９０１へ入力されるデータ信号がデコードされた情報に従うが，上記情報が，ＤＳＰ９０６が実行するプログラムの順番と同じならば両者の値は一致する。
【０１５９】
比較した結果，一致しない場合，それはアドレスプログラムＲＡＭ９１８のデコード情報の順序と異なるプログラム順をＤＳＰ９０６が実行しようとした場合である。
【０１６０】
そこでアドレス値が不一致の場合，アクセス制御装置９０１は，停止信号であるウェイト信号９１０を“０”（ＯＮ）にする。図１０に示すように，ウェイト信号である波形１００９は，“０”（ＯＮ）となる。
【０１６１】
図１０の波形１００７および波形１００８に示すアドレス値のとおり，最初の“Ａ０”，“Ａ１”については，波形１００７，波形１００８ともに一致しているが，次の波形については，波形１００７のアドレス値が“Ａ２”であり，波形１００８は，“Ｃ１”となり不一致が発生しているのがわかる。
【０１６２】
ウェイト信号９１０（波形１００９）が“ＯＮ”（ローレベル）になると，クロック制御装置９０４は，図１０に示す，波形１０１３が“０”（ローレベル）のまま保持されるように，ＤＳＰクロック９１１のアクセスを停止させる。したがって，プログラムアドレスバスＢ９１５によるアクセス制御装置９０１へのアクセスは停止状態となる。ここで，ＤＳＰクロック９１１のアクセスを停止させることは，第１の実施の形態にかかるＤＳＰアクセス停止状態遷移処理の内容とほぼ同様である。
【０１６３】
ＤＳＰクロック９１１（波形１０１３）が停止状態の場合，アクセス制御装置９０１は，プログラムアドレスバスＡ９１３を介して，アドレスプログラムＲＡＭ９１８が示す最終番地までのプログラムの命令などのデータをＰＲＡＭ９０５へダウンロードおよび格納を行う。図１０に示すように，波形１００４（プログラムアドレスバスＡ９１３）が最終番地であるアドレス“ＦＦ”を示したら，波形１０１１（ダウンロード完了信号９０９）を“０”（ＯＮ）にする。
【０１６４】
ダウンロード完了信号９０９（波形１０１１）が“ＯＮ”（ローレベル）になるのを受けて，アクセス制御装置９０１は，ＤＳＰ９０６のＤＳＰアクセス停止状態解除処理を行うため，ウェイト信号９１０を“１”（ハイレベル）にしてウェイト解除する（波形１００９）。また，ダウンロード完了信号９０９（波形１０１１）の“ＯＮ”以降，アドレスレジスタＡ９０２（波形１００７）とアドレスレジスタＢ９０３（波形１００８）とのアドレス値の比較は行わない。
【０１６５】
ＤＳＰ９０６のＤＳＰアクセス停止状態解除処理後，ＤＳＰクロック９１１は動作再開することからＤＳＰ９０６はＰＲＡＭ９０５に対してアクセスを開始する。この開始時点では，ＰＲＡＭ９０５は全てのプログラムの命令などのデータがダウンロードされてブロックへ格納済みになっており，ＤＳＰ９０６は，自由にプログラムを実行することができる。
【０１６６】
また，アドレスレジスタＡ９０２（波形１００７）とアドレスレジスタＢ９０３（波形１００８）のアドレス値を常に比較して，両者の値が異なること無くプログラムデータをダウンロード完了した場合は，ウェイト信号９１０が「ＯＮ」になることなく，全てのプログラムデータをＰＲＡＭ９０５へダウンロードおよびブロックへ格納することができる。
【０１６７】
以上から，第５の実施の形態によれば，第１の実施の形態に示した効果に加え，アクセス制御装置９０１やクロック制御装置９０４を備え，アドレスプログラムＲＡＭ９１８に予めダウンロードを行うアドレスの順番を記したデータを格納することにより，上記格納されたアドレスの順番および実際にＤＳＰ９０６がＰＲＡＭ９０５へアクセスするアドレスの順番とが一致している限り，プログラムのダウンロードか全て完了するまで動作することができなかったＤＳＰ９０６の実行を，ＰＲＡＭ９０５へのプログラムのダウンロードとほぼ同時に動作可能となる。
【０１６８】
予想されるプログラム内における分岐があまり無い場合，ＤＳＰ９０６に常に同じ動作を求めるような場合などが挙げられるが，実際の動作順序に従ったアドレス順序をアドレスプログラムＲＡＭ９１８にデータとして格納させることにより，プログラムのダウンロードとほぼ同時に動作し，ＤＳＰ９０６のアクセス停止状態が存在しない処理が大いに期待される。
【０１６９】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例を想定し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【０１７０】
上記実施形態においては，ＰＲＡＭにデュアルポートＲＡＭを適用した場合を例にあげて説明したが，本発明はかかる例に限定されない。例えば，プログラム領域を幾つかにバンク分けし，それぞれのバンクに対してシングルポートＲＡＭを使用し，プログラムダウンロード側のインタフェースと，ＤＳＰアクセス側のインタフェースを制御するセレクタ装置を用いることで，複数のシングルポートＲＡＭを適用した場合であっても実施することができる。
【０１７１】
また上記実施形態においては，アクセス制御装置とスタート・アドレスレジスタを別の装置として構成された場合を例にあげて説明したが，本発明はかかる例に限定されず，アクセス制御装置およびスタート・アドレスレジスタとを１つの装置として実施することが可能である。
【０１７２】
また上記実施形態においては，アクセス制御装置，ダウンロードアドレスレジスタＡ，ダウンロードアドレスレジスタＢまたはダウンロードセレクトレジスタを別の装置として構成された場合を例にあげて説明したが，本発明はかかる例に限定されず，上記各々の装置の組み合わせによる構成であっても実施することができる。例えば，アクセス制御装置，ダウンロードアドレスレジスタＡ，ダウンロードアドレスレジスタＢおよびダウンロードセレクトレジスタを１つの装置として実施することもできる。
【０１７３】
また上記実施形態においては，アクセス制御装置，アドレスプログラムＲＡＭまたはバス選択制御装置を別の装置として構成された場合を例にあげて説明したが，本発明はかかる例に限定されず，上記各々の装置の組み合わせによる構成であっても実施することができる。例えば，アクセス制御装置，アドレスプログラムＲＡＭおよびバス選択制御装置を１つの装置として実施することもできる。
【０１７４】
また上記実施形態においては，スタート・アドレスレジスタ，ダウンロードアドレスレジスタ，ダウンロードセレクトレジスタまたはアドレスレジスタは，レジスタ装置として構成された場合を例にあげて説明したが，読込み／書込み可能な記憶装置であれば，本発明はかかる例に限定されない。例えば，ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などのメモリ装置であっても実施することが可能である。
【０１７５】
また上記実施形態においては，ＤＳＰを適用した場合を例にあげて説明したが，本発明はかかる例に限定されない。例えば，マイクロプロセッサ等にも適用可能である。
【０１７６】
【発明の効果】
以上説明したように，本発明によれば，プログラムのダウンロードが全て完了するまで待機しなければならなかったＤＳＰの処理動作を，全てのプログラムのダウンロードが完了する前でも，開始および処理させることが可能となり，プログラムの初期化に要する時間およびプログラムを処理するのにかかる時間などの短縮が図れる。
【図面の簡単な説明】
【図１】第１の実施の形態にかかるデジタル信号処理装置の構成を示すブロック図である。
【図２】第１の実施の形態にかかるデジタル信号処理装置の動作を示すタイミング図である。
【図３】第２の実施の形態にかかるデジタル信号処理装置の構成を示すブロック図である。
【図４】第２の実施の形態にかかるデジタル信号処理装置の動作を示すタイミング図である。
【図５】第３の実施の形態にかかるデジタル信号処理装置の構成を示すブロック図である。
【図６】第３の実施の形態にかかるデジタル信号処理装置の動作を示すタイミング図である。
【図７】第４の実施の形態にかかるデジタル信号処理装置の構成を示すブロック図である。
【図８】第４の実施の形態にかかるデジタル信号処理装置の動作を示すタイミング図である。
【図９】第５の実施の形態にかかるデジタル信号処理装置の構成を示すブロック図である。
【図１０】第５の実施の形態にかかるデジタル信号処理装置の動作を示すタイミング図である。
【符号の説明】
１ ：デジタル信号処理装置
１０１ ：システムクロック
１０２ ：ダウンロード完了信号
１０３ ：ウェイト信号
１０４ ：プログラムアドレスバスＡ
１０５ ：アクセス制御装置
１０６ ：アドレスカウンタ
１０７ ：クロック制御装置
１０８ ：ＰＲＡＭ
１０９ ：ＤＳＰクロック
１１０ ：プログラムアドレスバスＢ
１１１ ：ＤＳＰ
１１２ ：プログラムカウンタ
１１３ ：プログラムアドレスバスＣ
１１４ ：プログラムデータバスＡ
１１５ ：プログラムデータバスＢ
１１６ ：ＤＳＰリセット
１１７ ：Ｒ／ＷコントロールＢ
１２０ ：Ｒ／ＷコントロールＡ
２００ ：システムクロック
２０１ ：プログラムアドレスバスＡ
２０２ ：ＤＳＰリセット（１のときリセット）
２０３ ：プログラムアドレスバスＢ
２０４ ：プログラムアドレスバスＣ
２０５ ：ウェイト信号（０のときｗａｉｔ）
２０６ ：ＤＳＰクロック
３１７ ：スタート・アドレスレジスタ
３１８ ：スタートアドレス
３１９ ：Ｒ／ＷコントロールＡ
３２０ ：Ｒ／ＷコントロールＢ
４００ ：システムクロック
４０１ ：プログラムアドレスバスＡ
４０２ ：ＤＳＰリセット（１のときリセット）
４０３ ：プログラムアドレスバスＢ
４０４ ：プログラムアドレスバスＣ
４０５ ：スタート・アドレスレジスタ
４０６ ：ウェイト信号（０のときｗａｉｔ）
４０７ ：ＤＳＰクロック
５１４ ：データバス
５１７ ：ダウンロードアドレスレジスタＡ
５１８ ：ダウンロードアドレスＡ
５１９ ：ダウンロードアドレスレジスタＢ
５２０ ：ダウンロードアドレスＢ
５２１ ：ダウンロードセレクトレジスタ
５２２ ：ダウンロードセレクト
５２３ ：アドレスカウンタＡ
５２４ ：アドレスカウンタＢ
５２５ ：セレクタリセット
６００ ：システムクロック
６０１ ：プログラムアドレスバスＡ
６０２ ：ＤＳＰリセット（１のときリセット）
６０３ ：プログラムアドレスバスＢ
６０４ ：プログラムアドレスバスＣ
６０５ ：ダウンロードアドレスレジスタ（先頭）
６０６ ：ダウンロードアドレスレジスタ（最終）
６０７ ：ダウンロードセレクト信号（１のとき指定アドレスダウンロード）
６０８ ：ウェイト信号（０のときｗａｉｔ）
６０９ ：ＤＳＰクロック
７０５ ：アクセス制御装置Ａ
７２０ ：アクセス制御装置Ｂ
８００ ：システムクロック
８０１ ：プログラムアドレスバスＡ
８０２ ：ＤＳＰリセット（１のときリセット）
８０３ ：プログラムアドレスバスＢ
８０４ ：プログラムアドレスバスＣ
８０５ ：プログラムアドレスバスＤ
８０６ ：プログラムアドレスバスＥ
８０７ ：Ｒ／ＷコントロールＣ
８０８ ：ウェイト信号（０のときｗａｉｔ）
８０９ ：ＤＳＰクロック
９０２ ：アドレスレジスタ＿Ａ
９０３ ：アドレスレジスタ＿Ｂ
９１８ ：アドレスプログラムＲＡＭ
９２２ ：データバス
１００１ ：予想された読込み順序
１００２ ：ＤＳＰの実際の動作順序
１００３ ：システムクロック
１００４ ：プログラムアドレスバスＡ
１００５ ：ＤＳＰリセット（１のときリセット）
１００６ ：プログラムアドレスバスＢ
１００７ ：アドレスレジスタＡ
１００８ ：アドレスレジスタＢ
１００９ ：ウェイト信号（０のときｗａｉｔ）
１０１０ ：プログラムアドレスバスＣ
１０１１ ：ダウンロード完了信号（０で完了）
１０１２ ：初期化完了信号
１０１３ ：ＤＳＰクロック
Claims (11)
- プログラムの各命令の読み／書きが可能な複数ブロックを有するプログラム記憶装置と；
前記プログラム記憶装置に格納された前記命令を順次実行する演算処理装置と；
前記プログラム記憶装置の前記複数ブロックに，前記命令が格納される前記ブロックの存在個所を示すアドレスをもとに，前記プログラムの各命令を順次前記ブロックへ格納するとともに，前記演算処理装置が，前記ブロックへアクセスすることを制御するアクセス制御装置と；
を備え，
前記アクセス制御装置は，格納選択記憶装置から，前記格納選択記憶装置に格納される，前記命令を切替える格納選択信号を受信することにより，前記演算処理装置をアクセス停止状態へ遷移させることを特徴とする，デジタル信号処理装置。 - 前記アクセス制御装置は，前記演算処理装置が，前記命令が未格納である前記ブロックへアクセスする場合，前記演算処理装置をアクセス停止状態へ遷移させることを特徴とする，請求項１に記載のデジタル信号処理装置。
- 前記アクセス制御装置は，クロック制御装置へ停止信号を送信することにより，前記演算処理装置をアクセス停止状態へ遷移させることを特徴とする，請求項１または２に記載のデジタル信号処理装置。
- 前記アクセス制御装置は，停止解除信号により，前記演算処理装置をアクセス停止状態から解除されることを特徴とする，請求項１，２または３項のうちいずれか１項に記載のデジタル信号処理装置。
- 前記演算処理装置のアクセス停止状態遷移後，前記アクセス制御装置は，前記命令が未格納である前記ブロックに，該当する前記命令が格納されるまで，前記演算処理装置のアクセス停止状態遷移を保持することを特徴とする，請求項１，２，３または４項のうちいずれか１項に記載のデジタル信号処理装置。
- 前記演算処理装置のアクセス停止状態遷移後，前記アクセス制御装置は，停止状態を解除する開始信号に設定されるブロックのアドレスまで順次，前記各命令の格納を行うことを特徴とする，請求項１，２，３，４または５項のうちいずれか１項に記載のデジタル信号処理装置。
- 前記格納選択信号を前記格納選択記憶装置から受信して前記演算処理装置のアクセス停止状態に遷移した後，前記アクセス制御装置は，格納開始信号に設定された前記アドレスから格納終了信号に設定された前記アドレス間のブロック領域に，前記各命令の格納を行うことを特徴とする，請求項１，２，３，４または５のうちいずれか１項に記載のデジタル信号処理装置。
- 前記格納開始信号から前記格納終了信号間における前記各命令が格納された前記アドレス間のブロック領域には，アドレス制御装置により，再度前記命令が格納されないことを特徴とする，請求項７に記載のデジタル信号処理装置。
- 前記演算処理装置のアクセス停止状態遷移後，前記アクセス制御装置は，前記各命令を順次，格納させるとともに，未格納である前記命令を前記ブロックに順次格納させることを特徴とする，請求項１，２，３，４，５，６，７または８項のうちいずれか１項に記載のデジタル信号処理装置。
- 前記アクセス制御装置は，前記命令を格納させる前記ブロックのアドレスの順番が記されたデータ信号を受信するとともに，前記演算処理装置がアクセスした前記ブロックに該当するアドレスとを，アクセスごとに比較し，相違した場合，前記演算処理装置アクセスを停止状態に遷移させることを特徴とする，請求項１，２，３，４，５，６，７，８または９項のうちいずれか１項に記載のデジタル信号処理装置。
- 前記アクセス制御装置は，前記演算処理装置のアクセス停止状態遷移後，前記相違したアドレスに該当するブロックから前記プログラムの各命令の最終アドレスに該当するブロックまで，前記各命令を順次前記各ブロックへ格納することを特徴とする，請求項１０に記載のデジタル信号処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002033857A JP3980901B2 (ja) | 2002-02-12 | 2002-02-12 | デジタル信号処理装置 |
| US10/252,402 US6981109B2 (en) | 2002-02-12 | 2002-09-24 | Digital signal processor system having programmable random access memory that executes processing during downloading of a program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002033857A JP3980901B2 (ja) | 2002-02-12 | 2002-02-12 | デジタル信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003233509A JP2003233509A (ja) | 2003-08-22 |
| JP3980901B2 true JP3980901B2 (ja) | 2007-09-26 |
Family
ID=27654898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002033857A Expired - Fee Related JP3980901B2 (ja) | 2002-02-12 | 2002-02-12 | デジタル信号処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6981109B2 (ja) |
| JP (1) | JP3980901B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3694005B2 (ja) | 2003-05-21 | 2005-09-14 | 沖電気工業株式会社 | デジタル信号処理装置及びデジタル信号処理方法 |
| JP4856090B2 (ja) | 2004-11-16 | 2012-01-18 | エヌエックスピー ビー ヴィ | バス通信システム |
| US7386708B2 (en) * | 2005-01-13 | 2008-06-10 | Lenovo (Singapore) Pte Ltd. | Secure hardware personalization service |
| JP4302078B2 (ja) * | 2005-04-28 | 2009-07-22 | 株式会社東芝 | 電子機器 |
| US7613913B2 (en) * | 2006-03-21 | 2009-11-03 | Silicon Laboratories Inc. | Digital architecture using one-time programmable (OTP) memory |
| JP4986288B2 (ja) * | 2007-05-01 | 2012-07-25 | 日本システムウエア株式会社 | 組込み装置、その開発システム、開発プログラム、データの転送方法およびデータ構造 |
| GB2497154B (en) * | 2012-08-30 | 2013-10-16 | Imagination Tech Ltd | Tile based interleaving and de-interleaving for digital signal processing |
| TWI553642B (zh) * | 2013-12-12 | 2016-10-11 | 慧榮科技股份有限公司 | 資料存取命令執行方法以及使用該方法的快閃記憶體裝置 |
| CN110659056B (zh) * | 2019-09-28 | 2022-12-13 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | Dsp程序在线更新电路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0496163A (ja) * | 1990-08-08 | 1992-03-27 | Nec Corp | Ｄｍａコントローラ |
| JPH04257932A (ja) * | 1991-02-13 | 1992-09-14 | Oki Electric Ind Co Ltd | ディジタルシグナルプロセッサのエミュレート用チップ |
| US5452434A (en) * | 1992-07-14 | 1995-09-19 | Advanced Micro Devices, Inc. | Clock control for power savings in high performance central processing units |
| US5991849A (en) * | 1996-04-10 | 1999-11-23 | Sanyo Electric Co., Ltd | Rewriting protection of a size varying first region of a reprogrammable non-volatile memory |
| US6449476B1 (en) * | 1999-03-12 | 2002-09-10 | Qualcomm Incorporated | System and method for independently downloading features into a set of storage locations in a wireless communication device |
| JP2003058272A (ja) * | 2001-08-21 | 2003-02-28 | Mitsubishi Electric Corp | 半導体装置およびそれに用いられる半導体チップ |
| JP3641448B2 (ja) * | 2001-09-06 | 2005-04-20 | 松下電器産業株式会社 | 演算処理装置 |
| JP4136359B2 (ja) * | 2001-11-15 | 2008-08-20 | 株式会社ルネサステクノロジ | マイクロコンピュータ |
-
2002
- 2002-02-12 JP JP2002033857A patent/JP3980901B2/ja not_active Expired - Fee Related
- 2002-09-24 US US10/252,402 patent/US6981109B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003233509A (ja) | 2003-08-22 |
| US20030154354A1 (en) | 2003-08-14 |
| US6981109B2 (en) | 2005-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2000038060A2 (en) | Interrupt/software-controlled thread processing | |
| JPH0795277B2 (ja) | データ処理装置 | |
| JP2001265609A (ja) | 演算処理装置 | |
| JP3980901B2 (ja) | デジタル信号処理装置 | |
| JP5287301B2 (ja) | ディスクリプタ転送装置、ｉ／ｏコントローラ、及びディスクリプタ転送方法 | |
| JP2875842B2 (ja) | プログラマブルコントローラ | |
| JP4388005B2 (ja) | コンテキスト切替え装置 | |
| JP3970609B2 (ja) | プロセッサシステム | |
| JP3817436B2 (ja) | プロセッサおよびリネーミング装置 | |
| KR100321745B1 (ko) | 외부메모리액세스를위한마이크로컨트롤러유닛 | |
| JP2004192021A (ja) | マイクロプロセッサ | |
| WO2018138975A1 (ja) | 演算処理装置および情報処理システム | |
| JPH0447851B2 (ja) | ||
| JP3077807B2 (ja) | マイクロコンピュータシステム | |
| US20040103267A1 (en) | Data processor having cache memory | |
| JP2000029508A (ja) | プログラマブルコントローラ | |
| JP4116211B2 (ja) | 集積回路装置 | |
| JP3400097B2 (ja) | リクエスト選択装置 | |
| JPH10222460A (ja) | データ転送制御装置 | |
| JPH10111798A (ja) | 情報処理装置 | |
| JP2002268876A (ja) | パイプライン処理方法、及び情報処理装置 | |
| JP3828040B2 (ja) | マイクロコンピュータの制御方法 | |
| JPH0821027B2 (ja) | Ａ／ｄ変換装置内蔵マイクロコンピュータ | |
| JPS6346856B2 (ja) | ||
| JPH04199327A (ja) | ディジタル信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070604 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070628 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |