JPH04178114A - 電子機器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は電池を電源とする小型電子機器の電池電圧低下
時の処理に関するものである。

［従来の技術］ 従来、電池駆動される電子学習機、電子手帳、ワードプ
ロセッサなど各種の電子機器では、データ破壊などを未
然に防止するため、電源の状態を検出するリセットｉｃ
などを搭載し、電池電圧が低下すると、 Ｉ）リセットｉｃの出力信号に応答して１割り込み処理
でＲＡＭのプロテクトを行なう、２）タイマ割込みで一
定のインターバルで電源電圧と基準電圧を比較し、所定
の電圧以下になった場合、警告を出力し、電池交換を促
す、などの制御を行なっているものが多い。

［発明が解決しようとする課題１ しかしながら、上記従来例では、構成ｌ）においては、
いつどこで割り込み処理が発するか分らないので、デー
タ更新処理や割り込み処理が複雑になり、構成２）にお
いてもタイマ割り込みの処理やそのタイマ割り込み処理
からＲＡＭのプロテクト処理に移行する手順が複雑にな
るとともに、電圧を比較する比較回路の調整が必要であ
り、コスト的にも高いという欠点があった。

また、上記の構成２）では、電圧監視のための入力ポー
トを必要とし、シングルチップマイコンでは回路の実現
がポート不足から困難となる場合がある。特に、メモリ
カードなどを用いる装置では、電源の状態に応じてメモ
リプロテクトを行なう際、カードとの間のバスの所定の
信号群の状態を識別するためにいくつかの入力ポートが
必要であり、設計がより困難となる。

本発明の課題は、このような従来の欠点を解消すること
にある。

［課題を解決するための手段１ 本発明によれば、上記の課題を解決するため、電源電圧
が所定電圧を割った際に所定の保護処理を行なう電子機
器において、電源オンスイ・ソチおよび電源オフスイッ
チの操作状態に応じて装置の電源を制御する手段と、電
源電圧が第１の所定電圧以下となったことを検出する第
１の検出手段と、電源電圧が前記第１の所定電圧よりも
低い第２の所定電圧以下となったことを検出する第２の
検出手段と、前記第１の検出手段の検出出力に応答して
電源オフスイッチが操作されたのと同じ制御状態を形成
するとともに、前記第２の検出手段の検出出力に応答し
て前記電源オンスイッチの操作入力を禁止するハードウ
ェア手段を設けた構成を採用した。

［作　用］ 以上の構成によれば、電源電圧を２段階の所定電圧に関
して検出し、その検出結果に応じて電源オンまたはオフ
スイッチが所定の状態に操作されたのと同じ状態を形成
することにより、保護処理を行なうことができる。

［実施例Ｊ 以下、図面に示す実施例に基づき本発明の詳細な説明す
る。ここでは、電池で駆動され、ｌＣカード（複数）を
外部記憶手段として有し、少なくともユーザインターフ
ェース手段としてのキーボード、および表示器を有する
機器を示す。

第１図は、電池駆動の電子機器の電源部および電源電圧
検出に基づいて制御を行なう回路を示しており、同図に
おいて、符号ＢＡＴＴｌは電源であるところの電池、Ｂ
ＡＴＴ２はＲＡＭのバシクアップ電池、ＲＥＧは電圧レ
ギュレータを示している。レギュレータＲＥＧは、公知
の集積回路などからなり、ＢＡＴＴ　ｌの出力電圧を安
定化し、一定電圧Ｖ　００１を出力する。

また、符号Ｄ１．Ｄ２はショットキーダイオードであり
、ｖＤＤｌとＢＡＴＴ２（７）電圧のＯＲをとり、電源
電圧Ｖ　ＤＤ２を生成する。

電源電圧Ｖ　ＤＤ２は第１図の回路の電源電圧８よび第
４図のｉｃ２の電源電圧として供給される。

ＳＷｌ、ＳＷ２、ＳＷ３はスライドスイッチであり、そ
れぞれ電池交換用スイッチ、ｉｃカード１挿抜用スイツ
チ、ｉｃカード２挿抜用スイッチである。これらのスイ
ッチは、電池や、ｉｃカードの挿抜に機械的に連動しく
あるいは手動操作により）カード、電池の交換時に操作
され、図の右側に倒される。

ｉｃ５　（ｉｃ５−１−−ｉｃ５−３）はシュミット入
力のＮＡＮＤ回路で、スライドスイッチＳＷ１、ＳＷ２
．ＳＷ３．の操作状態を検出する。１ｃ６　（ｉ　Ｃ６
−１−ｉ　Ｃ６−３）はＮＯＲ回路、ｉｃ　７　（ｉ　
ｃ　７−１〜ｉ　ｃ　７−４　）はアナログスイッチで
ある。

ＤＥＴｌ、ＤＥＴ２は電圧検出器であり、電源電圧Ｖ　
ＤＤ２が低下するとｖＯ端子よりＬ゛　レベルの信号を
出力する。また、その検出電圧の大小関係ハＶＤＥＴ　
ｌ　＞　ＶＤＥＴ　２　テある。

ここで、１ｃ５−１は、スイッチＳＷ２．５Ｗ３（ｉｃ
カードスイッチ）がいずれも図の左側に倒されている時
のみ１ｃ６−１ｉ５よび１ｃ６−２に°　Ｌ°レベルを
出力する。

１ｃ５−２．１ｃ５−３は、スイッチＳＷＩ　　（電池
交換スイッチ）が図の左側に倒されているときのみ、電
圧検出器ＤＥＴＩ、ＤＥＴ２の出力を１ｃ６−１．１ｃ
６−２に反転して伝える。

１ｃ６−１および１ｃ６−２は、ｉｃ５　１ｊｉよび１
ｃ５−３の出力がいずれも°　Ｈ“　レベルの場合のみ
°Ｌ°レベルを出力する。１ｃ６−２はその出力により
アナログスイッチ１ｃ７−２を制御する。１ｃ６−３は
１ｃ６−１の出力を反転した信号を形成し、この信号に
よりアナログスイッチ１ｃ７−１を制御する。

アナログスイッチ１ｃ７−３〜１ｃ７−４は、検出器Ｄ
ＥＴ２の出力により直接制御される。

アナログスイッチ１ｃ７−１は、それぞれキーストロー
ブ信号ＫＳ　Ｉｉ３よびキー入力信号ＫｉＯをショート
するよう配置されている（キーマトリクスについては、
第２図で詳述する）。このアナログスイッチ１ｃ７−１
は、キーストローブ信号ＫＳＩおよびキー入力信号Ｋｉ
Ｏの間に配置されるＯＦＦＦＦキル下したのと同じ状態
を強制的に作るためのものである。

アナログスイッチ１ｃ７−２は、ＣＰＵＪよびキーマト
リクス間のキーストローブ信号ＫＳＯの接続を制御する
。このアナログスイッチ１ｃ７−２は、ＯＮキーの入力
を禁止するためのものである。

１ｃ７−３．１ｃ７−４は１．ＲＡＭのチップセレクト
信号Ｃ３９（負論理）ｉ５よびＲＡＭの書込イネーブル
信号の各ラインを制御する。

ｉ　Ｃ７−１〜ｉ　ｃ　７−４は、゛Ｈ゛レベル入力に
より閉じ、°Ｌ°レベル入力により開放（ハイインピー
ダンス状態）されるよう制御される。

Ｃ１、Ｃ２、Ｃｌ０１ｃｌｌ、Ｃ１７，Ｃ１８、Ｃ１９
はバイパスコンデンサ、Ｒ２は電流制限抵抗、Ｃ１２、
Ｃ１３、Ｃ１４、Ｃ１５、Ｃ１６はノイズ吸収兼バイパ
スコンデンサ、Ｒ６、Ｒ７はプルアップ抵抗である。

第２図は本発明電子機器のキーマトリックス、ＫＭを示
している。

第２図において、ＫｉＯ〜６はキー入力（スキャン）信
号ＫＳＯ〜ＫＳＩＩはキーストローブ信号を示す。

ＯＮおよびＯＦＦキーは電源を制御するもので、ＯＮキ
ーはキーストローブ信号キーＳＯとキー入力信号キーの
交点にＯＦＦキーはキーＳｌとキー１０の交点に配置さ
れている。

ＫＳＩとＫｉＯの交点にはＯＦＦキーが配置されている
。これらＯＮおよびＯＦＦキーは、主電源のオン／オフ
制御に用いられる。なお、ＯＮキーは所定のメニューを
表示させるためにも使用される。

第３図は本発明電子機器の表示回路を示している。

第３図において、符号ｉ　Ｃ２０はＬＣＤのコモンドラ
イバ、１ｃ２１とｉ　Ｃ２２はＬＣＤセグメントドライ
バ、符号ＤｉｓｐはＬＣＤ表示器、０２０〜Ｃ３０はバ
イパスコンデンサ、Ｒ２０は１ｃ２０の発振を制御する
ための抵抗である。

第４図は本発明電子機器のＣＰＵ８よびメモリ回路を示
している。

第４図において、ｉｃｌは本発明電子機器の処理の実行
を司どるところのＣＰＵ、ｉｃ２はＲＡｌＭであり、デ
ータ格納用やＣＰＵのワーク用メモリとなる。

ｉｃ３とｉｃ４はＲＯＭであり、ｉｃｌのＣＰＵが実行
すべき処理プログラムや参照するデータが格納されてい
る。

ＸＴＡＬはＣＰＵ（ｉｃｌ）の動作クロックを発生する
ための発振子、Ｃ１，Ｃ２はその位相補償用コンデンサ
、Ｒ１はダンピング抵抗、Ｒ８はプルアップ抵抗、Ｃ６
、Ｃ７、Ｃ８、Ｃ９はバイパスコンデンサである。

Ｃ３は本発明電子機器のリセット信号を発生するための
時定数用コンデンサ、ＣＮＩはｉｃカード用のコネクタ
、ＣＮ２はｉｃカード２用のコネクタである。

なお、ＫＭは、第２図のキーマトリクスを示す。

第５図および第６図は第１図の回路の主要な信号のタイ
ミングを示している。

第５図において、第１図のＢＡＴＴＩの電圧が十分に高
い間は、電源電圧Ｖ　００１はレギュレータＲＥＧによ
り定電圧化され、５Ｖとなる。

この時、電源電圧Ｖ　ＤＤ２はダイオードｌを介してい
るため、ＶＤＤｌよりも約０．３ｖ低い４７Ｖが出力さ
れている。

この時、検出器ＤＥＴ１．ＤＥＴ２の出力は共に、゛Ｈ
゛Ｈｏルである。

次に更にＢＡＴＴＩの電圧が低下し、５ｖを割り込むと
、ＢＡＴＴＩの電圧とＶ　００１はほぼ等しい電圧とな
って推移していく。

ＶＤＤＩの電圧が約４．５ｖ迄低下すると、第３図、第
４図の各ｉｃはメーカー保証の動作電圧の下限となる。

この時、Ｖ　ＤＤ２は約４．２Ｖとなり、検出器ＤＥＴ
Ｉの出力は゛Ｌ°レベルとなる。

さらに　電圧が低下し、ＶＤＤＩが約３．８Ｖ、ｖＤＤ
２カ約３．５ｖとなルト検出器ＤＥＴ２（７）出力も°
　Ｌｏ　レベルとなる。

第６図は、ＳＷｌ〜３とＤＥＴｌ、ＤＥＴ２と１ｃ７−
１〜７−３のコントロール信号との関係を示している。

第６図において、第１図の５ＷＩ−５Ｗ３が図の左側に
切り換えられており、かつ検出器ＤＥＴ１．２の出力が
ともに、°Ｈ°レベルの場合は、アナログスイッチ１ｃ
７−１のコントロール信号のみ°Ｌ゛Ｌｏル、アナログ
スイッチＩＣ７−２，１ｃ７−３のコントロール信号は
°　Ｈｏ　レベルとなる。したがって、この時、アナロ
グスイッチ１ｃ７−１はＯＦＦ状態、１ｃ７−２．７−
３はＯＮ状態となっている。

電源電圧Ｖ　ＤＤ２が第５図の４，２ｖを割り、検出器
ＤＥＴＩの出力のみが°　Ｌ°レベルになると、アナロ
グスイッチ１ｃ７−１のコントロール信号は°　Ｈ°レ
ベルとなり、アナログスイッチ１ｃ７−１はＯＮ状態と
なり、第１図のキーストローブ信号ＫＳＩとキー入力信
号ＫｉＯがショートされる。

さらに、電源電圧Ｖ　００２が第５図の３．−５’ｖを
割り、検出器ＤＥＴ１．ＤＥＴ２の出力がいずれも°　
Ｌｏ　レベルとなると、アナログスイッチ１ｃ７−２．
１ｃ７−３のコントロール信号が゛Ｌ゛Ｌｏルとなり、
アナログスイッチ１ｃ７−２．１ｃ７−３はＯＦＦ状態
になり、第１図の左側のＫＳＯ右例のＫＳＯは電気的に
オーブン（ハイインピーダンス）、またはＲＡＭのチッ
プセレクト信号線Ｃ５９（ＣＰＵ側）とＣＥ　（ＲＡＭ
側）もオーブンになる。

次に、検出器ＤＥＴ１．ＤＥＴ２の出力が、Ｈｏ　レベ
ルのまま、ＳＷＩ、２．３のいずれかが右側に倒される
と、つまり電池ないし２つのＩＣカードのいずれかが交
換されると、１ｃ７−１のアナログスイッチはＯＮ状態
、１ｃ７−２のアナログスイッチはＯＦＦ状態となる。

ここで、第２図のように、ＫＳＩとＫｉＯの交点にはＯ
ＦＦキーが配置されているので、アナログスイッチ１ｃ
７−１がスイッチＯｎとなると。

第２図のＯＦＦキーが押されたのと同じ状態になる。

また、アナログスイッチ１ｃ７−２がスイッチＯＦＦと
なると、第２図のＫＳＯが電気的にオーブン状態になる
ので、第２図のＯＮキーを押してもキーはオープンのま
まである。つまり、ＯＮキーの入力はハードウェア的に
無視される。

第３図において、表示器Ｄｉｓｐは各ドライバ１ｃ２０
．２１．２２の制御の下で表示動作を行なっており、第
４図のＣＰＵ（ｉｃｌ）からＳＴＢ信号に゛Ｌ°レベル
が入力されると、表示動作を停止し、スタンバイ状態（
超低消費電流モード）になる。

第４図において、ｉｃｌの実行すべき処理はｉ第７図の
フローチャートにおけるＷＯＲＫとは、ｉｃ２で示され
るＲＡＭの所定のエリアの事であり、ｉ　／　ｏとはｉ
ｃｌで示されるＣＰｔＪに内蔵されている電子回路およ
び第３図の表示回路の事である。

第４図おいて、ＲＥＳＥＴキーが押されるか、あるいは
第１図のＢＡＴＴｌが挿入されて、ＣＰＵにパワーＯＮ
リセットが入力されると、第７図のステップＳｌから処
理が実行される。

第７図に唱いて、ステップＳ１ては、ＣＰＵ内のレジス
タの初期設定や割込みのモードを初期設定するなどして
ステップＳ２に移行する。

ステップＳ２ではＣＰＵ内蔵ｉ　／　ｏや第３図の表示
回路を初期化し、ステップＳ３へ移行する。

ステップＳ３ではＲＡＭが正常にアクセスできるか否か
のテストを行ない、正常であれば次の８４へ移行、異常
であればＳｌへ戻って再びリセッ処理を繰り返す。

ステップＳ３を更に詳しく説明したのが第８図に示すＲ
ＡＭチエツクのフローチャート図である。

第８図においてＲＡＭのあらかじめ決められたエリア（
数バイト）をダミーエリアとしで確保しておき、ここに
正常アクセスできるか否かでＲＡＭのテストをする。

まず、ステップＳ３１でダミーエリアを全て０クリアし
てステップＳ３２に移行する。

ステップＳ３２ではダミーエリアに予め決められたメツ
セージ、（たとえばメーカ名や、システムソフトウェア
名など）を書き込み、ステップＳ３３に移行する。

ステップＳ３３ではダミーエリアを読み出し、ステップ
Ｓ３４に移行する。

ステップＳ３４では読み出されたデータが、書き込んだ
データと一致するかを判断し、一致すれば正常と判断す
る。一致しなければ異常と判断する。

第７図に戻ってステップＳ４では、ＲＡＭのワークエリ
アを初期化し、ステップｓ５がら始まるＯＮ処理へ移行
する。

ステップＳ５ではステップＳ３と同様にＲＡＭチエツク
を行ない、異常があればＯＦＦ処理へ移行し、正常であ
ればステップｓ６へ移行する。

ステップＳ６では、ＣＰＵのセットアツプ処理、例えば
必要最小限のレジスタの初期化などを行ない、ステップ
Ｓ７へ移行する。

ステップＳ７ではｉ　／　０のセットアツプ処理、ｉ　
／　ｏの必要最小限の初期化あるいはｏＶＦする直前の
状態への復帰などを行なってステップＳ７°へ移行する
。ステップＳ７’　では、前述と同様にしてＲＡＭチエ
ツク処理を行なう。

ステップＳ８では、ＲＡＭ内のワークエリアの必要最小
限の初期化などを行なってステップＳ９へ移行する。

ステップＳ９ではＯＦＦキーをスキャンし、ＯＦＦキー
が押されている状態であればステップＳｌＯへ、そうで
なければＳｌｌへ移行する。

ここで、ＯＦＦキーの押下状態は、実際のキー押下のみ
ならず、前述のように電源電圧が３．５Ｖを割った場合
、およびｉｃカードあるいは電池交換が行なわれた場合
にアナログスイッチ１ｃ７−１を介して形成される。

ＯＦＦキーが押下状態にあれば、ステップＳ１０におい
て、電池残量僅少のメツセージ（たとえばｒＬｏｗ　　
ｂａｔｔｅｒｙ！Ｊなど）を約２秒程表示してＯＦＦ処
理へ移行する。

ステップＳｌｌでは、セットアツプ画面を表示して、ス
テップＳ１２へ移行する。

ステップ５１２では第２図のキーマトリックスよりキー
入力があるまで待ち、データキーが押されてたらステッ
プＳｆ３へＯＦＦキー以外の機能キーが押されたらステ
ップＳ１４へ移行し、ＯＦＦキーが押されたらステップ
Ｓ１５へ移行する。

ステップ５１３ではデータ入力処理を行ない再びステッ
プＳ１２のキー入力待ちへ戻る。

ステップＳ１４では各機能キーに応じた処理を実行する
。ステップＳ１５ではＲＡＭのワークエリアのターミネ
イト処理（終了処理：　ＯＦＦの前処理）を行ないステ
ップ５１６へ移行する。

ステップＳ１６ではｉ　／　ｏのターミネイト処理を行
ない、ステップＳ１７へ移行する。

ステップ５１７ではＣＰＵを割り込みイネーブルした後
、ｈａｌｔ命令を実行し、ＯＦＦ状態に移行する。

ここで、本発明電子機器におけるＯＦＦ状態とはＣＰＵ
がクロックを停止し、スタンバイ状態（超低消費電流モ
ード）になるとともに、第３図の表示回路のＳＴＢ信号
を°Ｌ°にして、表示回路もスタンバイ状態になってい
る状態をさす。

この状態で第４図のＲＥＳＥＴキーが押されれば再びス
テップＳｔから処理を実行する。

また、このＯＦＦ状態で第２図のＯＮキーが押されれば
ステップＳ５から処理が再開される。

上記実施例においては、電源電圧を検出する電圧検出器
ＤＥＴＩおよびＤＥＴ２を設け、電圧検出器ＤＥＴ　ｌ
の検出電圧をＤＥＴ２のものよりも高く設定し、検出器
ＤＥＴＩの出力でＯＦＦキーをショートさせ、検出器Ｄ
ＥＴ２の出力でＯＮキーの入力と、ＲＡＭのアクセスを
禁止する構成としたので、従来のように入力ポートを用
いてＣＰＵで電圧検出を行なう構成に比して構成が簡単
になる。

また、スイッチＳＷＩ〜３により検出されるｌＣカード
、電池交換の操作を検出し、これらの操作に応じてＯＮ
およびＯＦＦキーを制御するとともに、ＲＡＭのプロテ
クトも確実に容易に行なえる。

さらに、上記構成によれば、無調整の電圧検出器を使用
できるので製造効率が大幅に改善されるとともに、リセ
ットｉｃなどを使用した装置よりも比較的安価に製造で
きる効果がある。

また、システム起動時のリセット処理において、メモリ
のアクセス状態を検査し、正常にアクセス可能となるま
で前記リセット処理を繰り返すようにしであるので、電
池電圧が低下しても確実にＲＡＭのプロテクトを行なえ
るとともに、１池交換によるリセット動作でＲＡＭのプ
ロテクトによるシステム誤動作も防止でき、非常に簡単
安価にＲＡＭのプロテクトが可能となる。

さらに、システム起動時のリセット処理において、前記
ハードウェア手段により電源オフスイッチが操作された
のと同じ制御状態が形成されている場合、電ａ電圧低下
を警告する表示（音声出力などを用いてもよい）を行な
うようにしてるので、特別な入力ポートなどを使用する
必要がなく、電源電圧低下監視および警告のための構成
が簡単であるという利点がある。

また、１０カード、および電池交換動作の際に操作され
るスイッチ（スライドスイッチを例示したが他のスイッ
チでもよい）の出力に応じても、ＯＮおよびＯＦＦキー
の操作状態を制御することによりプロテクト処理を行な
えるため、ｌＣカード、および電池交換動作の際のメモ
リプロテクトを確実に行なえ、機器の誤動作を防止でき
る。

第９図、第１０図に上記構成の変形例を示しておく。

以上では、ＲＡＭのプロテクトを行なうアナログスイッ
チ１ｃ７−３．７−４を検出器ＤＥＴ２の出力により直
接制御しているが、第９図では、アナログスイッチ１ｃ
７−３．７−４を制御するために電源電圧ＶＤ口２を検
出する検出器ＤＥＴ３を設けている６その他の構成は第
１図と同じである。

第９図の第３の電圧検出器ＤＥＴ３の検出電圧（出力が
反転する電圧）は、Ｖ　ＤＥＴＩ＞　Ｖ　ＤＥＴ２＞Ｖ
　ＤＥＴ３とする。

第３の電圧検出器の付加によって、より安全なＲＡＭの
プロテクトが可能となる。

また、本実施例ではｉｃカードの挿抜用スライドスイッ
チを並用した例を示したが、ｉｃカードが装着できない
電子機器では、これらは必ずしも必要ではなく、省略し
た場合の実施例は第１Ｏ図のようになる。

この構成では、電圧検出器ＤＥＴＩおよびＤＥＴ２によ
る電源電圧に関する制御、および電池交換の際の制御は
前述同様に行なわれる。

なお、上記実施例では、ＲＡＭチエツクの方法として、
ダミーエリアへの書込みと、読出しデータの一致を検査
する方法を示したが、第１１図に示すように、所定アド
レスに対する入出力データの照合はスタックへのブツシ
ュおよびポツプを繰り返すことにより行なってもよい。

第１１図のステップＳ５１では、所定のカウンタレジス
タに最大Ｒ（ブツシュ／ポツプする単位であるワードあ
るいはバイトのｍ５ｂ−１ｓｂを１とした数）を設定し
、ステップＳ５２、Ｓ５３でこのカウンタレジスタ内容
をブツシュ／ホップする。このとき、スタックポインタ
は検査する所定のアドレスを指すように制御する。ポツ
プされたデータはアキュムレータに格納される。

ステップＳ５４ではアキュムレータとカウンタレジスタ
内容を照合し、内容が一致していない場合にはメモリエ
ラーとしてリセ・ント処理に進む。

ステップＳ５５では、カウンタレジスタをデクリメント
し、ステップＳ５６でカウンタレジスタ内容がＯとなっ
たかどうかを判定し、０でなければステップＳ５２から
の処理を繰り返す。

以上の処理により、ｌアドレスのワードあるいはバイト
データにつき、全てのビットパターンをテストできる。

上記処理は、ＲＡＭの各アドレスにつき、繰り返し行な
うものとする。

［発明の効果］ 以上の説明から明らかなように、電源電圧が所定電圧を
割った際に所定の保護処理を行なう電子機器において、
電源オンスイッチおよび電源オフスイッチの操作状態に
応じて装置の電源を制御する手段と、電源電圧が第１の
所定電圧以下となったことを検出する第１の検出手段と
、電源電圧が前記第１の所定電圧よりも低い第２の所定
電圧以下となったことを検出する第２の検出手段と、前
記第１の検出手段の検出出力に応答して電源オフスイッ
チが操作されたのと同じ制御状態を形成するとともに、
前記第２の検出手段の検出出力に応答して前記電源オン
スイッチの操作入力を禁止するハードウェア手段を設け
た構成を採用したので、電源電圧を２段階の所定電圧に
関して検出し、その検出結果に応じて電源オンまたはオ
フスイッチが所定の状態に操作されたのと同じ状態を形
成することにより、保護処理を行なうことができ、電池
電圧が低下した時の各種プロテクト処理が単純になると
ともに、プロテクトも確実に容易に行なえ、かつ無調整
の電圧検出器を使用することで製造作業効率が大幅に改
善されるとともに、従来のＣＰＵソフトウェアによる構
成に比して特別な入力ポートを必要とすることなく、ま
たリセ・ントｉｃなどを使用した装置よりも比較的安価
に装置を製造できるという優れた効果がある。

【図面の簡単な説明】

第１図は本発明による電子機器の電源周辺の回路図、第
２図はキーマトリックスの説明図、第３図は表示制御回
路のブロック図、第４図はＣＰＵおよびメモリ周辺のブ
ロック図、第５図は電源電圧と主要制御信号のタイミン
グチャート図、第６図は主要制御信号のタイミングチャ
ート図、第７図はＣＰＵの制御手順を示したフローチャ
ート図、第８図はＲＡＭチエツク処理の詳細なフローチ
ャート図、第９図、第１Ｏ図は異なる電源周辺の構成を
示した回路図、第１１図は異なるＲＡＭチエツク処理の
詳細なフローチャート図である。 ５ＷＩ−・・電池交換時ＲＡＭ保護用スライドスイッチ ＳＷ２．５Ｗ３−・・１ｃカード挿抜用スライドスイツ
チ ＤＥＴＩ・・・第１の電圧検出器 ＤＥＴ２−・・第２の電圧検出器 ｉ　ｃ　７−１−　ｉ　ｃ　７〜３・・・アナログスイ
ッチ今ＢＡＴＴ　ｌ−・・電池　　　Ｄｉｓｐ−・・表
示器ｉ　ｃ　１−　ＣＰ　Ｕ　　　　　ｉ　ｃ　２　・
ＲＡ　Ｍｉｃ３．　　ｉｃ４・・・ＲＯＭ Ｗｉｓ図 ＲＡＭ今ｊ−ノフカ１里のフローヶｊ−）−図第８図

Claims (1)

1. 【特許請求の範囲】 １）電源電圧が所定電圧を割った際に所定の保護処理を
   行なう電子機器において、 電源オンスイッチおよび電源オフスイッチの操作状態に
   応じて装置の電源を制御する手段と、電源電圧が第１の
   所定電圧以下となったことを検出する第１の検出手段と
   、 電源電圧が前記第１の所定電圧よりも低い第２の所定電
   圧以下となったことを検出する第２の検出手段と、 前記第１の検出手段の検出出力に応答して電源オフスイ
   ッチが操作されたのと同じ制御状態を形成するとともに
   、前記第２の検出手段の検出出力に応答して前記電源オ
   ンスイッチの操作入力を禁止するハードウェア手段を設
   けたことを特徴とする電子機器。 ２）前記第２の検出手段の検出出力に応答してメモリア
   クセスを禁止する手段を設けたことを特徴とする請求項
   第１項に記載の電子機器。 ３）システム起動時のリセット処理において、メモリの
   アクセス状態を検査し、正常にアクセス可能となるまで
   前記リセット処理を繰り返すことを特徴とする請求項第
   １項および第２項に記載の電子機器。 ４）システムＯＮ時の処理において、メモリのアクセス
   状態を検査し、正常にアクセスしなかった場合は、速や
   かにＯＦＦ処理に移行する処理を設けたことを特徴とす
   る請求項第１項から第３項までのいずれか一項に記載の
   電子機器。 ５）システムＯＮ時の処理において、前記ハードウェア
   手段により電源オフスイッチが操作されたのと同じ制御
   状態が形成されている場合、電源電圧低下を警告する処
   理を行なうことを特徴とする請求項第１項から第４項ま
   でのいずれか１項に記載の電子機器。 ６）メモリまたは電源の電池の交換に応じて操作される
   スイッチ手段を有し、このスイッチ手段の出力に応じて
   前記ハードウェア手段の動作が制御されることを特徴と
   する請求項第１項から第５項までのいずれか１項に記載
   の電子機器。