JPH0638219B2 - メモリバツクアツプ給電される処理装置 - Google Patents
メモリバツクアツプ給電される処理装置Info
- Publication number
- JPH0638219B2 JPH0638219B2 JP60003296A JP329685A JPH0638219B2 JP H0638219 B2 JPH0638219 B2 JP H0638219B2 JP 60003296 A JP60003296 A JP 60003296A JP 329685 A JP329685 A JP 329685A JP H0638219 B2 JPH0638219 B2 JP H0638219B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- power switch
- processing
- voltage drop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y02B60/1225—
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の詳細な説明】 技術分野 本発明はメモリバックアップ給電される処理装置に係
り、とくに、データをファイル形式でメモリに格納する
ポータブルコンピュータ、ハンドヘルドコンピュータ等
の可搬型処理装置の各部への電源の供給制御に関する。
り、とくに、データをファイル形式でメモリに格納する
ポータブルコンピュータ、ハンドヘルドコンピュータ等
の可搬型処理装置の各部への電源の供給制御に関する。
従来技術 従来のこの種の装置、とくに携帯用処理装置にあって
は、装置各部に供給する電源のＯＮ，ＯＦＦは接点方式
の電源スイッチを操作することにより行うように構成さ
れていた。この場合にＲＡＭ等のメモリは電源スイッチ
のＯＮ，ＯＦＦに関係なく常時、給電されるようにバッ
クアップされている。しかしこのような装置において
も、プログラムの実行中にその一動作（例えば一つのタ
クスあるいはジョブ）の実行が終了しないうちに電源ス
イッチをＯＦＦにすると、処理装置の各部（バックアッ
プ給電部を除く）への給電が停止されるために、ＣＰＵ
がファイルをアクセス中などの場合にはその部分のメモ
リ情報の破壊を招くという危険性があった。たとえば、
メモリのある記憶位置のデータを書き換えて、そのデー
タ書換えについて関連する他の記憶位置のデータを修正
する前にこのような給電停止が発生すると、メモリの記
憶内容に論理的矛盾が含まれることになる。
は、装置各部に供給する電源のＯＮ，ＯＦＦは接点方式
の電源スイッチを操作することにより行うように構成さ
れていた。この場合にＲＡＭ等のメモリは電源スイッチ
のＯＮ，ＯＦＦに関係なく常時、給電されるようにバッ
クアップされている。しかしこのような装置において
も、プログラムの実行中にその一動作（例えば一つのタ
クスあるいはジョブ）の実行が終了しないうちに電源ス
イッチをＯＦＦにすると、処理装置の各部（バックアッ
プ給電部を除く）への給電が停止されるために、ＣＰＵ
がファイルをアクセス中などの場合にはその部分のメモ
リ情報の破壊を招くという危険性があった。たとえば、
メモリのある記憶位置のデータを書き換えて、そのデー
タ書換えについて関連する他の記憶位置のデータを修正
する前にこのような給電停止が発生すると、メモリの記
憶内容に論理的矛盾が含まれることになる。
目的 本発明はこのような従来技術の欠点を解消し、ＣＰＵが
プログラム実行中その一動作の実行が終了しないうちに
電源スイッチをＯＦＦにした際のメモリ情報の破壊を防
止することができるメモリバックアップ給電される処理
装置を提供することを目的としている。
プログラム実行中その一動作の実行が終了しないうちに
電源スイッチをＯＦＦにした際のメモリ情報の破壊を防
止することができるメモリバックアップ給電される処理
装置を提供することを目的としている。
構成 本発明は上記目的を達成するために、バックアップ給電
されデータを蓄積するメモリ手段と、メモリ手段に蓄積
されているデータを処理する処理手段とを有するメモリ
バックアップ給電される処理装置において、処置装置
は、電源スイッチと、電源スイッチの閉成に応動して処
理手段に電源を供給し、処理手段からの指示により処理
手段への電源供給を停止するスイッチング手段と、電源
スイッチの状態を検出する検出手段とを含み、処理手段
は、実行中の１単位の処理を終了すると検出手段によっ
て電源スイッチの状態を判別し、検出手段が電源スイッ
チの開放を示しているとスイッチング手段に前記指示を
与えることを特徴とするものである。
されデータを蓄積するメモリ手段と、メモリ手段に蓄積
されているデータを処理する処理手段とを有するメモリ
バックアップ給電される処理装置において、処置装置
は、電源スイッチと、電源スイッチの閉成に応動して処
理手段に電源を供給し、処理手段からの指示により処理
手段への電源供給を停止するスイッチング手段と、電源
スイッチの状態を検出する検出手段とを含み、処理手段
は、実行中の１単位の処理を終了すると検出手段によっ
て電源スイッチの状態を判別し、検出手段が電源スイッ
チの開放を示しているとスイッチング手段に前記指示を
与えることを特徴とするものである。
すなわち、本発明に係るメモリバックアップ給電される
処理装置では、電源スイッチには処理装置各部に供給す
る電源をＯＮする機能を与え、電源をＯＦＦする機能は
主としてソフトウェアにより実現するように構成されて
いる。
処理装置では、電源スイッチには処理装置各部に供給す
る電源をＯＮする機能を与え、電源をＯＦＦする機能は
主としてソフトウェアにより実現するように構成されて
いる。
本発明の構成について以下、実施例に基づいて説明す
る。第１図には本発明に係るメモリバックアップ給電さ
れる処理装置、とくに携帯用処理装置の一実施例の全体
構成が示されている。同図において、携帯用処理装置は
装置各部に電源を供給する電源部１０、各種のプログラ
ムを実行するＣＰＵ２０、固定データ及び各種プログラ
ムが格納されているＲＯＭ３０、ファイル形式でデータ
が格納されるＲＡＭ４０、クロック発生器５０、液晶表
示部６０、キーボード７０、及びその他プリンタ等のＩ
／Ｏ装置８０から構成されており、これらはシステムバ
ス９０を介して相互に接続されている。
る。第１図には本発明に係るメモリバックアップ給電さ
れる処理装置、とくに携帯用処理装置の一実施例の全体
構成が示されている。同図において、携帯用処理装置は
装置各部に電源を供給する電源部１０、各種のプログラ
ムを実行するＣＰＵ２０、固定データ及び各種プログラ
ムが格納されているＲＯＭ３０、ファイル形式でデータ
が格納されるＲＡＭ４０、クロック発生器５０、液晶表
示部６０、キーボード７０、及びその他プリンタ等のＩ
／Ｏ装置８０から構成されており、これらはシステムバ
ス９０を介して相互に接続されている。
電源部１０は、バッテリ１２と、電源スイッチ１４と、
バッテリ１２からの電源電圧を受けて各回路部に電源Ｖ
cc１，Ｖcc０を供給する電源制御部１６とから構成され
ている。ここで電源Ｖcc１は処理装置各部を動作状態に
するための電源であり、電源スイッチ１４がＯＮ状態に
なった時点で供給されるのに対し、電源Ｖcc０は処理装
置が休止状態にあってもＲＡＭ４０、クロック発生器５
０等をバックアップするように電源スイッチ１４のＯ
Ｎ，ＯＦＦ状態に関係なく常時、供給される。
バッテリ１２からの電源電圧を受けて各回路部に電源Ｖ
cc１，Ｖcc０を供給する電源制御部１６とから構成され
ている。ここで電源Ｖcc１は処理装置各部を動作状態に
するための電源であり、電源スイッチ１４がＯＮ状態に
なった時点で供給されるのに対し、電源Ｖcc０は処理装
置が休止状態にあってもＲＡＭ４０、クロック発生器５
０等をバックアップするように電源スイッチ１４のＯ
Ｎ，ＯＦＦ状態に関係なく常時、供給される。
上記構成において、電源Ｖcc０は電源スイッチ１４がＯ
Ｎ状態になる以前にＲＡＭ４０、クロック発生器５０に
供給されている。電源スイッチ１４をＯＮ状態にする
と、電源Ｖcc１がＣＰＵ２０、ＲＯＭ３０、液晶表示部
６０、キーボード７０及びその他のＩ／Ｏ装置８０に供
給される。
Ｎ状態になる以前にＲＡＭ４０、クロック発生器５０に
供給されている。電源スイッチ１４をＯＮ状態にする
と、電源Ｖcc１がＣＰＵ２０、ＲＯＭ３０、液晶表示部
６０、キーボード７０及びその他のＩ／Ｏ装置８０に供
給される。
一方、電源スイッチ１４をＯＦＦにしても必ずしも電源
Ｖcc１の各回路部への供給は停止されない。ＣＰＵ２０
がＲＯＭ３０に格納されているプログラムを実行中に電
源スイッチ１４をＯＦＦにしても、ＣＰＵ２０はプログ
ラムのうち１タスクまたは１ジョブ等の１単位のまとま
った処理の実行が終了した後に電源スイッチ１４の状態
を判断するので、電源スイッチ１４がＯＦＦ状態にある
と判定されたときにＣＰＵ２０はシステムバス９０を介
して電源制御部１６に対して電源Ｖcc１の各回路部への
供給を停止させるための制御信号を出力する。この結
果、電源Ｖcc１の各回路部への供給はその時点で停止さ
れる。
Ｖcc１の各回路部への供給は停止されない。ＣＰＵ２０
がＲＯＭ３０に格納されているプログラムを実行中に電
源スイッチ１４をＯＦＦにしても、ＣＰＵ２０はプログ
ラムのうち１タスクまたは１ジョブ等の１単位のまとま
った処理の実行が終了した後に電源スイッチ１４の状態
を判断するので、電源スイッチ１４がＯＦＦ状態にある
と判定されたときにＣＰＵ２０はシステムバス９０を介
して電源制御部１６に対して電源Ｖcc１の各回路部への
供給を停止させるための制御信号を出力する。この結
果、電源Ｖcc１の各回路部への供給はその時点で停止さ
れる。
このように本実施例では、電源スイッチ１４は基本的に
電源Ｖcc１の給電を開始させる機能のみ有しており、例
えばＣＰＵ２０がＲＡＭ４０のファイルをアクセス中に
電源スイッチ１４がＯＦＦにされても、ＣＰＵ２０はプ
ログラムの実行を継続し、一動作の実行が終了した時点
で電源スイッチ１４の状態を判定して電源Ｖcc１の各回
路部への供給を停止するように電源制御部１６を制御す
るので、ＲＡＭ４０の記憶内容が破壊されずに済む。
電源Ｖcc１の給電を開始させる機能のみ有しており、例
えばＣＰＵ２０がＲＡＭ４０のファイルをアクセス中に
電源スイッチ１４がＯＦＦにされても、ＣＰＵ２０はプ
ログラムの実行を継続し、一動作の実行が終了した時点
で電源スイッチ１４の状態を判定して電源Ｖcc１の各回
路部への供給を停止するように電源制御部１６を制御す
るので、ＲＡＭ４０の記憶内容が破壊されずに済む。
これに対して従来の携帯用処理装置の電源部は、第６図
に示すようにバッテリ１２より電源スイッチ１４を介し
てダイオードＤ１０，Ｄ11を通じて電源Ｖcc１，Ｖcc０
が処理装置の各回路部に供給されるが、バックアップ用
電源Vcc0は電源スイッチ１４のＯＮ，ＯＦＦに関係なく
ダイオード１２を介して常時、供給されるように構成さ
れている。
に示すようにバッテリ１２より電源スイッチ１４を介し
てダイオードＤ１０，Ｄ11を通じて電源Ｖcc１，Ｖcc０
が処理装置の各回路部に供給されるが、バックアップ用
電源Vcc0は電源スイッチ１４のＯＮ，ＯＦＦに関係なく
ダイオード１２を介して常時、供給されるように構成さ
れている。
このような構成の従来装置にあっては、ＣＰＵ２０がプ
ログラムを実行中にその一動作の実行を終了しないうち
に電源スイッチ１４がＯＦＦされると、電源Ｖcc１の供
給が停止されるために、メモリ内容が破壊される。例え
ばＣＰＵ２０がＲＡＭ４０の番地Ａにアクセスし、その
記憶内容を書き換えた後に、更に番地Ｂにアクセスして
番地Ｂの記憶エリアに「番地Ａの記憶エリアの内容を書
き換えたこと」を示すデータを格納する場合、番地Ｂに
そのデータを格納する前に電源スイッチ１４がＯＦＦさ
れると、番地Ｂには以前のデータが格納されたままの状
態となり、結局ＲＡＭ４０の記憶内容に論理的矛盾に生
じたままとなる。
ログラムを実行中にその一動作の実行を終了しないうち
に電源スイッチ１４がＯＦＦされると、電源Ｖcc１の供
給が停止されるために、メモリ内容が破壊される。例え
ばＣＰＵ２０がＲＡＭ４０の番地Ａにアクセスし、その
記憶内容を書き換えた後に、更に番地Ｂにアクセスして
番地Ｂの記憶エリアに「番地Ａの記憶エリアの内容を書
き換えたこと」を示すデータを格納する場合、番地Ｂに
そのデータを格納する前に電源スイッチ１４がＯＦＦさ
れると、番地Ｂには以前のデータが格納されたままの状
態となり、結局ＲＡＭ４０の記憶内容に論理的矛盾に生
じたままとなる。
次に第２図に本発明に係る携帯用処理装置の電源部１０
の具体的構成を示す。同図において、NiCd電池（以下、
単にバッテリと称す）１２の電源電圧はトランジスタＱ
１，Ｑ２を介してそれぞれ電源Ｖcc１，Ｖcc０として回
路各部に供給されるように接続されている。トランジス
タＱ１，Ｑ２の各ベースはそれぞれ抵抗Ｒ２，Ｒ４を介
してトランジスタＱ４のコレクタに接続されており、ト
ランジスタＱ４のＯＮ，ＯＦＦによりトランジスタＱ
１，Ｑ２のＯＮ，ＯＦＦ状態の切換えが制御され、結
局、電源Ｖcc１，Ｖcc０の各回路部への供給が制御され
る。このようにトランジスタＱ１，Ｑ２，Ｑ４，抵抗Ｒ
１〜Ｒ４，Ｒ８，Ｒ９によりスイッチング回路が構成さ
れている。
の具体的構成を示す。同図において、NiCd電池（以下、
単にバッテリと称す）１２の電源電圧はトランジスタＱ
１，Ｑ２を介してそれぞれ電源Ｖcc１，Ｖcc０として回
路各部に供給されるように接続されている。トランジス
タＱ１，Ｑ２の各ベースはそれぞれ抵抗Ｒ２，Ｒ４を介
してトランジスタＱ４のコレクタに接続されており、ト
ランジスタＱ４のＯＮ，ＯＦＦによりトランジスタＱ
１，Ｑ２のＯＮ，ＯＦＦ状態の切換えが制御され、結
局、電源Ｖcc１，Ｖcc０の各回路部への供給が制御され
る。このようにトランジスタＱ１，Ｑ２，Ｑ４，抵抗Ｒ
１〜Ｒ４，Ｒ８，Ｒ９によりスイッチング回路が構成さ
れている。
電源Ｖcc０はバッテリ１２よりトランジスタＱ３、抵抗
Ｒ５及びツェナーダイオードＤ１′により構成される電
圧レギュレータを介して常時、供給されており、電源Ｖ
cc０により動作する各回路部のバックアップがなされて
いる。更にリチウム電池１８が副電池としてスイッチ２
２、ダイオードＤ４を介して電源Ｖcc０電源ラインに接
続されており、電源Ｖcc０のバックアップを可能として
いる。
Ｒ５及びツェナーダイオードＤ１′により構成される電
圧レギュレータを介して常時、供給されており、電源Ｖ
cc０により動作する各回路部のバックアップがなされて
いる。更にリチウム電池１８が副電池としてスイッチ２
２、ダイオードＤ４を介して電源Ｖcc０電源ラインに接
続されており、電源Ｖcc０のバックアップを可能として
いる。
またトランジスタＱ４と並列にトランジスタＱ５が接続
されており、端子３０２より抵抗Ｒ６，Ｒ７を介して＋
５Ｖの直流電圧１０２を印加することにより外部から本
装置の電源をＯＮ，ＯＦＦできるように構成されてい
る。
されており、端子３０２より抵抗Ｒ６，Ｒ７を介して＋
５Ｖの直流電圧１０２を印加することにより外部から本
装置の電源をＯＮ，ＯＦＦできるように構成されてい
る。
トランジスタＱ４のベースにはＩＣ７，８及びダイオー
ドＤ２により構成されるフリップフロップＦＦ２の出力
１０５が抵抗Ｒ８を介して入力されるようになってい
る。フリップフロップＦＦ２の出力１０５は、ＩＣ５，
６により構成させるフリップフロップＦＦ１の出１１２
と、抵抗Ｒ１２〜Ｒ１４、コンデンサＣ１及びＩＣ１〜
ＩＣ４により作成されるタイミング信号１０４により決
定される。入力信号１１０がＩＣ８の出力端からダイオ
ードＤ２を介してＩＣ７の入力端に供給されるようにな
っている。また、電源Ｖcc１と地気の間に抵抗Ｒ１０を
介して接続されているフェールセーフスイッチ２４の操
作信号も入力されるように構成されている。このスイッ
チ２４は、ＣＰＵ２０により実行されるプログラムで何
らかの理由によりトランジスタＱ１，Ｑ２を介して供給
される電源Ｖcc１，Ｖcc０をＯＦＦすることができなか
った場合に外部から強制的にこれらの電源をＯＦＦする
ためのものであり、フェールセーフスイッチ２４はオペ
レータが触れにくい箇所に設けるのがよい。
ドＤ２により構成されるフリップフロップＦＦ２の出力
１０５が抵抗Ｒ８を介して入力されるようになってい
る。フリップフロップＦＦ２の出力１０５は、ＩＣ５，
６により構成させるフリップフロップＦＦ１の出１１２
と、抵抗Ｒ１２〜Ｒ１４、コンデンサＣ１及びＩＣ１〜
ＩＣ４により作成されるタイミング信号１０４により決
定される。入力信号１１０がＩＣ８の出力端からダイオ
ードＤ２を介してＩＣ７の入力端に供給されるようにな
っている。また、電源Ｖcc１と地気の間に抵抗Ｒ１０を
介して接続されているフェールセーフスイッチ２４の操
作信号も入力されるように構成されている。このスイッ
チ２４は、ＣＰＵ２０により実行されるプログラムで何
らかの理由によりトランジスタＱ１，Ｑ２を介して供給
される電源Ｖcc１，Ｖcc０をＯＦＦすることができなか
った場合に外部から強制的にこれらの電源をＯＦＦする
ためのものであり、フェールセーフスイッチ２４はオペ
レータが触れにくい箇所に設けるのがよい。
また電源スイッチ１４は電源Ｖcc０と地気の間に抵抗Ｒ
１１を介して接続され、電源スイッチ１４と抵抗Ｒ１１
との接続点は抵抗Ｒ１３を介してＩＣ１の入力端に接続
されている。
１１を介して接続され、電源スイッチ１４と抵抗Ｒ１１
との接続点は抵抗Ｒ１３を介してＩＣ１の入力端に接続
されている。
フリップフロップＦＦ１を構成するＩＣ６には電源ＯＮ
時に端子３０１より抵抗Ｒ３０，Ｒ３２を介してリセッ
ト信号が入力されるようになっており、このリセット信
号はＩＣ９，ＩＣ１０を介して各回路部に出力されるよ
うい構成されている。
時に端子３０１より抵抗Ｒ３０，Ｒ３２を介してリセッ
ト信号が入力されるようになっており、このリセット信
号はＩＣ９，ＩＣ１０を介して各回路部に出力されるよ
うい構成されている。
またＩＣ１２は電源Ｖcc１、延いてはバッテリ１２の電
源電圧の状態を監視する電圧監視回路であり、電圧監視
回路ＩＣ１２は２つの電圧検出回路Ａ，Ｂからなってい
る。そして電圧検出回路Ａ，Ｂは端子ＩＮ，ＨＹのレベ
ル設定によりその検出レベルにヒステリシス特性をもた
せることができる。本実施例では電圧検出回路Ｂにはヒ
ステリシスを与えず、電圧検出回路Ａのヒステリシス特
性のスレッショールドレベルをＶth１（電圧上昇時の閾
値），Ｖth２（電圧下降時の閾値）とし、電圧検出回路
ＢのスレッショールドレベルをＶth３とすると、抵抗Ｒ
１８〜Ｒ２２によってＶth３＞Ｖth１＞Ｖth２の関係に
設定されている。したがって、バッテリ１２の電源電圧
が低下してゆくと、まず回路ＩＣ１２の出力Ｂがハイレ
ベルからローレベルに変化、更にバッテリ１２の電圧が
低下すると出力Ａがハイレベルからローレベルに変化す
るように構成されている。
源電圧の状態を監視する電圧監視回路であり、電圧監視
回路ＩＣ１２は２つの電圧検出回路Ａ，Ｂからなってい
る。そして電圧検出回路Ａ，Ｂは端子ＩＮ，ＨＹのレベ
ル設定によりその検出レベルにヒステリシス特性をもた
せることができる。本実施例では電圧検出回路Ｂにはヒ
ステリシスを与えず、電圧検出回路Ａのヒステリシス特
性のスレッショールドレベルをＶth１（電圧上昇時の閾
値），Ｖth２（電圧下降時の閾値）とし、電圧検出回路
ＢのスレッショールドレベルをＶth３とすると、抵抗Ｒ
１８〜Ｒ２２によってＶth３＞Ｖth１＞Ｖth２の関係に
設定されている。したがって、バッテリ１２の電源電圧
が低下してゆくと、まず回路ＩＣ１２の出力Ｂがハイレ
ベルからローレベルに変化、更にバッテリ１２の電圧が
低下すると出力Ａがハイレベルからローレベルに変化す
るように構成されている。
ＩＣ１４はＣＰＵ２０からの検出命令を選択するセレク
タであり、ＣＰＵ２０が電源スイッチ１４や電源１２の
状態を読み取る検出命令を復号して所定の動作を行なう
回路である。ＩＣ１３は電源スイッチ１４のＯＮ，ＯＦ
Ｆ状態を示すデータＤ１、及びバッテリ１２の電源電圧
が低下したことを示すデータＤ０をＣＰＵ２０に送出す
る回路である。
タであり、ＣＰＵ２０が電源スイッチ１４や電源１２の
状態を読み取る検出命令を復号して所定の動作を行なう
回路である。ＩＣ１３は電源スイッチ１４のＯＮ，ＯＦ
Ｆ状態を示すデータＤ１、及びバッテリ１２の電源電圧
が低下したことを示すデータＤ０をＣＰＵ２０に送出す
る回路である。
なお、ＩＣ１〜１１はその電源として電源Ｖcc０を用い
ることにより常時、動作するように構成されている。ま
た、電源Ｖcc０はバックアップ時には３Ｖ程度となるよ
うにトランジスタＱ３、抵抗Ｒ５、ダイオードＤ１から
なる電圧レギュレータにより設定され、このためにＩＣ
１〜１１は低電圧動作が可能なCMOSタイプのＩＣを使用
するものとする。
ることにより常時、動作するように構成されている。ま
た、電源Ｖcc０はバックアップ時には３Ｖ程度となるよ
うにトランジスタＱ３、抵抗Ｒ５、ダイオードＤ１から
なる電圧レギュレータにより設定され、このためにＩＣ
１〜１１は低電圧動作が可能なCMOSタイプのＩＣを使用
するものとする。
上記構成からなる携帯用処理装置の動作を第３図のタイ
ムチャート及び第４図のフローチャートを参照しながら
説明する。まず初期状態においては処理装置全体が非動
作状態、すなわち電源Ｖcc１，Ｖcc０が供給されず、電
源スイッチ１４はＯＦＦ状態にあるものとする。この状
態において電源スイッチ１４が時刻Ｔ１でＯＮにされる
と、ＩＣ１の入力１０６はハイレベル（以下、「Ｈ」と
記す）となり、ＩＣ２の入力１０７はローレベル（以
下、「Ｌ」と記す）の状態からＣ１，Ｒ１２により定ま
る時定数で徐徐に上昇してゆく（第３図(h)〜(d)）。
ムチャート及び第４図のフローチャートを参照しながら
説明する。まず初期状態においては処理装置全体が非動
作状態、すなわち電源Ｖcc１，Ｖcc０が供給されず、電
源スイッチ１４はＯＦＦ状態にあるものとする。この状
態において電源スイッチ１４が時刻Ｔ１でＯＮにされる
と、ＩＣ１の入力１０６はハイレベル（以下、「Ｈ」と
記す）となり、ＩＣ２の入力１０７はローレベル（以
下、「Ｌ」と記す）の状態からＣ１，Ｒ１２により定ま
る時定数で徐徐に上昇してゆく（第３図(h)〜(d)）。
ＩＣ４の出１０４はＩＣ１，ＩＣ２の出力から直ちに
「Ｌ」となり、フリップフロップＦＦ２の出力であるＩ
Ｃ８の出力１０５も「Ｈ」となる（第３図(g)，(h)）。
この結果、トランジスタＱ４はＯＮ状態となり、トラン
ジスタＱ４のコレクタ電圧１１１は時刻Ｔ２で地気電位
となり、それに伴い、トランジスタＱ１，Ｑ２がＯＮ状
態となって電源Ｖcc１，Ｖcc０がバッテリ１２の電源電
圧、換言すれば各々、トランジスタＱ１，Ｑ２の飽和時
におけるコレクタ・エミッタ間電圧ＶCESAT となる（第
３図(j)）。
「Ｌ」となり、フリップフロップＦＦ２の出力であるＩ
Ｃ８の出力１０５も「Ｈ」となる（第３図(g)，(h)）。
この結果、トランジスタＱ４はＯＮ状態となり、トラン
ジスタＱ４のコレクタ電圧１１１は時刻Ｔ２で地気電位
となり、それに伴い、トランジスタＱ１，Ｑ２がＯＮ状
態となって電源Ｖcc１，Ｖcc０がバッテリ１２の電源電
圧、換言すれば各々、トランジスタＱ１，Ｑ２の飽和時
におけるコレクタ・エミッタ間電圧ＶCESAT となる（第
３図(j)）。
これを例えば＋５Ｖとすると、電源Ｖcc１，Ｖcc０は＋
５Ｖとなる。この電源Ｖcc１，Vcc0の立上りが時刻Ｔ２
から時間ｔ２経過後の時刻Ｔ３で起こる（第３図(k)，
(l)）。この時点では未だＩＣ２の入力１０７は飽和し
ておらず、時刻Ｔ３から時刻ｔ３経過後の時刻Ｔ４でＩ
Ｃ２のスレッショールドレベルに達し、ＩＣ２の出力は
「Ｌ」になる。この時刻Ｔ４でＩＣ８の入力１０４は
「Ｌ」から「Ｈ」に変化するが、IC７，ＩＣ８で構成さ
れるフリップフロップFF２により入力１０４が「Ｈ」に
なっても出力１０５の「Ｈ」の状態は保持される。した
がって、この時点で電源スイッチ１４をＯＦＦにしても
ＩＣ８の出力１０５は変化しない。
５Ｖとなる。この電源Ｖcc１，Vcc0の立上りが時刻Ｔ２
から時間ｔ２経過後の時刻Ｔ３で起こる（第３図(k)，
(l)）。この時点では未だＩＣ２の入力１０７は飽和し
ておらず、時刻Ｔ３から時刻ｔ３経過後の時刻Ｔ４でＩ
Ｃ２のスレッショールドレベルに達し、ＩＣ２の出力は
「Ｌ」になる。この時刻Ｔ４でＩＣ８の入力１０４は
「Ｌ」から「Ｈ」に変化するが、IC７，ＩＣ８で構成さ
れるフリップフロップFF２により入力１０４が「Ｈ」に
なっても出力１０５の「Ｈ」の状態は保持される。した
がって、この時点で電源スイッチ１４をＯＦＦにしても
ＩＣ８の出力１０５は変化しない。
このように本実施例では電源スイッチ１４は単に本装置
に電源を投入する機能しか有していない。
に電源を投入する機能しか有していない。
次にトランジスタＱ１，Ｑ２を介して各回路部に供給さ
れる電源Ｖcc１，Ｖcc０をＯＦＦする機能はＣＰＵ２０
により実行されるプログラムにより実現される。
れる電源Ｖcc１，Ｖcc０をＯＦＦする機能はＣＰＵ２０
により実行されるプログラムにより実現される。
すなわち第４図に示すように、ステップ４００でイニシ
ャル処理がなされた後、ステップ４０２で業務プログラ
ム等が実行される。その一動作の区切りである１ジョブ
または１タスクが終了すると、ステップ４０４に移行す
る。
ャル処理がなされた後、ステップ４０２で業務プログラ
ム等が実行される。その一動作の区切りである１ジョブ
または１タスクが終了すると、ステップ４０４に移行す
る。
ステップ４０４では電源スイッチ１４がＯＮのままであ
るか否かが判定され、ＯＮのままであればステップ４０
２にもどり、業務プログラムの実行を続行する。ステッ
プ４０４で電源スイッチ１４がＯＦＦになっていると判
定されると、電源をＯＦＦするための命令である電源オ
フ・コマンドを電源部１６のセレクタ（ＩＣ１４）に送
出してこのプログラムの実行を終了する。
るか否かが判定され、ＯＮのままであればステップ４０
２にもどり、業務プログラムの実行を続行する。ステッ
プ４０４で電源スイッチ１４がＯＦＦになっていると判
定されると、電源をＯＦＦするための命令である電源オ
フ・コマンドを電源部１６のセレクタ（ＩＣ１４）に送
出してこのプログラムの実行を終了する。
第２図に示す回路図において、ＩＣ１４にはＣＰＵ２０
より読出信号（Ｒ／）、アドレス信号（Ａ０，Ａ
１）、セレクト信号（ＳＬ）が、またクロク発生器５０
からシステムクロック(E)がそれぞれ入力される。前述
の処理４０４によって信号Ｒ／が付勢され、アドレス
Ａ０，Ａ１によってＩＣ１４がアドレス指定されると、
それらをデコードした出力１１５によりＩＣ１３の各イ
ンバータは能動状態となり、電源スイッチ１４のＯＮ，
ＯＦＦ状態を示すデータＤ１と、電圧監視回路（ＩＣ１
２）の出力１１６、すなわちバッテリ１２の電圧の監視
状態を示すデータＤ０がＣＰＵ２０に送出される。
より読出信号（Ｒ／）、アドレス信号（Ａ０，Ａ
１）、セレクト信号（ＳＬ）が、またクロク発生器５０
からシステムクロック(E)がそれぞれ入力される。前述
の処理４０４によって信号Ｒ／が付勢され、アドレス
Ａ０，Ａ１によってＩＣ１４がアドレス指定されると、
それらをデコードした出力１１５によりＩＣ１３の各イ
ンバータは能動状態となり、電源スイッチ１４のＯＮ，
ＯＦＦ状態を示すデータＤ１と、電圧監視回路（ＩＣ１
２）の出力１１６、すなわちバッテリ１２の電圧の監視
状態を示すデータＤ０がＣＰＵ２０に送出される。
ＣＰＵ２０がプログラムの一動作である１ジョブまたは
１タスク終了後に、これらのデータＤ０，Ｄ１から電源
スイッチ１４がＯＦＦ状態にあると判定した場合には、
ＩＣ１４に対し電源オフコマンドを出力する。電源オフ
コマンドはアドレス信号Ａ０，Ａ１とセレクト信号ＳＬ
により特定される。これによってＩＣ１４からはパワー
オフコマンドのデコード出力１１４がフリップフロップ
ＦＦ１のＩＣ５に出力される。
１タスク終了後に、これらのデータＤ０，Ｄ１から電源
スイッチ１４がＯＦＦ状態にあると判定した場合には、
ＩＣ１４に対し電源オフコマンドを出力する。電源オフ
コマンドはアドレス信号Ａ０，Ａ１とセレクト信号ＳＬ
により特定される。これによってＩＣ１４からはパワー
オフコマンドのデコード出力１１４がフリップフロップ
ＦＦ１のＩＣ５に出力される。
ここで出力１１４は「Ｌ」で能動状態となる。ＩＣ５，
ＩＣ６で構成されるフリップフロップＦＦ１（初期状態
ではリセット信号１１３によりＩＣ６の出力１１２は
「Ｈ」になっている。）のうちＩＣ５の入力１１４が
「Ｌ」になると、出力１１２は以後「Ｌ」となり、ＩＣ
７の出力１１７は「Ｈ」となる。この時、ＩＣ４の出力
１０４も既に「Ｈ」の状態にあるのでＩＣ８の出力１０
５は「Ｈ」から「Ｌ」に変化し、この結果トランジスタ
Ｑ４，Ｑ１，Ｑ２がカットオフ状態となりトランジスタ
Ｑ１，Ｑ２を介して供給される電源Ｖcc１，Ｖcc０の供
給が停止される。
ＩＣ６で構成されるフリップフロップＦＦ１（初期状態
ではリセット信号１１３によりＩＣ６の出力１１２は
「Ｈ」になっている。）のうちＩＣ５の入力１１４が
「Ｌ」になると、出力１１２は以後「Ｌ」となり、ＩＣ
７の出力１１７は「Ｈ」となる。この時、ＩＣ４の出力
１０４も既に「Ｈ」の状態にあるのでＩＣ８の出力１０
５は「Ｈ」から「Ｌ」に変化し、この結果トランジスタ
Ｑ４，Ｑ１，Ｑ２がカットオフ状態となりトランジスタ
Ｑ１，Ｑ２を介して供給される電源Ｖcc１，Ｖcc０の供
給が停止される。
このようにして電源のＯＦＦ動作がＣＰＵ２０のプログ
ラムの実行により実現される。
ラムの実行により実現される。
また本装置では前述したように電源スイッチ１４の状態
に無関係に電源供給を停止することが可能であるため、
例えば第５図に示すようにステップ５０８を導入すれ
ば、前述の電圧監視状態がバッテリ低下を示したとき、
それ以上の処理続行はファイルメモリ内容の破壊につな
がる可能性があるとして、そこで電源オフコマンドを実
行するように構成して電源をＯＦＦさせることができ
る。
に無関係に電源供給を停止することが可能であるため、
例えば第５図に示すようにステップ５０８を導入すれ
ば、前述の電圧監視状態がバッテリ低下を示したとき、
それ以上の処理続行はファイルメモリ内容の破壊につな
がる可能性があるとして、そこで電源オフコマンドを実
行するように構成して電源をＯＦＦさせることができ
る。
一方、ＣＰＵ２０より電源オフコマンドを送出して電源
Ｖcc１，Ｖcc０をＯＦＦするのでは遅いような急激な電
圧低下（バッテリ除去などの誤操作等による）に対して
は、電圧監視回路（ＩＣ１２）の出力端OUTAの状態をＩ
Ｃ１１を介してＩＣ９に出力させる信号により、各回路
部に対しＩＣ９，１０を介してリセット信号が出力され
る。これによって回路全体をリセットし、ＲＡＭ４０に
ついてはバックアップ状態を維持することにより、バッ
テリの電圧低下によるＲＡＭ４０のメモリ破壊を防止す
ることができる。なお前述の回路ＩＣ１４におけるヒス
テリシスは、電源Ｖcc１の瞬断についてこのような動作
が行なわれるのを防止するために設定されている。
Ｖcc１，Ｖcc０をＯＦＦするのでは遅いような急激な電
圧低下（バッテリ除去などの誤操作等による）に対して
は、電圧監視回路（ＩＣ１２）の出力端OUTAの状態をＩ
Ｃ１１を介してＩＣ９に出力させる信号により、各回路
部に対しＩＣ９，１０を介してリセット信号が出力され
る。これによって回路全体をリセットし、ＲＡＭ４０に
ついてはバックアップ状態を維持することにより、バッ
テリの電圧低下によるＲＡＭ４０のメモリ破壊を防止す
ることができる。なお前述の回路ＩＣ１４におけるヒス
テリシスは、電源Ｖcc１の瞬断についてこのような動作
が行なわれるのを防止するために設定されている。
なお、ここで説明した実施例は本発明を説明するための
ものであって、本発明は必ずしもこれに限定されるもの
ではなく、本発明の精神を逸脱することなく当業者が可
能な変形および修正は本発明の範囲に含まれる。
ものであって、本発明は必ずしもこれに限定されるもの
ではなく、本発明の精神を逸脱することなく当業者が可
能な変形および修正は本発明の範囲に含まれる。
前述の実施例では、たとえばＶcc０は、主としてバッテ
リ１２から、また補助的にバッテリ１８から供給されて
ＲＡＭ４０などのバックアップ給電を行ない、Ｖcc１は
同じバッテリ１２から得ている。しかし必ずしもこのよ
うに構成する必要はなく、Ｖcc１はＶcc０と異なる電
源、たとえばバッテリ１２とは別個の電池または商用電
源から供給されるように構成してもよい。要はＣＰＵ２
０などの処理ユニットへの給電が操作者の操作などによ
り断たれる可能性のあるシステムに本発明は有利に適用
される。
リ１２から、また補助的にバッテリ１８から供給されて
ＲＡＭ４０などのバックアップ給電を行ない、Ｖcc１は
同じバッテリ１２から得ている。しかし必ずしもこのよ
うに構成する必要はなく、Ｖcc１はＶcc０と異なる電
源、たとえばバッテリ１２とは別個の電池または商用電
源から供給されるように構成してもよい。要はＣＰＵ２
０などの処理ユニットへの給電が操作者の操作などによ
り断たれる可能性のあるシステムに本発明は有利に適用
される。
効果 以上に説明したように本発明では、電源スイッチに対し
ては処理装置各部に供給する電源をＯＮする機能を与
え、電源をＯＦＦする機能はＣＰＵにより実行されるプ
ログラムにより実現し、しかも電源のＯＦＦ動作はプロ
グラムの１単位の動作の終了後に電源スイッチがＯＦＦ
状態にある場合あるいはバッテリ電圧が低下した場合に
行うように構成したので、電源スイッチをＯＦＦするこ
とに起因するメモリ内容の破壊を防止することができ
る。
ては処理装置各部に供給する電源をＯＮする機能を与
え、電源をＯＦＦする機能はＣＰＵにより実行されるプ
ログラムにより実現し、しかも電源のＯＦＦ動作はプロ
グラムの１単位の動作の終了後に電源スイッチがＯＦＦ
状態にある場合あるいはバッテリ電圧が低下した場合に
行うように構成したので、電源スイッチをＯＦＦするこ
とに起因するメモリ内容の破壊を防止することができ
る。
第１図は本発明に係るメモリバックアップ給電される処
理装置の一実施例の全体構成を示すブロック図、 第２図は第１図に示す実施例の携帯用処理装置の電源部
の具体的構成例を示す回路図、 第３図は、第２図に示した電源部の各回路部の動作を示
すタイムチャート、 第４図は、第１図に示すＣＰＵにより実行され電源スイ
ッチをＯＦＦさせるための動作フローの例を示すフロー
チャート、 第５図は第４図に示したのと同様の動作フローの他の例
を示すフローチャート、 第６図は従来の携帯用処理装置の電源部の構成例を示す
回路図である。 主要部分の符号の説明 １０……電源部 １２……バッテリ １４……電源スイッチ １６……電源制御部 ２０……ＣＰＵ ３０……ＲＯＭ ４０……ＲＡＭ
理装置の一実施例の全体構成を示すブロック図、 第２図は第１図に示す実施例の携帯用処理装置の電源部
の具体的構成例を示す回路図、 第３図は、第２図に示した電源部の各回路部の動作を示
すタイムチャート、 第４図は、第１図に示すＣＰＵにより実行され電源スイ
ッチをＯＦＦさせるための動作フローの例を示すフロー
チャート、 第５図は第４図に示したのと同様の動作フローの他の例
を示すフローチャート、 第６図は従来の携帯用処理装置の電源部の構成例を示す
回路図である。 主要部分の符号の説明 １０……電源部 １２……バッテリ １４……電源スイッチ １６……電源制御部 ２０……ＣＰＵ ３０……ＲＯＭ ４０……ＲＡＭ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7165−5Ｂ Ｇ０６Ｆ 1/00 ３５０ Ｂ
Claims (1)
- 【請求項１】バックアップ給電されデータを蓄積するメ
モリ手段と、該メモリ手段に蓄積されているデータを処
理する処理手段とを有するメモリバックアップ給電され
る処理装置において、該処理装置は、 電源スイッチと、電源スイッチの状態を検出する電源ス
イッチ状態検出手段と、電源のノーマルな電圧低下を検
出する第１の電圧低下検出手段と、電源の急激な電圧低
下を検出する第２の電圧低下検出手段と、前記電源スイ
ッチ検出手段，前記第１および第２の電圧低下検出手段
からの検出結果に応じた制御を行なう制御手段とを備
え、 前記制御手段は、前記電源スイッチの閉成に応動して前
記処理手段に電源を供給する一方で、前記電源スイッチ
状態検出手段によって前記電源スイッチの開放が検出さ
れているか、前記第１の電圧低下検出手段によって電源
のノーマルな電圧低下が検出されているときには、処理
手段が実行中の１単位の処理を終了した時点において、
前記処理手段への電源の供給を停止し、 また、前記制御手段は、前記第２の電圧低下検出手段に
よって電源の急激な電圧低下が検出されたときには、前
記処理手段に対して強制的なリセット信号を与えること
を特徴とする処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60003296A JPH0638219B2 (ja) | 1985-01-14 | 1985-01-14 | メモリバツクアツプ給電される処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60003296A JPH0638219B2 (ja) | 1985-01-14 | 1985-01-14 | メモリバツクアツプ給電される処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61163423A JPS61163423A (ja) | 1986-07-24 |
| JPH0638219B2 true JPH0638219B2 (ja) | 1994-05-18 |
Family
ID=11553412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60003296A Expired - Fee Related JPH0638219B2 (ja) | 1985-01-14 | 1985-01-14 | メモリバツクアツプ給電される処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638219B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2517563B2 (ja) * | 1986-10-09 | 1996-07-24 | キヤノン株式会社 | デ−タ処理装置 |
| JPH0610422Y2 (ja) * | 1987-08-24 | 1994-03-16 | 沖電気工業株式会社 | 携帯型電子機器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5370627A (en) * | 1976-12-06 | 1978-06-23 | Omron Tateisi Electronics Co | Power supply holding unit |
| JPS5794821A (en) * | 1980-12-03 | 1982-06-12 | Sony Corp | Information processor |
| JPS58137020A (ja) * | 1982-02-05 | 1983-08-15 | Sharp Corp | 電池駆動される電子機器 |
| JPS5933521A (ja) * | 1982-08-18 | 1984-02-23 | Nec Corp | 電源制御回路 |
-
1985
- 1985-01-14 JP JP60003296A patent/JPH0638219B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61163423A (ja) | 1986-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100444537B1 (ko) | 데이타처리장치 | |
| US5903765A (en) | Power management system for a computer | |
| US4907150A (en) | Apparatus and method for suspending and resuming software applications on a computer | |
| JPH05189075A (ja) | Ｏｓ／２オペレーティングシステムのためのリジューム処理方法 | |
| KR960015228A (ko) | 네트워크 하이버네이션 시스템 | |
| KR100278355B1 (ko) | 컴퓨터 시스템 및 이 컴퓨터 시스템의 제어 방법 | |
| JPH04362717A (ja) | システム再起動装置 | |
| JPS62169218A (ja) | 情報処理システムのアプリケ−シヨン中断再開装置 | |
| JPH10177563A (ja) | フラッシュメモリ内蔵マイクロコンピュータ | |
| JPH0630541B2 (ja) | 動作停止及び復帰回路装置 | |
| KR950001418B1 (ko) | 세트업 기능 및 폽업 기능을 구비한 휴대용 컴퓨터의 폽업 제어 시스템 | |
| US7100030B1 (en) | System for identifying, based on setup use history, and displaying a setup of a system to indicate enabled and disabled setting items to a user | |
| JP2568261B2 (ja) | カートリッジ接続回路 | |
| JPS61288217A (ja) | システムウエイクアツプ方式 | |
| JPH0638219B2 (ja) | メモリバツクアツプ給電される処理装置 | |
| JP3416961B2 (ja) | 利用環境の変更を容易にした情報処理装置 | |
| KR19980054349A (ko) | 옵션 자동 설정 회로 | |
| JPH0736574A (ja) | 電子機器の初期化装置及び方法 | |
| JPS5854418A (ja) | 割込み処理方式 | |
| JP3102336B2 (ja) | 不正データ書き込み防止回路 | |
| JP2856868B2 (ja) | マイクロコンピュータの電源バックアップ回路 | |
| JP3066063U (ja) | 回復能力を有するフラッシュメモリ | |
| KR920006077B1 (ko) | 개인용 컴퓨터의 resume 기능제어 방법 | |
| JPH02139614A (ja) | Ａｃ駆動型パーソナルコンピュータ | |
| JP2839631B2 (ja) | パーソナルコンピュータシステムおよびその構成変更方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |