JP3066063U - 回復能力を有するフラッシュメモリ - Google Patents

Abstract

(57)【要約】 【目的】 記憶されたバックアップ用ＢＩＯＳを有する
フラッシュメモリを提供すること 【構成】 フラッシュメモリは、ＢＩＯＳを記憶するフ
ラッシュメモリ領域と、バックアップ用ＢＩＯＳを記憶
する固定メモリ領域と、切換器とを含む。フラッシュメ
モリ領域に記憶されているＢＩＯＳは更新可能である
が、固定メモリ領域に記憶されているバックアップ用Ｂ
ＩＯＳは更新不能である。切換器は、フラッシュメモリ
領域に記憶されたＢＩＯＳのよる作動に失敗したとき、
固定メモリ領域に記憶されているバックアップ用ＢＩＳ
Ｏを選択する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、フラッシュメモリに関し、特に回復能力を有するフラッシュメモリ に関する。フラッシュメモリは、フラッシュメモリに記憶されたベーシック入出 力システムが異常状態にあるとき、読み出すべきバックアップ用ベーシック入出 力システムを自動的に選択する。

【０００２】

【従来の技術】

ベーシック入出力システム（以下、単に「ＢＩＯＳ」という。）は、コンピュ ータにとって重要なものである。コンピュータがターンオンされると、ＢＩＯＳ はコンピュータを正常な作動状態におくべくコンピュータの各部を初期設定する 。加えて、ＢＩＯＳは、ベーシック入出力機能を提供する。

【０００３】 ＢＩＯＳは、コンピュータのマザーボード上のフラッシュメモリに記憶されて いる。ユーザは、マザーボードの製作者により提供される更新用プログラムを使 用してＢＩＯＳを更新することができる。しかし、フラッシュメモリに記憶され たＢＩＯＳは、ユーザの不完全な操作又は不正確な更新内容のために破壊される ことがある。また、フラッシュメモリがコンピュータビールスに汚染されている と、そのフラッシュメモリに記憶されたＢＩＯＳはダメージを受ける。そのよう な状態にあるコンピュータは、

【０００４】

【解決しようとする課題】

本考案の目的は、バックアップ用ＢＩＯＳを記憶したフラッシュメモリを提供 することにある。

【０００５】

【解決手段、作用、効果】

本考案の１つの面に従えば、フラッシュメモリは、ＢＩＯＳを記憶するフラッ シュメモリ領域と、バックアップ用ＢＩＯＳを記憶する固定メモリ領域と、前記 フラッシュメモリ領域に記憶されたＢＩＯＳによる作動に失敗したとき、前記固 定メモリ領域に記憶されているバックアップ用ＢＩＯＳを読み出すように選択す る切換器とを含む。

【０００６】 フラッシュメモリの読み出し時、フラッシュメモリ内の本来のＢＩＯＳが正常 に作動しないと、コンピュータが首尾よく作動するように、フラッシュメモリは バックアップ用ＢＩＯＳを読み出すように自動的に切り換えられる。

【０００７】 本考案の他の面に従えば、固定メモリ領域に記憶されたバックアップ用ＢＩＯ Ｓは、更新することを許されない。

【０００８】 本考案の、他の目的、利点及び新規な特徴は、図面に関連する以下の説明から より明らかに成ろう。

【０００９】

【考案の実施の形態】

図１を参照するに、本考案に従うフラッシュメモリは、ベーシック入出力シス テム（ＢＩＯＳ）を記憶するためのフラッシュメモリ領域１０１と、バックアッ プ用ＢＩＯＳを記憶するための固定メモリ領域１０２と、切換器１０とを含む。 フラッシュメモリ領域１０１の内容は更新可能であるが、固定メモリ領域１０２ の内容は更新不能である。すなわち、固定メモリ領域１０２は、読み出し専用で ある。切換器１０は、フラッシュメモリ領域１０１に記憶されたＢＩＯＳで実行 させることができることを確実にするためのチェックをする。フラッシュメモリ 領域１０１内のＢＩＯＳで実行させることができないとき、切換器１０は固定メ モリ領域１０内に記憶されているバックアップ用ＢＩＯＳを読み出すように、Ｂ ＩＯＳを読み出すべき領域を固定メモリ領域１０に切り換える。

【００１０】 固定メモリ領域１０内に書き込まれたパラメータとバックアップ用ＢＩＯＳと は、修正又は変更することができない。したがって、コンピュータは、フラッシ ュメモリ領域１０１内のＢＩＯＳが損傷したとき、バックアップ用ＢＩＯＳを固 定メモリ領域１０２から読み出し、そのバックアップ用ＢＩＯＳを使用すること により、うまく作動する。フラッシュメモリ領域１０１内の損傷したＢＩＯＳは 、バックアップ用ＢＩＯＳを上書きすなわち重ね書きすることができる。

【００１１】 図２に示す切換器１０は、３つのフリップフロップ１１，１２，１３と、アン ドゲート１４と、ナンドゲート１５と、デコーダ１６と、データバス１７とを含 む。以下、図２において、アルファベットＱ，ＣＥ及びＲＡＳの上に横線を引い た記号は、それぞれ、Ｑバー、ＣＥバー及びＲＡＳバーという。

【００１２】 この実施例において、３つのフリップフロップ１１，１２，１３は、セット・ リセット（ＲＳ）フリップフロップとして作用する。第１のフリップフロップ１ １は、ナンドゲート１５の入力端子及びデータバス１７に接続された反転Ｑ出力 端子（Ｑバー）と、ロジックゲートを介してデコーダ１６に接続されたリセット （Ｒ）入力端子と、インバータを介してナンドゲート１５の出力端子に接続され たセット（Ｓ）入力端子とを有する。第２のフリップフロップ１２は、ナンドゲ ート１５の入力端子に接続された反転Ｑ出力端子（Ｑバー）と、ロジックゲート を介してデコーダ１６とデータラインＤ0に接続されたセット（Ｓ）入力端子と を有する。第３のフリップフロップ１３は、アンドゲート１４の出力端子に接続 されたセット（Ｓ）入力端子を有する。第３のフリップフロップ１３の出力端子 は、アンドゲート１４の入力端子に期間されている。また、アンドゲート１４の 出力端子は、ナンドゲート１５の入力端子に接続されている。デコーダ１６は、 全てのＢＩＯＳ機能を実行させることができることを検出する。

【００１３】 切換器１０の動作を以下に詳細に説明する。

【００１４】 コンピュータの電源が投入されると、フリップフロップ１１，１２，１３は、 全て真理値”０”の状態におかれる。データバス１７は、第１のフリップフロッ プ１１により制御される。フリップフロップ１１が真理値”０”であると、フラ ッシュメモリ１０１からのデータｆＤ0〜ｆＤ7が読み出されてデータＤ0〜Ｄ7と して選択される。フリップフロップ１１が真理値”１”に変化していると、固定 メモリ領域１０２からのデータｍＤ0〜ｍＤ7がデータＤ0〜Ｄ7として選択される 。したがって、電源オンのシーケンスの開始時、フリップフロップ１１が真理値 ”０”の状態にあると、データバス１７はフラッシュメモリ領域１０１に記憶さ れているＢＩＯＳを読み出すように選択する。ＢＩＯＳが正常であると、コンピ ュータは動作を実行する。コンピュータがある程度の段階に動作した後、信号群 がデータラインＤ0を介してフリップフロップ１２に転送されて、フリップフロ ップ１２が真理値”１”の状態に変化する。その結果、ナンドゲート１５の出力 信号は真理値”１”であり、フリップフロップ１１は真理値”０”のままである 。したがって、コンピュータはフラッシュメモリ領域１０１からのデータを読み 出し続ける。

【００１５】 外部からのローアドレス選択信号（反転ＲＡＳ＝ＲＡＳバー）やアクセスサイ クルを開始させるチップイネーブル信号（反転ＣＥ＝Ｃバー）のようなオペレー ショナルコマンドは、アンドゲート１４に入力される。アンドゲート１４の出力 信号は、２つのインバータと遅延ライン１８とを介してナンドゲート１５に供給 される。この実施例においては、遅延時間は１秒にセットされている。アンドゲ ート１４からの信号が遅延されるので、フリップフロップ１２が真理値”１”の 状態に変化していないと、それはフラッシュメモリ領域１０１内のＢＩＯＳが正 しく実行されなかったことを意味する。したがって、データバス１７は、固定メ モリ領域１０２に記憶されているバックアップ用ＢＩＯＳを選択し、そのバック アップ用ＢＩＯＳが読み出される。フリップフロップ１１及び１２の状態は、フ ラッシュメモリ領域１０１と固定メモリ領域１０２との間の切換を正確に制御す るように、プログラムを通して制御することができる。

【００１６】 説明した好ましい実施例は種々変更することができる。本考案は、その趣旨逸 脱しない限り、請求の範囲に記載された範囲内で種々変更することができる。

【図面の簡単な説明】

【図１】本考案に従うフラッシュメモリの機能的なブロ
ック図

【図２】本考案に従うフラッシュメモリの切換器の回路
図

【符号の説明】

１０ 切換器 １１，１２，１３ フリップフロップ １４ アンドゲート １５ ナンドゲート １８ 遅延ライン

Claims (3)

【実用新案登録請求の範囲】
1. 【請求項１】 ベーシック入出力システムを更新更新可
   能に又は重ね書き可能に記憶するフラッシュメモリ領域
   と、 バックアップ用ベーシック入出力システムを更新不能に
   記憶する固定メモリ領域と、 前記フラッシュメモリ領域に記憶されたベーシック入出
   力システムが故障しているとき、前記固定メモリ領域に
   記憶されているバックアップ用ベーシック入出力システ
   ムを読み出すように、フラッシュメモリの読み出し動作
   を切り換える切換器とを含む、フラッシュメモリ。
2. 【請求項２】 前記切換器は、第１，第２及び第３のフ
   リップフロップと、アンドゲートと、ナンドゲートと、
   デコーダと、データバスとを含み、 第１のフリップフロップは、実行のために読み出すべき
   ベーシック入出力システムとして、前記フラッシュメモ
   リ領域に記憶されているベーシック入出力システムまた
   は前記固定メモリ領域に記憶されているバックアップ用
   ベーシック入出力システムを選択するように前記データ
   バスを制御し、 第２のフリップフロップは、前記フラッシュメモリ領域
   に記憶されているＢＩＯＳが正常に動作しないとき、前
   記第１のフリップフロップの状態を変化させる、請求項
   １に記載のフラッシュメモリ。
3. 【請求項３】 前記第３のフリップフロップは、前記ナ
   ンドゲートの入力端子及び前記データバスに接続された
   反転出力端子と、ロジックゲートを介して前記デコーダ
   の出力端子に接続されたＲ入力端子と、インバータを介
   して前記ナンドゲートの出力端子に接続されたＳ入力端
   子とを有し、 前記第２のフリップフロップは、前記ナンドゲートの入
   力端子に接続された反転出力端子と、データライン及び
   前記デコーダに接続されたＳ入力端子とを有し、 前記第３のフリップフロップは、前記アンドゲートの出
   力端子に接続されたＳ入力端子と、前記アンドゲートの
   入力端子に接続された出力端子とを有し、 前記アンドゲートの出力端子は、遅延ラインを介して前
   記ナンドゲートの入力端子に接続されている、請求項２
   に記載のフラッシュメモリ。