JP3405239B2 - 初期値設定変更装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、初期値設定変更装
置に関し、特にコンピュータを用いた装置の初期値設定
変更装置に関する。

【０００２】

【従来の技術】従来の初期値設定変更装置における初期
値設定は、一般にハードウェア操作上に構成され、その
変更はディップスイッチによる設定変更、操作パネル上
における操作変更等の手法が採られている。例えば、初
期値設定変更装置として構成されている場合は、コンピ
ュータを用いたコンピュータ回路システムへ、ハードウ
ェア的な初期設定値を含み、リセット変更を可能とした
装置として適用される。この初期値設定変更装置におい
て、初期設定値をＣＰＵや各種回路の外部ピンからリセ
ット信号のタイミングで読み取る場合には、ハードウェ
ア的に値を設定することで行っている。

【０００３】本発明と技術的に類似する従来例として、
特開平６−１３９３７４号公報に開示される「マイクロ
コンピュータ」がある。この従来例では、書き換え可能
なレジスタに所定の値を設定することにより、内蔵する
メモリ、レジスタのアドレス配置を変更する処理部を備
え、ソフトウェアの不具合による作り込みの可能性を低
減化している。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来例において、設定値の変更が必要である場合には、シ
ステムの電源を落とし、筐体を空け、あらかじめ設定さ
れているハードウェア的な値を変更してから、再度電源
を投入するという煩雑な手順が必要である問題を伴う。

【０００５】なお、上記従来例の特開平６−１３９３７
４号公報にて開示された技術においては、書き換えの制
限が無く何回でも書き換えを可能とし、変更後のリセッ
トによって新たな設定を有効にしている。従って、本発
明が、本体を起動し初期値レジスタにハードウェアの初
期値を書き込んだ後に、リセットを発行することで、Ｃ
ＰＵのモード等の本体の状態の変更を容易に可能とする
ものと、発明の構成内容が基本的に相違している。

【０００６】本発明は、ソフトウェア的に設定値を変更
することにより、再起動を実施するだけで設定値を変更
できる初期値設定変更装置を提供することを目的とす
る。

【０００７】

【課題を解決するための手段】前記課題を解決するため
に、請求項１記載の発明は、電源ＯＦＦの状態でも初期
値データの保存が可能で、かつ初期値変更フラグを持ち
合わせた記憶装置である初期値データ格納装置と、ＣＰ
Ｕと、各種回路とを備えるコンピュータ回路システム
に、電源ＯＮ時にリセット信号を出力するパワーオンリ
セット回路と、パワーオンリセット回路から出力される
リセット信号を入力し、上位からの書き込みによって出
力データを変更できる記憶部である初期値レジスタと、
リセット信号が入力され、該リセット信号または初期値
レジスタへの書き込みによって、ハードウェアリセット
命令を出力する機能と、初期値データ変更済みフラグ
と、強制初期値変更フラグとを有するリセット制御レジ
スタと、ハードウェアリセット命令を入力してハードウ
ェアリセット信号を出力するＨＷリセット回路とを有し
て構成され、リセット制御レジスタからハードウェアリ
セット命令が出力されると、初期値データ格納装置から
読み出されて初期値レジスタに書き込まれた初期値デー
タが前記コンピュータ回路システムのＣＰＵと各種回路
のハードウェアに入力され、ソフトウェアにてレジスタ
設定を行い、コンピュータ回路システムのＣＰＵと各種
回路のハードウェアにおける初期値データの設定値変更
を行うことを特徴とする。

【０００８】請求項２記載の発明は、請求項１記載の発
明において、出力データを入力しハードウェアリセット
信号のアサート時に入力データを出力する初期値ラッチ
回路をさらに有し、保存した初期設定値にてハードウェ
アで設定する初期値を初期値レジスタ、および初期値ラ
ッチ回路を通して接続し、初期値データの設定値変更を
行うことを特徴とする。

【０００９】請求項３記載の発明は、請求項２記載の発
明において、電源投入時に初期値レジスタからの出力を
初期値ラッチ回路を通して他のコンピュータ回路に接続
し、ハードウェアリセット回路からのハードウェアリセ
ット信号を初期値レジスタには入力せず、他のコンピュ
ータ回路および初期値ラッチ回路に入力し、ソフトウェ
アにてレジスタ設定を行うことで初期値データの設定値
変更を行うことを特徴とする。

【００１０】請求項４記載の発明は、請求項２または３
記載の発明において、リセット制御レジスタの信号は、
強制初期値変更フラグと、初期値データ変更済みフラグ
と、ハードウェアリセットと、を有して構成されること
を特徴とする。

【００１１】請求項５記載の発明は、請求項２から４の
いずれか１項に記載の発明において、初期値データ格納
装置へ格納される信号は、強制初期値変更フラグと、初
期値データ格納領域と、を有して構成されることを特徴
とする。

【００１２】請求項６記載の発明は、請求項２から５の
いずれか１項に記載の発明において、リセット制御レジ
スタは、リセット信号を入力し、この入力信号または初
期値レジスタへの書き込みによってハードウェアリセッ
ト命令を出力する機能と、初期値データ変更済みフラグ
と強制初期値変更フラグとを有することを特徴とする。

【００１３】

【発明の実施の形態】次に、添付図面を参照して本発明
による初期値設定変更装置の実施の形態を詳細に説明す
る。図１から図４を参照すると、本発明による初期値設
定変更装置の実施の形態が示されている。

【００１４】図１は、本発明の実施形態である初期値設
定変更装置を用いたコンピュータ回路システムの構成を
示すブロック図である。図１において、本発明の実施形
態である初期値設定変更装置を含んで構成されたコンピ
ュータ回路システムは、ＣＰＵ１０と、各種回路１１
ａ、１１ｂと、パワーオンリセット回路１２と、リセッ
ト制御レジスタ１３と、ＨＷ（ハードウェア）リセット
回路１４と、初期値レジスタ１５と、初期値ラッチ回路
１６と、初期値データ格納装置１７と、を有して構成さ
れている。

【００１５】パワーオンリセット回路１２は、ＣＰＵ１
０と、各種回路１１ａ、１１ｂとを備えるコンピュータ
回路システムに、電源ＯＮ時にリセット信号２２を出力
する回路である。

【００１６】リセット制御レジスタ１３は、パワーオン
リセット回路１２からのリセット信号２２が入力され、
このリセット信号２２または初期値レジスタ１５への書
き込みによって、ＨＷリセット命令を出力する機能と、
初期値データ変更済みフラグと、強制初期値変更フラグ
とを有する。

【００１７】図２は、リセット制御レジスタ１３の信号
の構成例を示している。図２において、リセット制御レ
ジスタ１３の信号は、強制初期値変更フラグ１３１と、
初期値データ変更済みフラグ１３２と、ＨＷリセット１
３３と、を有して構成される。

【００１８】ＨＷリセット回路１４は、リセット制御レ
ジスタ１３からのＨＷリセット命令を入力して、ＨＷリ
セット信号２１を出力する回路である。

【００１９】初期値レジスタ１５は、パワーオンリセッ
ト回路１２から出力されるリセット信号２２を入力し、
上位からの書き込みによって出力データを変更できる記
憶部である。

【００２０】初期値ラッチ回路１６は、出力データを入
力しＨＷリセット信号２１のアサート時に入力データを
出力する。

【００２１】初期値データ格納装置１７は、電源ＯＦＦ
の状態でも初期値データの保存が可能で、かつ初期値変
更フラグを持ち合わせた記憶装置である。

【００２２】図３は、初期値データ格納装置１７へ格納
される信号の構成例を示している。図３において、初期
値データ格納装置１７へ格納される信号は、強制初期値
変更フラグ１７１と、初期値データ格納領域１７２とに
より構成される。

【００２３】次に、本発明の実施形態である初期値設定
変更装置の動作例を図４のフローチャートに基づいて説
明する。

【００２４】ステップＳ１において、ユーザによりコン
ピュータ回路システムの電源が投入されると、パワーオ
ンリセット回路１２からリセット制御レジスタ１３およ
び初期値レジスタ１５のそれぞれにリセット信号２２を
出力する。このリセット信号２２を入力した初期値レジ
スタ１５は、ハードウェアにて決められた初期データを
出力し、初期値ラッチ回路１６に入力する。これと同時
にリセット信号２２を入力したリセット制御レジスタ１
３は、ＨＷリセット回路１４に対しＨＷリセット命令を
出力する。

【００２５】ステップＳ２において、ＨＷリセット命令
が入力されたＨＷリセット回路１４は、ＨＷリセット信
号２１をＣＰＵ１０と、コンピュータ回路中の各種回路
１１ａ、１１ｂと、初期値ラッチ回路１６とに出力す
る。このＨＷリセット命令を入力した初期値ラッチ回路
１６は、初期値レジスタ１５から入力されたデータをＨ
Ｗリセットのアサート時に出力する。ＣＰＵ１０と、コ
ンピュータ回路システム中の各種回路１１ａ、１１ｂ
は、この初期値ラッチ回路１６から出力された初期値デ
ータを入力し、ＨＷリセット信号２１がディアサートさ
れた後に入力する。

【００２６】ステップＳ３において、初期値データ格納
装置１７より強制初期値変更フラグ１７１を読み込み、
また、リセット制御レジスタ１３より初期値データ変更
済みフラグ１３２を読み込み、強制初期値変更フラグ１
７１が立っていて初期値データ変更済みフラグ１３２が
立っていない場合はステップＳ４へ、また、リセット制
御レジスタ１３より強制初期値変更フラグ１３１を読み
込み、このフラグ強制初期値変更１３１が立っているな
らステップＳ４へ、上記以外ならステップＳ６へ処理を
移行する。

【００２７】なお、パワーオンリセット直後は、初期値
データ変更済みフラグ１３２および強制初期値変更フラ
グ１３１、１７１は立っていない状態である。

【００２８】次に、初期値の変更が必要であった場合の
処理について説明する。ステップＳ４において、初期値
データ格納装置１７の初期値データ格納領域よりデータ
を読み込み、初期値レジスタ１５へ書き込みを行う。こ
れと同時に、初期値レジスタ１５のデータは、初期値ラ
ッチ回路１６へ出力される。この処理の後、リセット制
御レジスタ１３の初期値データ変更済みフラグ１３２を
設定し、また強制初期値変更フラグ１３１をクリアす
る。

【００２９】ステップＳ５において、リセット制御レジ
スタ１３に対し、ＨＷリセット命令を書き込みステップ
Ｓ２の処理へ移行する。

【００３０】次に、初期値の変更が必要でない場合、ま
たは初期値データの変更が終わった後の処理について説
明する。

【００３１】ステップＳ６において、通常の処理コンピ
ュータの初期化およびコンピュータテストルーチンを実
施する。

【００３２】ステップＳ７において、初期値データの変
更が必要であるとユーザより入力された場合、ステップ
Ｓ８の処理へ移行する。これ以外は、初期値変更の処理
を終了する。

【００３３】ステップＳ８において、コンピュータ利用
者からの初期値データの入力を要求し、初期値データ格
納装置１７へ書き込む。これと同時に、初期値データが
ハードウェア初期値と同一か否かを比較し、同一である
なら初期値データ格納装置１７の強制初期値変更フラグ
１７１をクリアし、同一でないなら初期値データ格納装
置１７の強制初期値変更フラグ１７１を立てる。

【００３４】ステップＳ９において、コンピュータ利用
者に対し、即時データ変更が必要か否かを要求し、必要
でないなら初期化処理を終了する。必要であるならステ
ップＳ１０の処理へ移行する。

【００３５】ステップＳ１０において、リセット制御レ
ジスタ１３の初期値データ変更済みフラグ１３２をクリ
アし、さらに、強制初期値変更フラグ１３１を立てた後
に、ステップＳ５の処理へ移行することで、ＨＷリセッ
ト１３３を発行して初期値の変更を行う。

【００３６】本発明の実施形態によれば、ＨＷリセット
１３３のタイミングにて外部ピンから初期値を入力する
ＣＰＵ１０や、各種回路１１ａ、１１ｂの初期値設定を
初期値データ格納装置１７に保存しておき、ここに格納
された初期値データを電源投入時に、最初に初期値レジ
スタ１５から初期値ラッチ回路１６を通して接続し、Ｈ
Ｗリセット回路１４からの出力を初期値レジスタ１５に
は入力せず、他のコンピュータ回路および初期値ラッチ
回路１６に入力する。このことにより、ソフトウェアに
てレジスタ設定を行うことができるので、リブート時
（再起動）における初期値データの設定変更を可能にす
る。

【００３７】尚、上述の実施形態は本発明の好適な実施
の一例である。但し、これに限定されるものではなく、
本発明の要旨を逸脱しない範囲内において種々変形実施
が可能である。

【００３８】

【発明の効果】以上の説明より明かなように、本発明の
実施形態である初期値設定変更装置によれば、電源ＯＦ
Ｆの状態でも初期値データの保存が可能で、かつ初期値
変更フラグを持ち合わせ、ＣＰＵと、各種回路とを備え
るコンピュータ回路システムに、電源ＯＮ時にリセット
信号を出力する。この出力されるリセット信号を入力
し、上位からの書き込みによって出力データを変更可能
とし、リセット信号が入力され、該リセット信号または
初期値レジスタへの書き込みによって、ハードウェアリ
セット命令を出力し、初期値データ変更済みフラグと、
強制初期値変更フラグとを有し、ハードウェアリセット
命令を入力してハードウェアリセット信号を出力する。
本構成により、コンピュータ回路システムのＣＰＵと各
種回路のハードウェアによる初期設定値を初期値データ
格納装置に保存し、該保存した初期設定値を用いソフト
ウェアにてレジスタ設定を行うことで初期値データの設
定値変更を行う。このことにより、ハードウェアの設定
変更をディップスイッチ等のハードウェア手段を用いる
ことなく変更可能となり、設定変更ミスといった初歩的
なミスによる動作異常を防ぐことができ、さらに、シス
テム動作後にシステムを一旦停止させ、筐体を開けて設
定変更を行う必要がなく、設定変更の効率を向上させる
と共に、設定変更時におけるユーザの負担を軽減するこ
とができる。

【図面の簡単な説明】

【図１】本発明の実施形態である初期値設定変更装置の
構成を示すブロック図である。

【図２】本発明の実施形態におけるリセット制御レジス
タの記憶領域の構成例を示す図である。

【図３】本発明の実施形態における初期値データ格納装
置の記憶領域の構成例を示す図である。

【図４】本発明の実施形態である初期値設定変更装置の
動作例を示すフローチャートである。

【符号の説明】

１０ ＣＰＵ １１ａ、１１ｂ 各種回路 １２ パワーオンリセット回路 １３ リセット制御レジスタ １４ ＨＷリセット回路 １５ 初期値レジスタ １６ 初期値ラッチ回路 １７ 初期値データ格納装置 ２１ ＨＷリセット信号 ２２ リセット信号 １３１ 強制初期値変更フラグ １３２ 初期値データ変更済みフラグ １３３ ＨＷリセット １７１ 強制初期値変更フラグ １７２ 初期値データ格納領域

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 電源ＯＦＦの状態でも初期値データの保
   存が可能で、かつ初期値変更フラグを持ち合わせた記憶
   装置である初期値データ格納装置と、 ＣＰＵと、各種回路とを備えるコンピュータ回路システ
   ムに、電源ＯＮ時にリセット信号を出力するパワーオン
   リセット回路と、 前記パワーオンリセット回路から出力される前記リセッ
   ト信号を入力し、上位からの書き込みによって出力デー
   タを変更できる記憶部である初期値レジスタと、 前記リセット信号が入力され、該リセット信号または前
   記初期値レジスタへの書き込みによって、ハードウェア
   リセット命令を出力する機能と、初期値データ変更済み
   フラグと、強制初期値変更フラグとを有するリセット制
   御レジスタと、 前記ハードウェアリセット命令を入力してハードウェア
   リセット信号を出力するＨＷリセット回路とを有して構
   成され、前記リセット制御レジスタからハードウェアリセット命
   令が出力されると、前記初期値データ格納装置から読み
   出されて前記初期値レジスタに書き込まれた初期値デー
   タが前記コンピュータ回路システムのＣＰＵと前記各種
   回路のハードウェアに入力され、ソフトウェアにてレジ
   スタ設定を行い、前記コンピュータ回路システムのＣＰ
   Ｕと前記各種回路のハードウェアにおける初期値データ
   の設定値変更を行うことを特徴とする初期値設定変更装
   置。
2. 【請求項２】 前記出力データを入力し前記ハードウェ
   アリセット信号のアサート時に入力データを出力する初
   期値ラッチ回路をさらに有し、前記保存した初期設定値
   にて前記ハードウェアで設定する初期値を前記初期値レ
   ジスタ、および前記初期値ラッチ回路を通して接続し、
   前記初期値データの設定値変更を行うことを特徴とする
   請求項１記載の初期値設定変更装置。
3. 【請求項３】 電源投入時に前記初期値レジスタからの
   出力を前記初期値ラッチ回路を通して他のコンピュータ
   回路に接続し、前記ハードウェアリセット回路からの前
   記ハードウェアリセット信号を前記初期値レジスタには
   入力せず、他のコンピュータ回路および前記初期値ラッ
   チ回路に入力し、ソフトウェアにてレジスタ設定を行う
   ことで初期値データの設定値変更を行うことを特徴とす
   る請求項２記載の初期値設定変更装置。
4. 【請求項４】 前記リセット制御レジスタの信号は、強
   制初期値変更フラグと、初期値データ変更済みフラグ
   と、ハードウェアリセットと、を有して構成されること
   を特徴とする請求項２または３に記載の初期値設定変更
   装置。
5. 【請求項５】 前記初期値データ格納装置へ格納される
   信号は、強制初期値変更フラグと、初期値データ格納領
   域と、を有して構成されることを特徴とする請求項２か
   ら４のいずれか１項に記載の初期値設定変更装置。
6. 【請求項６】 前記リセット制御レジスタは、前記リセ
   ット信号を入力し、この入力信号または前記初期値レジ
   スタへの書き込みによってハードウェアリセット命令を
   出力する機能と、初期値データ変更済みフラグと強制初
   期値変更フラグとを有することを特徴とする請求項２か
   ら５のいずれか１項に記載の初期値設定変更装置。