JP2517563B2 - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JP2517563B2 JP2517563B2 JP61239169A JP23916986A JP2517563B2 JP 2517563 B2 JP2517563 B2 JP 2517563B2 JP 61239169 A JP61239169 A JP 61239169A JP 23916986 A JP23916986 A JP 23916986A JP 2517563 B2 JP2517563 B2 JP 2517563B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- power
- power supply
- data processing
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電源により駆動するデータ処理装置に係
り、特にデータ処理中の電源遮断制御に関するものであ
る。
り、特にデータ処理中の電源遮断制御に関するものであ
る。
従来のデータ処理装置、例えばデータ端末装置では、
電源スイッチは直接電池に接続されていて電源が遮断さ
れると、アプリケーションプログラムの実行状態にかか
わず、全ての動作を強制的に終了させていた。
電源スイッチは直接電池に接続されていて電源が遮断さ
れると、アプリケーションプログラムの実行状態にかか
わず、全ての動作を強制的に終了させていた。
このため、重要なデータ処理中に使用者が誤って電源
スイッチを切ってしまった場合には、重要なデータが消
失したり、最悪な場合には全てのデータが破壊されてし
まう問題点があった。
スイッチを切ってしまった場合には、重要なデータが消
失したり、最悪な場合には全てのデータが破壊されてし
まう問題点があった。
この発明は、上記の問題点を解消するためになされた
もので、電源のオフの指示の有効／無効を示す情報を記
憶し、該記憶された情報に基づいて電源オフの指示を有
効または無効とすることにより、データ処理中にユーザ
が誤って電源のオフ指示を行っても、電源供給が遮断さ
れてデータが破壊または消失されてしまうことを確実に
防止できるデータ処理装置を提供することを目的とす
る。
もので、電源のオフの指示の有効／無効を示す情報を記
憶し、該記憶された情報に基づいて電源オフの指示を有
効または無効とすることにより、データ処理中にユーザ
が誤って電源のオフ指示を行っても、電源供給が遮断さ
れてデータが破壊または消失されてしまうことを確実に
防止できるデータ処理装置を提供することを目的とす
る。
この発明に係るデータ処理装置は、電源のオフを指示
する指示手段と、前記指示手段による指示の有効／無効
を示す情報を記憶する記憶手段と、前記指示手段の指示
に基づき、予め作成されている制御プログラムにより電
源の供給を停止する電源制御手段と、前記指示手段によ
り電源のオフが指示された場合、前記記憶手段が記憶し
ている情報が有効を示すとき、前記電源制御手段による
前記制御プログラムを実行させ、前記記憶手段が記憶し
ている情報が無効を示すとき、前記指示手段による指示
を無効とする電源制御抑制手段とを有するものである。
する指示手段と、前記指示手段による指示の有効／無効
を示す情報を記憶する記憶手段と、前記指示手段の指示
に基づき、予め作成されている制御プログラムにより電
源の供給を停止する電源制御手段と、前記指示手段によ
り電源のオフが指示された場合、前記記憶手段が記憶し
ている情報が有効を示すとき、前記電源制御手段による
前記制御プログラムを実行させ、前記記憶手段が記憶し
ている情報が無効を示すとき、前記指示手段による指示
を無効とする電源制御抑制手段とを有するものである。
この発明においては、電源制御手段による制御プログ
ラムの実行の有効／無効を示す情報を記憶手段に記憶し
ておき、電源のオフ指示がなされた際に、該情報の内容
に応じて電源制御抑制手段に制御プログラムを実行させ
あるいは指示手段による指示を無効として、データ処理
中にユーザが誤って電源のオフ指示を行っても、電源オ
フ指示そのものがなかったものとし、電源供給を継続し
てデータ処理を支障なく実行することを可能とする。
ラムの実行の有効／無効を示す情報を記憶手段に記憶し
ておき、電源のオフ指示がなされた際に、該情報の内容
に応じて電源制御抑制手段に制御プログラムを実行させ
あるいは指示手段による指示を無効として、データ処理
中にユーザが誤って電源のオフ指示を行っても、電源オ
フ指示そのものがなかったものとし、電源供給を継続し
てデータ処理を支障なく実行することを可能とする。
第１図はこの発明の一実施例を示すデータ処理装置の
構成を説明するブロック図であり、１はCPUで、システ
ムROM4に格納される。第３図，第４図の手順に示す制御
プログラムに基づいて各部を総括的に制御する。２はメ
インメモリで、CPU1が処理する制御情報、例えばマスク
信号（メモリＭに記憶される）およびデータが一時記憶
される。３はメモリパックで、メインメモリ２の記憶容
量が不足する事態が発生した場合に補助する。５はキー
ボードで、制御コマンドおよびデータ等を入力する。６
は表示器で、CPU1が処理中の情報やキーボード５から入
力されるデータに基づいて演算処理した結果等を表示す
る。７はこの発明の指示手段を構成する電源コントロー
ル回路で、電池８から供給される電源を上記１〜６に供
給する。９は電源スイッチで、電池８からの電源供給を
ON/OFFする。なお、CPU1はこの発明の電源制御手段およ
び電源制御抑制手段を兼ねている。
構成を説明するブロック図であり、１はCPUで、システ
ムROM4に格納される。第３図，第４図の手順に示す制御
プログラムに基づいて各部を総括的に制御する。２はメ
インメモリで、CPU1が処理する制御情報、例えばマスク
信号（メモリＭに記憶される）およびデータが一時記憶
される。３はメモリパックで、メインメモリ２の記憶容
量が不足する事態が発生した場合に補助する。５はキー
ボードで、制御コマンドおよびデータ等を入力する。６
は表示器で、CPU1が処理中の情報やキーボード５から入
力されるデータに基づいて演算処理した結果等を表示す
る。７はこの発明の指示手段を構成する電源コントロー
ル回路で、電池８から供給される電源を上記１〜６に供
給する。９は電源スイッチで、電池８からの電源供給を
ON/OFFする。なお、CPU1はこの発明の電源制御手段およ
び電源制御抑制手段を兼ねている。
第２図は、第１図に示した電源コントロール回路７の
構成を説明する回路図であり、第１図と同一のものには
同じ符号を付してある。
構成を説明する回路図であり、第１図と同一のものには
同じ符号を付してある。
この図において、11はトランジスタで、１ショットパ
ルスを発生させる。12,13はフリップフロップ（FF）
で、FF12は電池８から供給される電源をＤ端子で受け、
CK端子に入力されるトランジスタ11から発生される１シ
ョットパルスにより、反転Ｑ端子がLOWとなり、トラン
ジスタ14がオンして基準電位Vccが各部に供給される。F
F13はCPU1から供給される電源オフ信号（電源切断指示
入力）OFFをＤ端子,CK端子で受ける。電源オフ信号OFF
は、正常時はプルアップされている。IRQは割込要求信
号で、トランジスタ11がオンする際にCPU1の図示しない
割込みポートに送出される。この発明の電源制御手段を
なすCPU1がこの割込要求信号IRQがハイ状態となった場
合に、あらかじめ作成された割込み制御プログラム（シ
ステムROM4に格納される）により電池８からの電源供給
を制御する。
ルスを発生させる。12,13はフリップフロップ（FF）
で、FF12は電池８から供給される電源をＤ端子で受け、
CK端子に入力されるトランジスタ11から発生される１シ
ョットパルスにより、反転Ｑ端子がLOWとなり、トラン
ジスタ14がオンして基準電位Vccが各部に供給される。F
F13はCPU1から供給される電源オフ信号（電源切断指示
入力）OFFをＤ端子,CK端子で受ける。電源オフ信号OFF
は、正常時はプルアップされている。IRQは割込要求信
号で、トランジスタ11がオンする際にCPU1の図示しない
割込みポートに送出される。この発明の電源制御手段を
なすCPU1がこの割込要求信号IRQがハイ状態となった場
合に、あらかじめ作成された割込み制御プログラム（シ
ステムROM4に格納される）により電池８からの電源供給
を制御する。
トランジスタ11からなる回路は電源スイッチ９が押下
される毎に１ショットパルスを発生させ、その１ショッ
トパルス、すなわち割込要求信号IRQがCPU1の割込みポ
ートに入力されるとともに、FF12のCK端子に入力され
る。このためFF12の反転Ｑ端子がLOWとなってトランジ
スタ14がオンして基準電位Vccが各部に供給される。な
お、CPU1が動作しているときは、電源オフ信号OFFは
「１」になるようにCPU1からの出力をあらかじめプルア
ップしておく。
される毎に１ショットパルスを発生させ、その１ショッ
トパルス、すなわち割込要求信号IRQがCPU1の割込みポ
ートに入力されるとともに、FF12のCK端子に入力され
る。このためFF12の反転Ｑ端子がLOWとなってトランジ
スタ14がオンして基準電位Vccが各部に供給される。な
お、CPU1が動作しているときは、電源オフ信号OFFは
「１」になるようにCPU1からの出力をあらかじめプルア
ップしておく。
この状態の下で、電源スイッチ９が押下されてトラン
ジスタ11の回路より１ショットパルスが出力されても、
FF13の反転Ｑ端子の出力は変化しない。従って、CPU1に
は割り込みがかかり、電源スイッチ９が押下された旨を
CPU1が認識する。次いで、CPU1が電源オフ信号OFFを
「０」にすると、FF13のＱ端子が「０」となりFF12の反
転CL端子が「０」となり、FF12の反転Ｑ端子が「０」と
なり、トランジスタ14がOFFし、基準電位Vccが「０」と
なり、システムの電源がOFFされる。この状態で、電源
スイッチ９を押下するとトランジスタ11によりFF12のCK
端子に１ショットパルスが入力され、FF12の反転Ｑ端子
が「１」となりトランジスタ14がONし、基準電位Vccが
供給され、システムの電源がONとなる。
ジスタ11の回路より１ショットパルスが出力されても、
FF13の反転Ｑ端子の出力は変化しない。従って、CPU1に
は割り込みがかかり、電源スイッチ９が押下された旨を
CPU1が認識する。次いで、CPU1が電源オフ信号OFFを
「０」にすると、FF13のＱ端子が「０」となりFF12の反
転CL端子が「０」となり、FF12の反転Ｑ端子が「０」と
なり、トランジスタ14がOFFし、基準電位Vccが「０」と
なり、システムの電源がOFFされる。この状態で、電源
スイッチ９を押下するとトランジスタ11によりFF12のCK
端子に１ショットパルスが入力され、FF12の反転Ｑ端子
が「１」となりトランジスタ14がONし、基準電位Vccが
供給され、システムの電源がONとなる。
電源スイッチ９が押下されてCPU1に対して割込要求信
号IRQが送出されると、第３図に示すフローチャートが
実行される。
号IRQが送出されると、第３図に示すフローチャートが
実行される。
第３図はこの発明による電源遮断制御動作手順を説明
するフローチャートである。なお、（１），（２）は各
ステップを示する。
するフローチャートである。なお、（１），（２）は各
ステップを示する。
電源スイッチ９が押下されてCPU1に対して割込要求信
号IRQが送出されると、CPU1はアプリケーションプログ
ラムにより割込要求信号IRQのマスクが指示されている
かどうかをメモリＭを調べて判断する（１）。この判断
で、NOならば電源オフ信号OFFを「０」にし（２）、基
準電位Vccを「０」にし、電源を遮断する。
号IRQが送出されると、CPU1はアプリケーションプログ
ラムにより割込要求信号IRQのマスクが指示されている
かどうかをメモリＭを調べて判断する（１）。この判断
で、NOならば電源オフ信号OFFを「０」にし（２）、基
準電位Vccを「０」にし、電源を遮断する。
一方、ステップ（１）の判断で、YESならばリターン
する。
する。
第４図は、第１図に示したデータ処理装置で起動する
アプリケーションプログラムの一例を説明するフローチ
ャートである。なお、（１）〜（３）は各ステップを示
す。
アプリケーションプログラムの一例を説明するフローチ
ャートである。なお、（１）〜（３）は各ステップを示
す。
CPU1がアプリケーションプログラムによるデータ処理
開始すると、まず最初に割込要求信号IRQをマスクする
マスク信号をメモリＭに記憶させる指示をする（１）。
これにより第３図に示したステップ（１）では常にYES
が成立し、電源遮断が制限されることになる。次いで、
アプリケーションプログラムによる所定のデータ処理を
実行する（２）。このデータ処理が終了すると、CPU1が
アプリケーションプログラムにより指示されたれ割込要
求信号IRQのマスク指示を解除し（３）、制御を終了す
る。
開始すると、まず最初に割込要求信号IRQをマスクする
マスク信号をメモリＭに記憶させる指示をする（１）。
これにより第３図に示したステップ（１）では常にYES
が成立し、電源遮断が制限されることになる。次いで、
アプリケーションプログラムによる所定のデータ処理を
実行する（２）。このデータ処理が終了すると、CPU1が
アプリケーションプログラムにより指示されたれ割込要
求信号IRQのマスク指示を解除し（３）、制御を終了す
る。
このため、アプリケーションプログラムが実行されて
いる間に、オペレータが誤って電源スイッチ９をオフし
ても、第３図に示したフローチャートのステップ（１）
が常にYESとなるので、アプリケーションプログラムに
基づくデータ処理は継続して実行され、データ消失また
はデータ破壊から保護される。
いる間に、オペレータが誤って電源スイッチ９をオフし
ても、第３図に示したフローチャートのステップ（１）
が常にYESとなるので、アプリケーションプログラムに
基づくデータ処理は継続して実行され、データ消失また
はデータ破壊から保護される。
なお、第４図に示したフローが終了した後は、第３図
に示したフローチャートのステップ（１）がNOとなり、
割込要求信号IRQにより電源遮断が制御される。
に示したフローチャートのステップ（１）がNOとなり、
割込要求信号IRQにより電源遮断が制御される。
なお、上記実施例では、電源スイッチ９による割込要
求信号IRQによる電源遮断制御を開始をアプリケーショ
ンプログラムにより制限する場合について説明したが、
ハードウェアにより割込要求信号IRQをマスクするよう
に構成しても、同様の効果を期待できることは云うまで
もない。
求信号IRQによる電源遮断制御を開始をアプリケーショ
ンプログラムにより制限する場合について説明したが、
ハードウェアにより割込要求信号IRQをマスクするよう
に構成しても、同様の効果を期待できることは云うまで
もない。
以上説明したように、この発明は電源オフの指示の有
効／無効を示す情報を記憶手段に記憶しておき、電源の
オフ指示がなされた際に、該情報の内容に応じて電源制
御抑制手段がに制御プログラムを実行させまたは指示手
段による指示を無効とするので、データ処理中にユーザ
が誤って電源のオフ指示を行っても、電源供給が遮断さ
れてデータが破壊または消失されてしまうことを確実に
防止することができる。
効／無効を示す情報を記憶手段に記憶しておき、電源の
オフ指示がなされた際に、該情報の内容に応じて電源制
御抑制手段がに制御プログラムを実行させまたは指示手
段による指示を無効とするので、データ処理中にユーザ
が誤って電源のオフ指示を行っても、電源供給が遮断さ
れてデータが破壊または消失されてしまうことを確実に
防止することができる。
また、データ処理中にユーザが誤って電源のオフ指示
を行っても、該電源オフ指示を無効として、電源をオン
状態として維持し、データ処理後も他のデータ処理を速
やかに起動することができるという効果を奏する。
を行っても、該電源オフ指示を無効として、電源をオン
状態として維持し、データ処理後も他のデータ処理を速
やかに起動することができるという効果を奏する。
第１図はこの発明の一実施例を示すデータ処理装置の構
成を説明するブロック図、第２図は、第１図に示した電
源コントロール回路の構成を説明する回路図、第３図は
この発明による電源遮断制御動作手順を説明するフロー
チャート、第４図は、第１図に示したデータ処理装置で
起動するアプリケーションプログラムの一例を説明する
フローチャートである。 図中、１はCPU、２はメインメモリ、３はメモリパッ
ク、４はシステムROM、５はキーボード、６は表示器、
７は電源コントロール回路、８は電池、９は電源スイッ
チである。
成を説明するブロック図、第２図は、第１図に示した電
源コントロール回路の構成を説明する回路図、第３図は
この発明による電源遮断制御動作手順を説明するフロー
チャート、第４図は、第１図に示したデータ処理装置で
起動するアプリケーションプログラムの一例を説明する
フローチャートである。 図中、１はCPU、２はメインメモリ、３はメモリパッ
ク、４はシステムROM、５はキーボード、６は表示器、
７は電源コントロール回路、８は電池、９は電源スイッ
チである。
Claims (1)
- 【請求項１】電源のオフを指示する指示手段と、 前記指示手段による指示の有効／無効を示す情報を記憶
する記憶手段と、 前記指示手段の指示に基づき、予め作成されている制御
プログラムにより電源の供給を停止する電源制御手段
と、 前記指示手段により電源のオフが指示された場合、前記
記憶手段が記憶している情報が有効を示すとき、前記電
源制御手段による前記制御プログラムを実行させ、前記
記憶手段が記憶している情報が無効を示すとき、前記指
示手段による指示を無効とする電源制御抑制手段と、 を具備したことを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61239169A JP2517563B2 (ja) | 1986-10-09 | 1986-10-09 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61239169A JP2517563B2 (ja) | 1986-10-09 | 1986-10-09 | デ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6394340A JPS6394340A (ja) | 1988-04-25 |
| JP2517563B2 true JP2517563B2 (ja) | 1996-07-24 |
Family
ID=17040755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61239169A Expired - Lifetime JP2517563B2 (ja) | 1986-10-09 | 1986-10-09 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2517563B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56148751U (ja) * | 1980-04-09 | 1981-11-09 | ||
| JPS5941025A (ja) * | 1982-08-31 | 1984-03-07 | Toshiba Corp | 電源制御装置 |
| JPH0638219B2 (ja) * | 1985-01-14 | 1994-05-18 | 株式会社リコー | メモリバツクアツプ給電される処理装置 |
| JPS61201318A (ja) * | 1985-03-05 | 1986-09-06 | Nec Corp | 電源制御方式 |
-
1986
- 1986-10-09 JP JP61239169A patent/JP2517563B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6394340A (ja) | 1988-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0458047B2 (ja) | ||
| JPS59200327A (ja) | 周辺装置の制御方式 | |
| KR910006823A (ko) | 기억장치의 전원 공급을 제어하는 제어장치를 구비한 컴퓨터 시스템 | |
| JPH04172535A (ja) | パーソナルコンピュータのポップアップ制御方式 | |
| JPS59168527A (ja) | 電源制御方式 | |
| JP2517563B2 (ja) | デ−タ処理装置 | |
| JP3274780B2 (ja) | 電源供給方法 | |
| JPH0651858A (ja) | プログラム中断再開方式 | |
| KR100294852B1 (ko) | 데이터의손상없이전원을오프하는컴퓨터및방법 | |
| JPH10333790A (ja) | パワーセーブ機能を備えた情報処理装置及び当該情報処理装置のパワーセーブ解除方法 | |
| JPH0535889B2 (ja) | ||
| JP2923111B2 (ja) | データ処理方法及びその装置 | |
| JPS63157238A (ja) | コンピユ−タ | |
| JPS63127315A (ja) | データ処理装置 | |
| JPH11161519A (ja) | リセット装置 | |
| JPH04308910A (ja) | 情報処理機器の電源切断装置 | |
| JPH05241696A (ja) | パーソナルコンピュータ | |
| JPH10149232A (ja) | 電源断時におけるシステム処理要求方式 | |
| JPH0566860A (ja) | 電源制御装置 | |
| JPH0293811A (ja) | 電子機器 | |
| JPH02176842A (ja) | 情報伝達装置 | |
| JP2002341973A (ja) | 情報処理装置及びリセット制御方法 | |
| JPS605342A (ja) | 命令制御方式 | |
| JPH01205310A (ja) | データ処理装置の電源供給制御方式 | |
| JPH0895872A (ja) | 計算機システムの電源切断方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |