JPS5941025A - 電源制御装置 - Google Patents
電源制御装置Info
- Publication number
- JPS5941025A JPS5941025A JP57150923A JP15092382A JPS5941025A JP S5941025 A JPS5941025 A JP S5941025A JP 57150923 A JP57150923 A JP 57150923A JP 15092382 A JP15092382 A JP 15092382A JP S5941025 A JPS5941025 A JP S5941025A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- power
- switch
- microprocessor
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はエントリイデータを内Ｈｔ３５ ＲＡ Ｍへ収
納するハンディタイプのデータエントリイ装置に採用し
て好適な電源制御装置に関する。
納するハンディタイプのデータエントリイ装置に採用し
て好適な電源制御装置に関する。
従来、ハンディタイプのデータエントリイ装置は昂１図
の械Ｃ二構成されていた０ 図において、ｉｔはデータ入力のためのキーボード、１
２は電源ｕＮスイッチ、１３は電源（Ｊ Ｊ＝’ Ｆス
イッチであるｏ１４は電源制御回路であって、電＃ＯＮ
スイッチ１２の操作より各コンポーネントにｍ源を供給
し、電源ｕＦＦスイッチ１３の操作Ｃ−よりＲＡ Ｍ
ｌ ６ （ＲａｎｄｏｍＡｃｃｅｓｓ Ｍｅｍｅｒｙ
）以外のコンポーネントの軍１源ｌ ｔＪ １”
Ｆ ’ｆ る 、 ノ ５ は゛市ｉ也、 ノ ６は
エ ン゛ト リ イされた人力データが記憶されるＲＡ
Ｉ’Ａ、７７は１（ＣＩ Ｍ／ ９ （Ｒｅａｄ ０ｎ
ｌｙ Ｍｅｍｏｒｙ）に記憶されたフ゛ログラムｆ二よ
り、ハンディタイプのデータエン１１イ装置全体の制御
馨司どるマイクロプロセッサ、ｉｓはキーボードＩＩよ
り入力されたデータケ表示する液晶ディスプレイ（ＬＣ
Ｄ）。
の械Ｃ二構成されていた０ 図において、ｉｔはデータ入力のためのキーボード、１
２は電源ｕＮスイッチ、１３は電源（Ｊ Ｊ＝’ Ｆス
イッチであるｏ１４は電源制御回路であって、電＃ＯＮ
スイッチ１２の操作より各コンポーネントにｍ源を供給
し、電源ｕＦＦスイッチ１３の操作Ｃ−よりＲＡ Ｍ
ｌ ６ （ＲａｎｄｏｍＡｃｃｅｓｓ Ｍｅｍｅｒｙ
）以外のコンポーネントの軍１源ｌ ｔＪ １”
Ｆ ’ｆ る 、 ノ ５ は゛市ｉ也、 ノ ６は
エ ン゛ト リ イされた人力データが記憶されるＲＡ
Ｉ’Ａ、７７は１（ＣＩ Ｍ／ ９ （Ｒｅａｄ ０ｎ
ｌｙ Ｍｅｍｏｒｙ）に記憶されたフ゛ログラムｆ二よ
り、ハンディタイプのデータエン１１イ装置全体の制御
馨司どるマイクロプロセッサ、ｉｓはキーボードＩＩよ
り入力されたデータケ表示する液晶ディスプレイ（ＬＣ
Ｄ）。
１９はマイクロプロセッサ・！７が実行するプロダラム
が記憶されているＲ（ＪＭ、７’１７はＲＡ−Ｍ１６に
記憶されたエントリイデータを外部機器へ出力するため
のインターノエイス回路である□上記構成において。′
電源ＬＩ Ｎスイッチ１２を操作することにより電源制
御回路１４内蔵の電源スイッチ用回路が（Ｊ Ｎされ、
全てのコンポーネントに電源が供給される・ ハンディタイプのデータエンｌイ装置が操作司能な状態
になると、キーボード１１より人力されたデータは液晶
ディスプレイ１８に表示され、確ｌ忍された後、ＲｋＭ
Ｉ６Ｖ、％込まれる◎これらの動作はＲＵＭＩ９に記憶
され定プログラムＣ二基づきマイクロプロセッサ１７が
実行するロデータのエントリイが終了すると電源（ＪＪ
・′Ｆスイッチ！、″Ｉの操作により電源開側回１３７
ｄ ｌ二内Ａｊ氏された電源スイツチ用回路がｏ ｉ
’ Ｊ−され。
が記憶されているＲ（ＪＭ、７’１７はＲＡ−Ｍ１６に
記憶されたエントリイデータを外部機器へ出力するため
のインターノエイス回路である□上記構成において。′
電源ＬＩ Ｎスイッチ１２を操作することにより電源制
御回路１４内蔵の電源スイッチ用回路が（Ｊ Ｎされ、
全てのコンポーネントに電源が供給される・ ハンディタイプのデータエンｌイ装置が操作司能な状態
になると、キーボード１１より人力されたデータは液晶
ディスプレイ１８に表示され、確ｌ忍された後、ＲｋＭ
Ｉ６Ｖ、％込まれる◎これらの動作はＲＵＭＩ９に記憶
され定プログラムＣ二基づきマイクロプロセッサ１７が
実行するロデータのエントリイが終了すると電源（ＪＪ
・′Ｆスイッチ！、″Ｉの操作により電源開側回１３７
ｄ ｌ二内Ａｊ氏された電源スイツチ用回路がｏ ｉ
’ Ｊ−され。
コンポーネントに対する゛屯源供侶は禁止されるが、Ｒ
Ａへ１７６に記憶され定エントリイデータ？保持するた
め、ＲＡＭ］６に対してのみ電源が供給される。
Ａへ１７６に記憶され定エントリイデータ？保持するた
め、ＲＡＭ］６に対してのみ電源が供給される。
ところで上記従来の電源制御方式によれば。
マイクロプロセッサｊ２によるデータ処理中。
−源（ＪＦＩ−スイッチ１３が操作されるとマイクロプ
ロセッサ１７の動作状態にかかわりなく電源がＵ Ｆ
ｋ’されるため、ＲＡＭ７６に記憶されている処Ｆｌ
３％中のエントリイデータが破壊されるという欠点があ
った。
ロセッサ１７の動作状態にかかわりなく電源がＵ Ｆ
ｋ’されるため、ＲＡＭ７６に記憶されている処Ｆｌ
３％中のエントリイデータが破壊されるという欠点があ
った。
本発明は上自己欠点Ｃ二佐みてなされたものであり、エ
ントリイデータを内蔵ＲＡＭへ収納するハンディタイプ
のデータエントリイ装置Ｃ二おいて、 ＜Ｉ＞＞、 ｕ
１・”Ｆをマイクロプロセッサからの指令により行な
わせる構成とすることＣ二より、電源ｏ Ｆ Ｆスイッ
チの誤操作によるエントリイデータの破壊防止した゛［
Ｊｉｉ制ａ装置？提供することを目白りとτる◎ 〔発明の概要〕 本発明は、“電源ｔＪＦＦスイッチの操作をマイクロプ
ロセッサに対し割込みで通知する構成とし、マイクロプ
ロセッサはこの割込みに応答して処理中の作業？中断さ
せ、電源な（ＪＦＦしても回復時の処理に影響を与えな
い状態になるまで動作を中継し、後、電源制御回路に対
して電源（Ｊ Ｆ Ｆ指令を発生Ｔる方法としたもので
ある□電源制御回路はこの信号？文信することによりキ
ーボードに入力されたエントリイデータを記憶するＲ
Ａ Ｍに対してのみ電源を供給し、 ｌ（ＡＭ以外のコ
ンポーネントへの電源供給な停止する０このことにより
゛屯源ＣＪｈ′Ｆスイッチの誤操作によるエントリイデ
ータの破壊を防止できる・〔発明の実施例〕 Ｐｌｍ、第２図以降を使用して本発明に関し詳細に説明
する〇 弗２図は本発明が実曳されるハンディタイプのデータエ
ントリイ装置の構成例をボすブロック図である。
ントリイデータを内蔵ＲＡＭへ収納するハンディタイプ
のデータエントリイ装置Ｃ二おいて、 ＜Ｉ＞＞、 ｕ
１・”Ｆをマイクロプロセッサからの指令により行な
わせる構成とすることＣ二より、電源ｏ Ｆ Ｆスイッ
チの誤操作によるエントリイデータの破壊防止した゛［
Ｊｉｉ制ａ装置？提供することを目白りとτる◎ 〔発明の概要〕 本発明は、“電源ｔＪＦＦスイッチの操作をマイクロプ
ロセッサに対し割込みで通知する構成とし、マイクロプ
ロセッサはこの割込みに応答して処理中の作業？中断さ
せ、電源な（ＪＦＦしても回復時の処理に影響を与えな
い状態になるまで動作を中継し、後、電源制御回路に対
して電源（Ｊ Ｆ Ｆ指令を発生Ｔる方法としたもので
ある□電源制御回路はこの信号？文信することによりキ
ーボードに入力されたエントリイデータを記憶するＲ
Ａ Ｍに対してのみ電源を供給し、 ｌ（ＡＭ以外のコ
ンポーネントへの電源供給な停止する０このことにより
゛屯源ＣＪｈ′Ｆスイッチの誤操作によるエントリイデ
ータの破壊を防止できる・〔発明の実施例〕 Ｐｌｍ、第２図以降を使用して本発明に関し詳細に説明
する〇 弗２図は本発明が実曳されるハンディタイプのデータエ
ントリイ装置の構成例をボすブロック図である。
図ｇ二おいて、２１はデータを人力するキーボード、２
２は上記キーボード２１のｉ ＃ （Ｊ Ｎスイッチ、
２３はキーボード２ Ｊ ＵＪ噸源ｕ Ｉｉ’ Ｆスイ
ッチである０２４はＮ ｌｊｌ、 （Ｊ Ｎスイッチ２
２の杼作にＪ： Ｂ各コンポネント≦−電源を供給し、
マイクロプロセッサ２７から発せられる電源ＯＦＦ指令
（コマンド）信号ＦＷ（ＪＩ・’Ｃにより１＜ Ａ Ｍ
２６以外のコンボーイ・ントへの草色供給？停止τる
゛ル′源制御回路コある。父、２５は電池、２６はエン
トリイされた入力データを記１ＭするＲ Ａ Ｍ 。
２は上記キーボード２１のｉ ＃ （Ｊ Ｎスイッチ、
２３はキーボード２ Ｊ ＵＪ噸源ｕ Ｉｉ’ Ｆスイ
ッチである０２４はＮ ｌｊｌ、 （Ｊ Ｎスイッチ２
２の杼作にＪ： Ｂ各コンポネント≦−電源を供給し、
マイクロプロセッサ２７から発せられる電源ＯＦＦ指令
（コマンド）信号ＦＷ（ＪＩ・’Ｃにより１＜ Ａ Ｍ
２６以外のコンボーイ・ントへの草色供給？停止τる
゛ル′源制御回路コある。父、２５は電池、２６はエン
トリイされた入力データを記１ＭするＲ Ａ Ｍ 。
２２は１＜ Ｌｌ八へ２９Ｃ二ｄ己憶され工いるプログ
ラムによりハンチイタイブのデータエントリイ装置全体
の制徊促行なうマイクロプロセッサ、２８はキーボード
２１から入力されたデータを表示する液晶ディスプレイ
（ＬＣＩ））、２９はマイクロプロセッサ２７が実行丁
べきプログラムが配係されているＲＯＭ、３０はＲＡ
Ｍ ２６に記憶されたエントリイデータを外部機器へ出
力する１こめのインターフコニース回路である・ｍ３図
は弗２図≦二おける電源制御回路２４周辺の詳細な内部
惜敗をボテ実施例である。
ラムによりハンチイタイブのデータエントリイ装置全体
の制徊促行なうマイクロプロセッサ、２８はキーボード
２１から入力されたデータを表示する液晶ディスプレイ
（ＬＣＩ））、２９はマイクロプロセッサ２７が実行丁
べきプログラムが配係されているＲＯＭ、３０はＲＡ
Ｍ ２６に記憶されたエントリイデータを外部機器へ出
力する１こめのインターフコニース回路である・ｍ３図
は弗２図≦二おける電源制御回路２４周辺の詳細な内部
惜敗をボテ実施例である。
区ロニおいて、同−岳号の付されているブロックは第２
図力それと同一の機能１名称を持つため、ここでは里腹
を避ける忌、味で説明は鉤略丁るｃ、図１中、２４ノは
後述Ｔる側副用フリップフロップ２４２の出力信号（−
よりＲＡ Ｍ ？６以外ヘノコンボーネン）（二対する
Ｈ４’ ＄、４ｉ 供Ｎの０き１／ｕ Ｊ＋１ ］、１
Ｍｒ、行なう電源スイッチ用回路である。
図力それと同一の機能１名称を持つため、ここでは里腹
を避ける忌、味で説明は鉤略丁るｃ、図１中、２４ノは
後述Ｔる側副用フリップフロップ２４２の出力信号（−
よりＲＡ Ｍ ？６以外ヘノコンボーネン）（二対する
Ｈ４’ ＄、４ｉ 供Ｎの０き１／ｕ Ｊ＋１ ］、１
Ｍｒ、行なう電源スイッチ用回路である。
２４２は１同価用ソリツブフロップである◎制御用フリ
ップフロップ２ｄ２はル゛源（ＪＮスイッチ２２０Ｊ出
力仁″号（１’ＷＬＪＮ）によりセットされ、マイクロ
ブト１セツサ２７から発セられる電源０１゛Ｆ指令陪号
（Ｐ Ｗ ＬＪ Ｊｌ’ Ｕ ）によりセットされる。
ップフロップ２ｄ２はル゛源（ＪＮスイッチ２２０Ｊ出
力仁″号（１’ＷＬＪＮ）によりセットされ、マイクロ
ブト１セツサ２７から発セられる電源０１゛Ｆ指令陪号
（Ｐ Ｗ ＬＪ Ｊｌ’ Ｕ ）によりセットされる。
以下、本発明の動作につき詳細に説明する〇まず第２図
を使用して本発明の概略動作がら説明１−ｏが’ｔ”ｌ
Ｋ、 ＄”ｉ （Ｊ ｉ” ｌ”スイン′ｆ２３の誤操
作時以夕（のｈ作は第１図に示した従来仁′ｌ−１の瞭
１作と同様であ【）１重複するため説明は省く。
を使用して本発明の概略動作がら説明１−ｏが’ｔ”ｌ
Ｋ、 ＄”ｉ （Ｊ ｉ” ｌ”スイン′ｆ２３の誤操
作時以夕（のｈ作は第１図に示した従来仁′ｌ−１の瞭
１作と同様であ【）１重複するため説明は省く。
各コンポーネントζ二′岨ン鉱が供給され−Ｃいく〕と
きに車源ＵＦＦスイッｙ−２，９が操作されると′峨７
）ｊｉ、 （Ｊ Ｆ ］”、 ７．イツｆｚｓ＋＝よる
出力信号（１’Ｗ（ＪＦ）によりマイクロプロセッサ２
２ｃ二対し割込み要求が発せられるＤマイクロプロセッ
サ２７はこの割込み要求信号により電源ｕ ｙ Ｆスイ
ッ′ｆ２３が操作されたことを知６）、データ処理中で
なければ電源制御回路２４に対し″ｃ電源（ＪＦＦを指
令する信号（ｐＷｏＰｃ）’に発生する。
きに車源ＵＦＦスイッｙ−２，９が操作されると′峨７
）ｊｉ、 （Ｊ Ｆ ］”、 ７．イツｆｚｓ＋＝よる
出力信号（１’Ｗ（ＪＦ）によりマイクロプロセッサ２
２ｃ二対し割込み要求が発せられるＤマイクロプロセッ
サ２７はこの割込み要求信号により電源ｕ ｙ Ｆスイ
ッ′ｆ２３が操作されたことを知６）、データ処理中で
なければ電源制御回路２４に対し″ｃ電源（ＪＦＦを指
令する信号（ｐＷｏＰｃ）’に発生する。
マ・ｆりロプロセッサ２２が現在データ処理中であれば
処理中の作業を終了し、電源ｉ （Ｊ Ｉ” Ｆしても
回復時の処理（二影響を与えない状態（二なったら′４
．＃制御回路２４Ｃユ対し、電源ＬＩＦＦ￥指令する信
号（ｐＶｖｕＰｃ）を発生する□電源制御回路２４はこ
の信号（ＰＶＶＯＦＣ）により、ＲＡＭ２６以外のコン
ポーネントに対する電源供給を停止する口 上記動作につき弗３因を使用してより詳細に説明する。
処理中の作業を終了し、電源ｉ （Ｊ Ｉ” Ｆしても
回復時の処理（二影響を与えない状態（二なったら′４
．＃制御回路２４Ｃユ対し、電源ＬＩＦＦ￥指令する信
号（ｐＶｖｕＰｃ）を発生する□電源制御回路２４はこ
の信号（ＰＶＶＯＦＣ）により、ＲＡＭ２６以外のコン
ポーネントに対する電源供給を停止する口 上記動作につき弗３因を使用してより詳細に説明する。
電池２５の出力はＲＡＭ２６に常時加えられており、Ｒ
ＡＭ２６に記憶されているエントリイデータが消滅しな
いようになっている。ＲＡ Ｍ ２６以外のコンポーネ
ントに供給される電源は電源スイツチ用回路２４１によ
りＬＪ Ｎ ／ ＩＪ Ｆ Ｆ される。
ＡＭ２６に記憶されているエントリイデータが消滅しな
いようになっている。ＲＡ Ｍ ２６以外のコンポーネ
ントに供給される電源は電源スイツチ用回路２４１によ
りＬＪ Ｎ ／ ＩＪ Ｆ Ｆ される。
電源スィッチ２２が操作されると竜＃ＯＮスイッチ出力
４Ｍ号（ＰＷＵＮ）により制御用ノリツブフロップ２４
２がセットされ、そのＱ出力信号はＨＩＧＨレベルにな
る◎ 制御用フリップフロップ２４２のＱ出力信号がＨＩＧＨ
レベルになると電、源スイップー回路２４１は（ＪＮし
、電池２５の出力は電源スイツチ回路２４ｊ’２１介し
てＲＡＭ２６以外のコンポーネントに供給される◎電電
源ＯＦ″Ｆスイッチ２３が操作されると電源ＯＦＦスイ
ッチ出力信号（ＰＷＵＦ）によりマイクロプロセッサ２
７に対して割込み要求２発生する◎マイクロプロセッサ
２２はこの割込み要求信号により電源ＯＦＦスイッチ２
３が操作されたことを知り、データ処理中でなければ電
、源Ｕ ＦＦ Ｐｒ：指令する信号（ＰＷＯＦＣ）￥発
生する〇 マイクロプロセッサ２７が現在、データ処理中であれば
処理中の作業を終了し、４源４ ＬＩＦＦしても回復時
の処理に影響を与えない状態にな 。
４Ｍ号（ＰＷＵＮ）により制御用ノリツブフロップ２４
２がセットされ、そのＱ出力信号はＨＩＧＨレベルにな
る◎ 制御用フリップフロップ２４２のＱ出力信号がＨＩＧＨ
レベルになると電、源スイップー回路２４１は（ＪＮし
、電池２５の出力は電源スイツチ回路２４ｊ’２１介し
てＲＡＭ２６以外のコンポーネントに供給される◎電電
源ＯＦ″Ｆスイッチ２３が操作されると電源ＯＦＦスイ
ッチ出力信号（ＰＷＵＦ）によりマイクロプロセッサ２
７に対して割込み要求２発生する◎マイクロプロセッサ
２２はこの割込み要求信号により電源ＯＦＦスイッチ２
３が操作されたことを知り、データ処理中でなければ電
、源Ｕ ＦＦ Ｐｒ：指令する信号（ＰＷＯＦＣ）￥発
生する〇 マイクロプロセッサ２７が現在、データ処理中であれば
処理中の作業を終了し、４源４ ＬＩＦＦしても回復時
の処理に影響を与えない状態にな 。
ったら電源（ＪＦＦを指令する信号（ＰＷ（ＪＦＣ）を
発生する０制（財）用フリップフロップ２４２はこの信
号（１’ＷｔＪＦＵ）により、リセットされ、従ってそ
のＱ出力はＬＯＷレベルとなる。制御用フリップフロッ
プ２４２のＱ出力がＬＯＷレベル（二なると電源スイツ
チ回路Ｚ４ｔは（ＪＦＦＩ、。
発生する０制（財）用フリップフロップ２４２はこの信
号（１’ＷｔＪＦＵ）により、リセットされ、従ってそ
のＱ出力はＬＯＷレベルとなる。制御用フリップフロッ
プ２４２のＱ出力がＬＯＷレベル（二なると電源スイツ
チ回路Ｚ４ｔは（ＪＦＦＩ、。
従って電池２５の出力は電源スイツチ回路２４１により
切…１され、ｌ（ＡＭ２６以外のコンポーネントに電源
は供給され／よい。
切…１され、ｌ（ＡＭ２６以外のコンポーネントに電源
は供給され／よい。
以上説明の如く本発明によれば゛電源（Ｊ Ｆ Ｆスイ
ッチの誤操作によるエントリイデータの破壊が防止でき
る。又、電源ｕ ｉｘ Ｆはマイクロプロセッサの指令
ｉ二より行なわれるため、明らかにオペレーションミス
と判断できる場合（例えばデータ転送処理中に電源（Ｊ
ＦＦスイッチが操作された場合）、オペレーション上う
−と見なし。
ッチの誤操作によるエントリイデータの破壊が防止でき
る。又、電源ｕ ｉｘ Ｆはマイクロプロセッサの指令
ｉ二より行なわれるため、明らかにオペレーションミス
と判断できる場合（例えばデータ転送処理中に電源（Ｊ
ＦＦスイッチが操作された場合）、オペレーション上う
−と見なし。
電＃ ＣＪ Ｆ Ｆ Ｊ＆実行させない様（二扱うこと
ができる。
ができる。
第１図は従来のハンディタイプデータエントリイ装置の
構敗例を示すブロック図、第２図は本発明が実現される
ハンディタイプデータエン″シリイ装置の構成例を示す
ブロック囚、第３図は第２図Ｃ；おける電源制御回路周
辺の実施例を示すブロック囚である。 ２３・・・電源（ＪＦＦスイッチ、２４・・パ敲源制御
回路、２５・・・電池、２６・・・ＲＡＭ、２７・・・
マイクロプロセッサ、２４１・・パ電源スイッチ回路。 ２４２・・・制御用フリップフロップ◎出願人代理人
弁理士 鈴 江 武 彦第１図
構敗例を示すブロック図、第２図は本発明が実現される
ハンディタイプデータエン″シリイ装置の構成例を示す
ブロック囚、第３図は第２図Ｃ；おける電源制御回路周
辺の実施例を示すブロック囚である。 ２３・・・電源（ＪＦＦスイッチ、２４・・パ敲源制御
回路、２５・・・電池、２６・・・ＲＡＭ、２７・・・
マイクロプロセッサ、２４１・・パ電源スイッチ回路。 ２４２・・・制御用フリップフロップ◎出願人代理人
弁理士 鈴 江 武 彦第１図
Claims (1)
- 【特許請求の範囲】 マイクロプロセラサケ核とし、メモリＣ−収納されたプ
ログラムｌ二基づさエントリイデータを内蔵１（ＡＭへ
収納し、必要に応じてその内容？外部機器へ出力するデ
ータエントリイ装置において、電源スィッチの（ＪＦ’
Ｆｉ二より上記マイクロプロセッサに対し割込みを通知
する手段と。 上記割込み？検知することにより電源回復時。 処理の再開に影響を与えない状態とするまで処理を継続
し１作業？中１＃［シた後型＃ｉｕ Ｆ Ｆを指令する
伯母を生成する手段と、この電＃ Ｕ Ｆ Ｆ指令【二
基づきＲＡＭ以外のコンポーネントに対Ｔる電源供給２
停止する電源供給制御手段とから成ることを特徴とする
電源制御装置口
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57150923A JPS5941025A (ja) | 1982-08-31 | 1982-08-31 | 電源制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57150923A JPS5941025A (ja) | 1982-08-31 | 1982-08-31 | 電源制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5941025A true JPS5941025A (ja) | 1984-03-07 |
Family
ID=15507357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57150923A Pending JPS5941025A (ja) | 1982-08-31 | 1982-08-31 | 電源制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5941025A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60225922A (ja) * | 1984-04-25 | 1985-11-11 | Seiko Epson Corp | 情報処理装置 |
| JPS60238919A (ja) * | 1984-05-14 | 1985-11-27 | Fujitsu Ltd | 文書作成装置における電源断処理方式 |
| JPS62134713A (ja) * | 1985-12-09 | 1987-06-17 | Hitachi Constr Mach Co Ltd | マイクロコンピユ−タ装置の電源回路 |
| JPS62138228U (ja) * | 1986-02-20 | 1987-08-31 | ||
| JPS62221716A (ja) * | 1986-03-17 | 1987-09-29 | Fujitsu Ltd | 電源オフ制御方式 |
| JPS6394340A (ja) * | 1986-10-09 | 1988-04-25 | Canon Inc | デ−タ処理装置 |
| FR2605762A1 (fr) * | 1986-10-24 | 1988-04-29 | Bosch Gmbh Robert | Dispositif de commutation pour l'etablissement et la coupure de la tension de fonctionnement pour un branchement de microprocesseur sans provoquer les defauts communs faisant suite a cette coupure |
| JPS63163914A (ja) * | 1986-12-26 | 1988-07-07 | Toshiba Corp | コンピユ−タにおける電源遮断装置 |
-
1982
- 1982-08-31 JP JP57150923A patent/JPS5941025A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60225922A (ja) * | 1984-04-25 | 1985-11-11 | Seiko Epson Corp | 情報処理装置 |
| JPS60238919A (ja) * | 1984-05-14 | 1985-11-27 | Fujitsu Ltd | 文書作成装置における電源断処理方式 |
| JPH045207B2 (ja) * | 1984-05-14 | 1992-01-30 | ||
| JPS62134713A (ja) * | 1985-12-09 | 1987-06-17 | Hitachi Constr Mach Co Ltd | マイクロコンピユ−タ装置の電源回路 |
| JPS62138228U (ja) * | 1986-02-20 | 1987-08-31 | ||
| JPS62221716A (ja) * | 1986-03-17 | 1987-09-29 | Fujitsu Ltd | 電源オフ制御方式 |
| JPS6394340A (ja) * | 1986-10-09 | 1988-04-25 | Canon Inc | デ−タ処理装置 |
| FR2605762A1 (fr) * | 1986-10-24 | 1988-04-29 | Bosch Gmbh Robert | Dispositif de commutation pour l'etablissement et la coupure de la tension de fonctionnement pour un branchement de microprocesseur sans provoquer les defauts communs faisant suite a cette coupure |
| JPS63163914A (ja) * | 1986-12-26 | 1988-07-07 | Toshiba Corp | コンピユ−タにおける電源遮断装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5941025A (ja) | 電源制御装置 | |
| US20060150012A1 (en) | Numerical controller | |
| JPH08179817A (ja) | 工作機械用表示操作装置 | |
| JPS58137080A (ja) | 自動取引装置 | |
| JP2776443B2 (ja) | プログラマブルコントローラ | |
| JPH05158524A (ja) | 実行指令表示方式 | |
| JPH09128244A (ja) | 制御装置 | |
| JPH0254580B2 (ja) | ||
| JPS62251832A (ja) | 電子計算機システム | |
| JPS58168121A (ja) | 停電復電処理方式 | |
| JPH0589297A (ja) | 情報処理装置 | |
| JPS60136821A (ja) | 情報処理装置 | |
| JPS6292014A (ja) | 文字処理装置 | |
| JPS59186005A (ja) | Ｎｃ指令プログラムの特定アドレス強調表示装置 | |
| JPH05181756A (ja) | 情報処理装置 | |
| JPH03142262A (ja) | プリンタ | |
| JPH0588769A (ja) | 小型電子機器 | |
| JPS59132488A (ja) | 磁気バブル、ライン・ネ−ムの更正方式 | |
| JPH01184536A (ja) | 情報処理装置 | |
| WO1984004411A1 (en) | Key input apparatus employing display | |
| JPH04308910A (ja) | 情報処理機器の電源切断装置 | |
| JPS58221405A (ja) | プログラマブル・コントロ−ラ | |
| JPS5981749A (ja) | プリンタ−付電子式卓上計算機 | |
| JPH01292700A (ja) | バブルファイルメモリ装置 | |
| JPS6168609A (ja) | 数値制御装置 |