JPH0895872A - 計算機システムの電源切断方法 - Google Patents

計算機システムの電源切断方法

Info

Publication number
JPH0895872A
JPH0895872A JP6226884A JP22688494A JPH0895872A JP H0895872 A JPH0895872 A JP H0895872A JP 6226884 A JP6226884 A JP 6226884A JP 22688494 A JP22688494 A JP 22688494A JP H0895872 A JPH0895872 A JP H0895872A
Authority
JP
Japan
Prior art keywords
power
computer
cache memory
computer system
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6226884A
Other languages
English (en)
Inventor
Yasuyuki Shiromizu
康之 白水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp filed Critical Fuji Electric Co Ltd
Priority to JP6226884A priority Critical patent/JPH0895872A/ja
Publication of JPH0895872A publication Critical patent/JPH0895872A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【目的】計算機システムの性能を低下させることなく、
キャッシュメモリのフラッシュ動作を確実に行う装置を
提供する。 【構成】少なくともマイクロプロセッサユニット11とキ
ャッシュメモリ12と補助記憶装置13とを備える計算機1
と、この計算機1に電源を供給するシステム電源2と、
このシステム電源2から計算機1への電源の投入・切断
を指令する電源スイッチ4と、を備えてなる計算機シス
テムの電源切断方法において、計算機システムは電源切
断時間を設定時間とするタイマ3を備え、このタイマは
電源スイッチ4から電源切断信号41を受信し、電源切断
時間経過後システム電源2から計算機1への電源供給を
切断する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、キャッシュメモリに保
持されたデータが補助記憶装置に書込み完了するまでの
間、計算機への電源供給を維持・継続する方法に関す
る。
【0002】
【従来の技術】キャッシュメモリは、計算機の動作速度
を上げるために、補助記憶装置とプロセッサとの間に設
けられる比較的低容量の高速度記憶装置であり、計算機
の補助記憶装置に格納されるべきデータの一部を一時的
にキャッシュメモリに保持している。計算機の電源供給
を切断するとき、キャッシュメモリに保持されたデータ
が補助記憶装置に確実に書き込まれるまで、システム電
源から計算機への電源供給を確保する必要がある。
【0003】図4は従来技術のキャッシュメモリを使用
する計算機システムの構成を示す。図4において、計算
機システムは、計算機1と、この計算機1に電力供給す
るシステム電源2と、システム電源2の電源の投入・切
断を指令する電源スイッチ4から構成される。計算機1
は、少なくともマイクロプロセッサユニット(以下、マ
イクロプロセッサユニットをMPUと略称する)11と、
キャッシュメモリ12と、補助記憶装置13と、を備える。
【0004】かかる構成で、MPU11は、データを読み
取る(リード)とき、このデータがキャッシュメモリ12
に存在していればキャッシュメモリ12よりデータを読み
取り、データがキャッシュメモリ12に存在していなけれ
ば補助記憶装置13より該当するデータをキャッシュメモ
リ12に呼び出し、これをMPU11に読み取る。また、M
PU11のデータの書き込みは、計算機システムの目的、
要求性能などにより異なるが、大別して、(1) キャッシ
ュメモリ12に先ずデータを書き込み、次にMPU11の空
き時間にキャッシュメモリ12上のデータを補助記憶装置
13に書き込む方法(ライトバックキャッシュ)と、(2)
キャッシュメモリ12と補助記憶装置13に同時にデータを
書き込む方法と、がある。両者間では計算機システムの
電源切断方法が異なり、以下、ここでは発明に関係す
る、(1) のライトバックキャッシュ方法に関して述べ
る。
【0005】この様な計算機システムとして、例えば、
MS-DOSのSMARTDRIVEなどにおける様に、キャッシュメモ
リを使用する計算機システムにおいて、ライトバックキ
ャッシュ動作を指定した場合、中央処理装置(CPU) は、
CPU の空き時間を使用してキャッシュメモリのデータを
補助記憶装置に書き込み動作(以下、この動作をフラッ
シュ動作と呼ぶ)をするので、計算機のアプリケーショ
ンプログラムが終了した時点でキャッシュメモリのフラ
ッシュ動作が完了していない場合がある。この様な状態
で、オペレータが気付かずに電源を切断した場合、キャ
ッシュメモリ上のプログラムやデータの一部が保存され
なかったり、破壊されたりする。
【0006】
【発明が解決しようとする課題】この様な従来技術のキ
ャッシュメモリを使用した計算機システムの電源切断方
法では、この問題を回避するために、次の様な手段が用
いられていた。 (1) リード動作時のみキャッシュメモリを使用し、ライ
ト動作時はキャッシュメモリを使用しない。(常にフラ
ッシュ動作を行う) (2) 何も特別なことを行わない。即ち、アプリケーショ
ンプログラムが終了した後、フラッシュ動作が完了して
から電源を切断する。
【0007】(3) 電源切断用のコマンドを用意する。 (4) フラッシュ動作が完了するまでは、アプリケーショ
ンプログラムが終了しない様にする。(コマンドプロン
プト/システムあるいは処理プログラムが端末からの入
力を受け入れることができる状態になったことを表すた
めに出力する特別な記号/を表示しない) しかしながら、(1),(4) は、計算機システムの性能低下
となり、(2),(3) の場合は、オペレータがフラッシュ動
作のための操作を行わなければならない。
【0008】本発明は上記の点にかんがみてなされたも
のであり、その目的は前記した課題を解決して、計算機
システムの性能を低下させることなく、かつ、オペレー
タに電源切断時に特別な注意を喚起することなく、キャ
ッシュメモリのフラッシュ動作を確実に行う装置を提供
することにある。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、第1の発明では、少なくともマイクロプロセッサユ
ニットとキャッシュメモリと補助記憶装置とを備える計
算機と、この計算機に電源を供給するシステム電源と、
このシステム電源から計算機への電源の投入・切断を指
令する電源スイッチと、を備えてなる計算機システムの
電源切断方法において、計算機システムは電源切断時間
を設定時間とするタイマを備え、このタイマは電源スイ
ッチから電源切断信号を受信し、電源切断時間経過後シ
ステム電源から計算機への電源供給を切断するものとす
る。
【0010】また、第2の発明では、タイマは電源スイ
ッチから電源切断信号を受信後キャッシュメモリから補
助記憶装置へのデータ書込み動作を監視し、この書込み
動作信号でタイマの設定時間をリセットし、キャッシュ
メモリから補助記憶装置への書込み動作が完了するまで
の間、システム電源は計算機システムへの電源供給を継
続するものとする。
【0011】また、第3の発明では、計算機システムは
外部入力装置とこの外部入力装置から計算機への接続を
制御する入力信号スイッチとを備え、入力信号スイッチ
は電源スイッチからの電源切断信号を受信し、システム
電源から計算機への電源供給が切断されるまでの間外部
入力装置から計算機への信号を切断するものとする。
【0012】
【作用】上記構成により、第1の発明では、計算機シス
テムの立ち上げ時に、計算機システムのキャッシュメモ
リのメモリ容量に応じて、フラッシュ動作完了までに必
要とする電源切断時間をタイマの設定時間として設定す
ることにより、タイマは電源スイッチからの電源切断信
号を受信し、フラッシュ動作が完了する電源切断時間経
過後、システム電源から計算機への電源供給を切断す
る。
【0013】また、第2の発明では、タイマは、フラッ
シュ動作中、キャッシュメモリから補助記憶装置へのデ
ータ書込み動作信号でタイマの設定時間をリセットし、
書込み動作信号がなくなった時点からタイマの設定時間
経過後、システム電源から計算機への電源供給を切断す
る。電源切断時間は、書込み動作信号がなくなってか
ら、フラッシュ動作完了と判断できる時間でよいので、
第1の手段の想定されるメモリ容量のフラッシュ動作時
間に較べ、短い時間で済ますことができる。
【0014】また、第3の発明では、外部入力装置から
計算機への信号を切断することにより、電源切断時に、
誤ってキーボードなどを操作し、MPUを作動させ、そ
の結果、MPUが処理していたフラッシュ動作を中断す
ると言った誤操作を含めて防止することができる。
【0015】
【実施例】図1は本発明の第1の発明に相当する一実施
例の計算機システムの電源切断方法を説明するブロック
線図、図2は第2の発明に相当する他の実施例のブロッ
ク線図、図3は第3の発明に相当する他の実施例のブロ
ック線図であり、図4に対応する同一機能部材には同じ
符号が付してある。
【0016】実施例1 図1において、計算機システムは、MPU11とキャッシ
ュメモリ12と補助記憶装置13とを備える計算機1と、こ
の計算機に電源を供給するシステム電源2と、このシス
テム電源2から計算機への電源の投入・切断を指令する
電源スイッチ4と、電源切断時間を設定時間とするタイ
マ3と、を備えて構成される。
【0017】かかる構成において、オペレータが、電源
スイッチ4をOFF したとき、電源切断信号41がタイマ3
に送られる。タイマ3は、この電源切断信号41を受信
後、フラッシュ動作が完了するまでの最大時間(例えば
5秒)経過した後、システム電源2を切断する。電源切
断信号41受信からシステム電源2切断までの時間は、キ
ャッシュメモリ12のサイズと、MPU11, キャッシュメ
モリ12, 補助記憶装置13のスピードと、によって決ま
る。
【0018】実施例2 図1と図2の構成要素は同じであるがタイマ3に付与さ
れる機能が相違する。図2において、タイマ3に付与さ
れる機能は、計算機1のフラッシュ動作、即ち、キャッ
シュメモリ12から補助記憶装置13への書き込み動作を監
視するものである。この機能は、例えば、タイマ3の設
定時間を、キャッシュメモリ12から補助記憶装置13への
書き込み中を示す動作信号でリセットし、この書き込み
中動作信号が一定時間ないことでもって、フラッシュ動
作が完了したと見做すものである。この書き込み中動作
信号は、例えば、MPU11からの命令により動作し、キ
ャッシュメモリ12のリード・ライト動作を制御する図示
省略されたキャッシュメモリコントローラからの制御信
号を用いることができる。
【0019】即ち、実施例1の場合では、電源切断信号
41受信からシステム電源2切断までの電源切断時間は、
フラッシュ動作が完了する最大時間を必ず必要とするの
で、キャッシュメモリ12のサイズが大きい場合などは、
長時間を必要とする。例えば、1バイトあたりの書き込
み時間が 3.5μsec の補助記憶装置と、10,485,760バイ
トのキャッシュメモリを使用した場合は、約37秒の電源
切断時間を必要とし、キャッシュメモリ12上のデータの
有無とは関係なく必要な時間である。
【0020】他方、図2の実施例2では、タイマ3に補
助記憶装置13の書き込み監視機能を設け、電源切断時間
をフラッシュ動作が完了する最大時間に設定しなくても
良い例を示す。オペレータが、電源スイッチ4をOFF し
たとき、電源切断信号41がタイマ3に送られる。タイマ
3は、電源切断信号41受信後、(1) キャッシュメモリ12
から補助記憶装置13への書き込みが開始される時間より
も長い時間(例えば1秒)補助記憶装置への書き込みを
監視し、この時間内に書き込みが無ければシステムの電
源を切断する。また、(2) キャッシュメモリ12から補助
記憶装置13への書き込みがあった場合は、一定時間以上
(例えば1秒)連続して書き込み動作が停止することに
よりフラッシュ動作が完了したものと判断して、システ
ム電源2を切断する。
【0021】実施例3 実施例1、2の場合、電源切断信号41を受信してからシ
ステム電源2の切断までに、数秒の時間がかかる。この
間に、オペレータが誤って外部入力装置5を操作したと
き、MPU11が作動し、その結果、MPU11の空き時間
に処理していたフラッシュ動作を中断すると言った誤操
作が発生することがある。この様な課題も、図3の構成
により解決することができる。
【0022】図3において、図1、図2との相違点は、
外部入力装置5と、この外部入力装置5から計算機1へ
の接続を制御する入力信号スイッチ6と、を備えている
点にある。即ち、入力信号スイッチ6は、オペレータが
電源スイッチ4をOFF した時点で、電源スイッチ4から
の電源切断信号41を受信し、外部入力装置5(キーボー
ド、マウス等)からの信号を切断し、システム電源2か
ら計算機1への電源供給が切断されるまでの間、外部入
力装置5から計算機1への信号を切断する。かかる構成
により、オペレータの誤操作があっても計算機1への操
作信号が遮断されるため、フラッシュ動作が継続して行
われ、システム電源2から計算機1への電源供給が切断
される。一旦、システム電源2を切断した後は、電源再
投入により外部入力装置5は計算機1に接続される。
【0023】
【発明の効果】以上述べたように本発明によれば、ライ
トバックキャッシュ方式を採用して、計算機システムの
高速性を損なうなどのシステム性能を低下させることな
く、かつ、オペレータに電源切断時に特別な注意を喚起
することなく、オペレータの誤操作を含めてキャッシュ
メモリのフラッシュ動作を確実に行うことができる。
【図面の簡単な説明】
【図1】第1の発明に相当する一実施例の計算機システ
ムの電源切断方法を説明するブロック線図
【図2】第2の発明に相当する他の実施例のブロック線
【図3】第3の発明に相当する他の実施例のブロック線
【図4】従来技術のキャッシュメモリを使用する計算機
システムの構成図
【符号の説明】
1 計算機 11 MPU 12 キャッシュメモリ 13 補助記憶装置 2 システム電源 3 タイマ 4 電源スイッチ 41 電源切断信号 5 外部入力装置 6 入力信号スイッチ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】少なくともマイクロプロセッサユニット
    と、キャッシュメモリと、補助記憶装置と、を備える計
    算機と、この計算機に電源を供給するシステム電源と、
    このシステム電源から前記計算機への電源の投入・切断
    を指令する電源スイッチと、を備えてなる計算機システ
    ムの電源切断方法において、 計算機システムは、電源切断時間を設定時間とするタイ
    マを備え、 このタイマは、前記電源スイッチから電源切断信号を受
    信し、前記電源切断時間経過後、前記システム電源から
    前記計算機への電源供給を切断する、 ことを特徴とする計算機システムの電源切断方法。
  2. 【請求項2】請求項1に記載の計算機システムの電源切
    断方法において、 タイマは、電源スイッチから電源切断信号を受信後、キ
    ャッシュメモリから補助記憶装置へのデータ書込み動作
    を監視し、この書込み動作信号で前記タイマの設定時間
    をリセットし、 前記キャッシュメモリから前記補助記憶装置への前記書
    込み動作が完了するまでの間、システム電源は、前記計
    算機システムへの電源供給を継続する、 ことを特徴とする計算機システムの電源切断方法。
  3. 【請求項3】請求項1または請求項2に記載の計算機シ
    ステムの電源切断方法において、 計算機システムは、外部入力装置と、この外部入力装置
    から計算機への接続を制御する入力信号スイッチと、を
    備え、 入力信号スイッチは、電源スイッチからの電源切断信号
    を受信し、システム電源から計算機への電源供給が切断
    されるまでの間、前記外部入力装置から計算機への信号
    を切断する、 ことを特徴とする計算機システムの電源切断方法。
JP6226884A 1994-09-21 1994-09-21 計算機システムの電源切断方法 Pending JPH0895872A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6226884A JPH0895872A (ja) 1994-09-21 1994-09-21 計算機システムの電源切断方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6226884A JPH0895872A (ja) 1994-09-21 1994-09-21 計算機システムの電源切断方法

Publications (1)

Publication Number Publication Date
JPH0895872A true JPH0895872A (ja) 1996-04-12

Family

ID=16852097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6226884A Pending JPH0895872A (ja) 1994-09-21 1994-09-21 計算機システムの電源切断方法

Country Status (1)

Country Link
JP (1) JPH0895872A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020102167A (ja) * 2018-12-25 2020-07-02 キヤノン株式会社 情報処理装置および情報処理装置の制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020102167A (ja) * 2018-12-25 2020-07-02 キヤノン株式会社 情報処理装置および情報処理装置の制御方法

Similar Documents

Publication Publication Date Title
US5721934A (en) Retrofit external power saving system and method for use
JP2998737B2 (ja) 周辺機器用電源制御装置
US7072989B1 (en) USB peripheral device storing an indication of an operating power mode when a host went into hibernate and restarting at the power mode accordingly
US5664203A (en) Peripheral device input-initiated resume system for combined hibernation system and back-up power supply for computer
JPH09212261A (ja) 情報処理装置の電源制御システム
JPH0895872A (ja) 計算機システムの電源切断方法
JP4503003B2 (ja) 電源バックアップシステム及びこれを具えた電子機器
KR100294852B1 (ko) 데이터의손상없이전원을오프하는컴퓨터및방법
JP2000100054A (ja) 二次記憶装置
JPH06119087A (ja) 電源オフ方式
JPH07160598A (ja) 計算機システム
JPH06202764A (ja) 電源切断装置
JPH10333790A (ja) パワーセーブ機能を備えた情報処理装置及び当該情報処理装置のパワーセーブ解除方法
JPH08137765A (ja) 電源断処理システムとフリーズ処理システム
JPH1118430A (ja) 温度異常検出保護回路
JP3076196B2 (ja) コンピュータシステム及びその通信方法
US6282664B1 (en) Method and apparatus for switching an electronic system between an operating mode and stand-by mode
JPH07104893A (ja) 電源切断装置
JP2671750B2 (ja) 周辺制御装置
JP3271698B2 (ja) 周辺装置電源切断システム
KR100721011B1 (ko) 도킹 가능한 컴퓨터 시스템 및 우발적인 도킹 이벤트에서그의 전원 제어 방법
JP2834960B2 (ja) 電源制御装置
JP2517563B2 (ja) デ−タ処理装置
JPH05241696A (ja) パーソナルコンピュータ
JPH11265235A (ja) 計算機システム及び電源供給制御装置