JP2671750B2 - 周辺制御装置 - Google Patents
周辺制御装置Info
- Publication number
- JP2671750B2 JP2671750B2 JP5115105A JP11510593A JP2671750B2 JP 2671750 B2 JP2671750 B2 JP 2671750B2 JP 5115105 A JP5115105 A JP 5115105A JP 11510593 A JP11510593 A JP 11510593A JP 2671750 B2 JP2671750 B2 JP 2671750B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- peripheral
- power supply
- control
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Sources (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、情報処理システムにお
ける周辺制御装置およびこの周辺制御装置を含む周辺制
御サブシステムに関し、特に周辺装置に供給される電源
の制御を行う周辺制御装置に関する。
ける周辺制御装置およびこの周辺制御装置を含む周辺制
御サブシステムに関し、特に周辺装置に供給される電源
の制御を行う周辺制御装置に関する。
【０００２】
【従来の技術】特開昭６２−２９３４１２号公報には情
報処理システムにおける周辺装置の電源制御方式が示さ
れている。この方式において特定の周辺装置１０だけを
電源オフにする場合、周辺装置１０の電源をオフにする
操作を行なう。電源制御装置２より周辺装置１０の電源
をオフにする信号１３を受けた周辺処理装置４は、周辺
装置１０に対してのみ電源オフの信号２９を送出する。
これを受けた周辺装置１０は、電源がオフになる。
報処理システムにおける周辺装置の電源制御方式が示さ
れている。この方式において特定の周辺装置１０だけを
電源オフにする場合、周辺装置１０の電源をオフにする
操作を行なう。電源制御装置２より周辺装置１０の電源
をオフにする信号１３を受けた周辺処理装置４は、周辺
装置１０に対してのみ電源オフの信号２９を送出する。
これを受けた周辺装置１０は、電源がオフになる。
【０００３】また、特開昭６３−２５３４２３号公報に
は、周辺装置のノージョブ時に本体からアウトレット電
源をオフにしてシステム全体の消費電力を節減する電源
制御装置を提供することにある。
は、周辺装置のノージョブ時に本体からアウトレット電
源をオフにしてシステム全体の消費電力を節減する電源
制御装置を提供することにある。
【０００４】
【発明が解決しようとする課題】このような電源制御シ
ステムでは、周辺装置に供給される電源は実際の周辺装
置の使用の有無に係わらず、中央処理装置や周辺制御装
置の電源オン／オフと同時に電源制御が行われていた。
そのため、論理的に周辺装置が接続されない場合にも、
周辺装置へ電源が供給されてしまうという問題点があっ
た。また、周辺装置のデータ転送用のケーブルと電源制
御用のケーブルが分離されており、ケーブルの本数が多
いという問題や周辺装置の増設時にケーブルの張り替え
作業が煩雑になるという問題もあった。
ステムでは、周辺装置に供給される電源は実際の周辺装
置の使用の有無に係わらず、中央処理装置や周辺制御装
置の電源オン／オフと同時に電源制御が行われていた。
そのため、論理的に周辺装置が接続されない場合にも、
周辺装置へ電源が供給されてしまうという問題点があっ
た。また、周辺装置のデータ転送用のケーブルと電源制
御用のケーブルが分離されており、ケーブルの本数が多
いという問題や周辺装置の増設時にケーブルの張り替え
作業が煩雑になるという問題もあった。
【０００５】
【課題を解決するための手段】本発明の周辺制御装置
は、中央処理装置と複数の周辺装置との間に接続される
周辺制御装置であって、前記周辺装置毎に設けられると
ともに前記周辺装置との間のデータ通信の制御を行う下
位インタフェース制御部と、前記中央処理装置から送出
された前記複数の周辺装置についての接続情報が格納さ
れる接続情報格納部と、前記周辺装置毎に設けられると
ともに前記接続情報格納部に格納された前記接続情報に
基づいて前記下位インタフェース制御部に供給される電
源の投入または切断のいずれかを指示する電源制御指示
部とを有している。
は、中央処理装置と複数の周辺装置との間に接続される
周辺制御装置であって、前記周辺装置毎に設けられると
ともに前記周辺装置との間のデータ通信の制御を行う下
位インタフェース制御部と、前記中央処理装置から送出
された前記複数の周辺装置についての接続情報が格納さ
れる接続情報格納部と、前記周辺装置毎に設けられると
ともに前記接続情報格納部に格納された前記接続情報に
基づいて前記下位インタフェース制御部に供給される電
源の投入または切断のいずれかを指示する電源制御指示
部とを有している。
【０００６】 また、本発明の他の周辺制御装置は、中
央処理装置と周辺装置との間に接続される周辺制御装置
であって、前記周辺装置毎に設けられるとともに前記周
辺装置との間のデータ通信の制御を行う下位インタフェ
ース制御部と、前記中央処理装置から送出されるととも
に前記周辺装置が論理的に接続されているか否かが示さ
れる接続情報が格納される接続情報格納部と、この接続
情報格納部に格納される前記接続情報に基づいて前記周
辺装置の電源の投入または切断のいずれかを指示する電
源制御命令を前記周辺装置に送出する電源制御指示部と
を含む。また、本発明の他の周辺制御装置に接続される
周辺装置は、デバイス部と、このデバイス部に電源を供
給する電源部と前記周辺制御装置からの前記電源制御命
令を受信するインタフェース制御部と、このインタフェ
ース制御部が受信した前記電源制御命令をデコードする
電源制御命令デコード部と、この電源制御命令デコード
部のデコード結果により前記電源部の電源をオン／オフ
制御する電源オン／オフ制御部とを含む。
央処理装置と周辺装置との間に接続される周辺制御装置
であって、前記周辺装置毎に設けられるとともに前記周
辺装置との間のデータ通信の制御を行う下位インタフェ
ース制御部と、前記中央処理装置から送出されるととも
に前記周辺装置が論理的に接続されているか否かが示さ
れる接続情報が格納される接続情報格納部と、この接続
情報格納部に格納される前記接続情報に基づいて前記周
辺装置の電源の投入または切断のいずれかを指示する電
源制御命令を前記周辺装置に送出する電源制御指示部と
を含む。また、本発明の他の周辺制御装置に接続される
周辺装置は、デバイス部と、このデバイス部に電源を供
給する電源部と前記周辺制御装置からの前記電源制御命
令を受信するインタフェース制御部と、このインタフェ
ース制御部が受信した前記電源制御命令をデコードする
電源制御命令デコード部と、この電源制御命令デコード
部のデコード結果により前記電源部の電源をオン／オフ
制御する電源オン／オフ制御部とを含む。
【０００７】
【０００８】
【実施例】次に、本発明の一実施例について図面を参照
して詳細に説明する。
して詳細に説明する。
【０００９】図１を参照すると、本発明の第１の実施例
は、中央処理装置１と周辺装置３とに接続される周辺制
御装置２に適用される。中央処理装置１は周辺装置３の
接続情報を送出する。周辺制御装置１は中央処理装置１
に接続された上位インタフェース６を制御する上位イン
タフェース制御部２２，プロセッサ２１，中央処理装置
１から上位インタフェース６および上位インタフェース
制御部２２を介して与えられる接続情報を格納する接続
情報格納部２４，複数の周辺装置３のそれぞれに接続さ
れた下位インタフェース７ａおよび７ｂを制御する下位
インタフェース制御部２６ａおよび２６ｂ，接続情報格
納部２４の内容に基いて電源信号線２０ａ−２０ｃを介
して与える下位インタフェース制御部２６ａ−２６ｃに
対する電源供給のオン／オフ制御を行う電源スイッチ制
御部９ａ−９ｃおよび、プロセッサ２１と上位インタフ
ェース制御部２２と接続情報格納部２４と下位インタフ
ェース制御部２６ａ−２６ｃを接続する内部バス２７を
備えている。
は、中央処理装置１と周辺装置３とに接続される周辺制
御装置２に適用される。中央処理装置１は周辺装置３の
接続情報を送出する。周辺制御装置１は中央処理装置１
に接続された上位インタフェース６を制御する上位イン
タフェース制御部２２，プロセッサ２１，中央処理装置
１から上位インタフェース６および上位インタフェース
制御部２２を介して与えられる接続情報を格納する接続
情報格納部２４，複数の周辺装置３のそれぞれに接続さ
れた下位インタフェース７ａおよび７ｂを制御する下位
インタフェース制御部２６ａおよび２６ｂ，接続情報格
納部２４の内容に基いて電源信号線２０ａ−２０ｃを介
して与える下位インタフェース制御部２６ａ−２６ｃに
対する電源供給のオン／オフ制御を行う電源スイッチ制
御部９ａ−９ｃおよび、プロセッサ２１と上位インタフ
ェース制御部２２と接続情報格納部２４と下位インタフ
ェース制御部２６ａ−２６ｃを接続する内部バス２７を
備えている。
【００１０】次に本発明の第１の実施例の動作を図面を
参照して詳細に説明する。
参照して詳細に説明する。
【００１１】図１を参照すると、中央処理装置１は、周
辺装置１の接続情報を上位インタフェース６，上位イン
タフェース制御部２２および内部バス２７を介して接続
情報格納部２４に送り、接続情報格納部２４は送られて
きた周辺装置１の接続情報を格納する。電源スイッチ制
御部９ａ−９ｃは、接続情報格納部２４からの接続情報
に基づき、インタフェース制御部２６ａ−２６ｃに対す
る電源供給のオン／オフ制御を電源信号線２０ａ−２０
ｃを介して行う。
辺装置１の接続情報を上位インタフェース６，上位イン
タフェース制御部２２および内部バス２７を介して接続
情報格納部２４に送り、接続情報格納部２４は送られて
きた周辺装置１の接続情報を格納する。電源スイッチ制
御部９ａ−９ｃは、接続情報格納部２４からの接続情報
に基づき、インタフェース制御部２６ａ−２６ｃに対す
る電源供給のオン／オフ制御を電源信号線２０ａ−２０
ｃを介して行う。
【００１２】この結果、周辺制御装置１は中央処理装置
２から指示される周辺装置３の接続情報によって、複数
の周辺装置のそれぞれを制御する複数のインタフェース
制御部７ａ−７ｃの電源を独立にオン／オフ制御するこ
とができる。
２から指示される周辺装置３の接続情報によって、複数
の周辺装置のそれぞれを制御する複数のインタフェース
制御部７ａ−７ｃの電源を独立にオン／オフ制御するこ
とができる。
【００１３】次に本発明の第２の実施例について図面を
参照して詳細に説明する。
参照して詳細に説明する。
【００１４】図２を参照すると、本発明の第２の実施例
を構成する装置で、中央処理装置１および周辺制御装置
２におけるプロセッサ２１，上位インタフェース制御部
２２，接続情報格納部２４，下位インタフェース制御部
２６および内部バス２７は、第１の実施例における同じ
番号を付与した要素と同じである。
を構成する装置で、中央処理装置１および周辺制御装置
２におけるプロセッサ２１，上位インタフェース制御部
２２，接続情報格納部２４，下位インタフェース制御部
２６および内部バス２７は、第１の実施例における同じ
番号を付与した要素と同じである。
【００１５】第２の実施例は、この他に電源電力線５１
を介して周辺制御装置２に電力を供給する外部電源装置
５、および第１の電源制御インタフェース４１を介し
て、中央処理装置１の電源を制御し第２の電源制御イン
タフェース４２を介して外部電源装置５を制御する電源
制御装置４を備えている。
を介して周辺制御装置２に電力を供給する外部電源装置
５、および第１の電源制御インタフェース４１を介し
て、中央処理装置１の電源を制御し第２の電源制御イン
タフェース４２を介して外部電源装置５を制御する電源
制御装置４を備えている。
【００１６】第２の実施例の周辺制御装置２は、中央処
理装置１との上位インタフェース６を制御する上位イン
タフェース制御部２２と周辺装置３との下位インタフェ
ース７を制御する下位インタフェース制御部２６と中央
処理装置１からの指令により転送される周辺装置の接続
情報を格納する接続情報格納部２４とこの格納部２４に
格納されるデータにより下位インタフェース制御部２６
に対して周辺装置３の電源オン／オフ制御を指示する電
源制御指示部２５と中央処理装置１および周辺装置３で
転送されるデータを一時的に格納するデータ記憶部２３
とプロセッサ２１を有している。プロセッサ２１と上位
インタフェース制御部２２とデータ記憶部２３と接続情
報格納部２４と下位インタフェース制御部２６とは、内
部バス２７により相互に接続される。周辺装置３は、デ
ィスクドライブ等のデバイス部３６とデバイス部３６に
電源を供給する第一の電源部３５と下位インタフェース
７を制御するインタフェース制御部３１とインタフェー
ス制御部３１で受信されたコマンドをデコードするコマ
ンドデコード部３２とデコード部３２からの出力信号に
より第一の電源部３５の電源をオン／オフ制御する電源
オン／オフ回路３３とインタフェース制御部３１コマン
ドデコード部３２および電源オン／オフ回路３３に電源
を供給する第二の電源部３４を有している。
理装置１との上位インタフェース６を制御する上位イン
タフェース制御部２２と周辺装置３との下位インタフェ
ース７を制御する下位インタフェース制御部２６と中央
処理装置１からの指令により転送される周辺装置の接続
情報を格納する接続情報格納部２４とこの格納部２４に
格納されるデータにより下位インタフェース制御部２６
に対して周辺装置３の電源オン／オフ制御を指示する電
源制御指示部２５と中央処理装置１および周辺装置３で
転送されるデータを一時的に格納するデータ記憶部２３
とプロセッサ２１を有している。プロセッサ２１と上位
インタフェース制御部２２とデータ記憶部２３と接続情
報格納部２４と下位インタフェース制御部２６とは、内
部バス２７により相互に接続される。周辺装置３は、デ
ィスクドライブ等のデバイス部３６とデバイス部３６に
電源を供給する第一の電源部３５と下位インタフェース
７を制御するインタフェース制御部３１とインタフェー
ス制御部３１で受信されたコマンドをデコードするコマ
ンドデコード部３２とデコード部３２からの出力信号に
より第一の電源部３５の電源をオン／オフ制御する電源
オン／オフ回路３３とインタフェース制御部３１コマン
ドデコード部３２および電源オン／オフ回路３３に電源
を供給する第二の電源部３４を有している。
【００１７】次に本発明の第２の実施例の動作について
図２を参照して詳細に説明する。まず、システムにおい
て周辺装置３が使用される場合について説明する。シス
テム立ち上げ時、電源制御装置４により中央処理装置１
の電源，外部電源装置５，および第二の電源部３４に電
源が投入されているものとする。システムの立ち上げ直
後、中央処理装置１から周辺制御装置２に対して、論理
的に接続される周辺装置の接続情報の転送がチャネルプ
ログラム等の指令により指示される。この指令に従っ
て、周辺制御装置２は、上位インタフェース制御部２２
により上位インタフェース６を制御して、中央処理装置
１から接続情報を受取り、接続情報格納部２４に格納す
る。電源指示制御部２５は、接続情報格納部２４に格納
されたデータの値により下位インタフェース制御部２６
に対して周辺装置３の電源のＯＮ制御を指示する。この
例では、周辺装置３の電源がオンとなるように指示され
る。電源制御指示部２５からの電源オン指示は、下位イ
ンタフェース制御部２６および下位インタフェース７を
通り、周辺装置３へ通知される。周辺装置３では、電源
オン指示は下位インタフェース制御部３１を通ってコマ
ンドデコード部３２に送られ、コマンドデコード部３２
で電源オン指示がデコードされる。デコード部３２から
の出力信号により、電源オン／オフ回路３３が第一の電
源部３５への電源供給を開始する。
図２を参照して詳細に説明する。まず、システムにおい
て周辺装置３が使用される場合について説明する。シス
テム立ち上げ時、電源制御装置４により中央処理装置１
の電源，外部電源装置５，および第二の電源部３４に電
源が投入されているものとする。システムの立ち上げ直
後、中央処理装置１から周辺制御装置２に対して、論理
的に接続される周辺装置の接続情報の転送がチャネルプ
ログラム等の指令により指示される。この指令に従っ
て、周辺制御装置２は、上位インタフェース制御部２２
により上位インタフェース６を制御して、中央処理装置
１から接続情報を受取り、接続情報格納部２４に格納す
る。電源指示制御部２５は、接続情報格納部２４に格納
されたデータの値により下位インタフェース制御部２６
に対して周辺装置３の電源のＯＮ制御を指示する。この
例では、周辺装置３の電源がオンとなるように指示され
る。電源制御指示部２５からの電源オン指示は、下位イ
ンタフェース制御部２６および下位インタフェース７を
通り、周辺装置３へ通知される。周辺装置３では、電源
オン指示は下位インタフェース制御部３１を通ってコマ
ンドデコード部３２に送られ、コマンドデコード部３２
で電源オン指示がデコードされる。デコード部３２から
の出力信号により、電源オン／オフ回路３３が第一の電
源部３５への電源供給を開始する。
【００１８】以上の動作により、中央処理装置１からの
指令によって周辺装置３の第一の電源部３５の電源がオ
ン状態にされる。この後、必要に応じて中央処理装置１
からの指令により、周辺装置３とのデータ転送が行われ
る。
指令によって周辺装置３の第一の電源部３５の電源がオ
ン状態にされる。この後、必要に応じて中央処理装置１
からの指令により、周辺装置３とのデータ転送が行われ
る。
【００１９】次に、本発明の第２の実施例におけるシス
テムのシャットダウン時における動作について説明す
る。
テムのシャットダウン時における動作について説明す
る。
【００２０】中央処理装置１から周辺制御装置２に対し
て、論理的に切断（接続されない状態に）される周辺装
置の接続情報がチャネルプログラム等の指令で転送され
る。この指令に従い、上位インタフェース制御部２２を
経由して中央処理装置１からの接続情報が接続情報格納
部２４に格納される。電源制御指示部２５は、下位イン
タフェース制御部２６に対して、周辺装置３の電源オフ
状態を指示する。この電源オフの指示は、下位インタフ
ェース７を経由して周辺装置３のインタフェース制御部
３１に送られる。インタフェース制御部３１で受信され
た電源オフ状態の指示は、コマンドデコード部３２でデ
コードされる。コマンドデコード部３２からの出力信号
により、電源オン／オフ回路３３が第一の電源部３５の
電源をオフ制御する。
て、論理的に切断（接続されない状態に）される周辺装
置の接続情報がチャネルプログラム等の指令で転送され
る。この指令に従い、上位インタフェース制御部２２を
経由して中央処理装置１からの接続情報が接続情報格納
部２４に格納される。電源制御指示部２５は、下位イン
タフェース制御部２６に対して、周辺装置３の電源オフ
状態を指示する。この電源オフの指示は、下位インタフ
ェース７を経由して周辺装置３のインタフェース制御部
３１に送られる。インタフェース制御部３１で受信され
た電源オフ状態の指示は、コマンドデコード部３２でデ
コードされる。コマンドデコード部３２からの出力信号
により、電源オン／オフ回路３３が第一の電源部３５の
電源をオフ制御する。
【００２１】以上の動作により、中央処理装置１からの
指令によって周辺装置３の電源が切断される。
指令によって周辺装置３の電源が切断される。
【００２２】また、システムにおいて周辺装置３が使用
されない場合については、シャットダウン時の動作と同
様の制御となる。
されない場合については、シャットダウン時の動作と同
様の制御となる。
【００２３】したがって、論理的に接続されない周辺装
置の電源は、オフ状態が継続される。
置の電源は、オフ状態が継続される。
【００２４】次に本発明の第３の実施例について図３を
参照して詳細に説明する。
参照して詳細に説明する。
【００２５】図３を参照すると、本発明の第３の実施例
における中央処理装置１，プロセッサ２１，上位インタ
フェース制御部２２，内部バス２７および周辺装置３
は、第１の実施例の対応する要素と同一である。周辺制
御装置２は、上述の構成要素の他複数の周辺装置３との
データ転送を制御するインタフェース制御部２６ａ，２
６ｂおよび２６ｃ，周辺装置３と接続される外部ケーブ
ル８ａおよび８ｂと接続するコネクタ１０ａ，１０ｂお
よび１０ｃ、これらコネクタ１０ａ，１０ｂおよび１０
ｃに外部ケーブル８ａまたは８ｂが接続されているが否
かを検出するケーブル接続検出部１１ａ，１１ｂおよび
１１ｃ、およびこれらケーブル接続検出部１１ａ，１１
ｂおよび１１ｃからの検出結果信号に応じてインタフェ
ース制御部２６ａ，２６ｂ，および２６ｃに供給する電
源をオン／オフ制御する電源スイッチ制御部１２ａ，１
２ｂおよび１２ｃを含む。
における中央処理装置１，プロセッサ２１，上位インタ
フェース制御部２２，内部バス２７および周辺装置３
は、第１の実施例の対応する要素と同一である。周辺制
御装置２は、上述の構成要素の他複数の周辺装置３との
データ転送を制御するインタフェース制御部２６ａ，２
６ｂおよび２６ｃ，周辺装置３と接続される外部ケーブ
ル８ａおよび８ｂと接続するコネクタ１０ａ，１０ｂお
よび１０ｃ、これらコネクタ１０ａ，１０ｂおよび１０
ｃに外部ケーブル８ａまたは８ｂが接続されているが否
かを検出するケーブル接続検出部１１ａ，１１ｂおよび
１１ｃ、およびこれらケーブル接続検出部１１ａ，１１
ｂおよび１１ｃからの検出結果信号に応じてインタフェ
ース制御部２６ａ，２６ｂ，および２６ｃに供給する電
源をオン／オフ制御する電源スイッチ制御部１２ａ，１
２ｂおよび１２ｃを含む。
【００２６】次に本発明の第３の実施例の動作について
図３を参照して詳細に説明する。
図３を参照して詳細に説明する。
【００２７】図３を参照すると、ケーブル接続検出部１
１ａ−１１ｃのそれぞれは、対応するコネクタ部１０ａ
−１０ｃが周辺装置３に接続されている外部ケーブル８
ａ又は８ｂを接続しているか否かを検出する。この検出
結果は、ケーブル接続検出部１１ａ−１１ｃから対応す
る電源スイッチ制御部１２ａ−１２ｃに与えられる。こ
の電源スイッチ制御部１２ａ−１２ｃは与えられた検出
結果に応じてインタフェース制御部２６ａ−２６ｃに対
し、インタフェース制御部２６ａ−２６ｃに与えられる
電源のオン／オフ制御が行なわれる。この結果、例え
ば、ケーブル接続検出部１１ｃがコネクタ部１０ｃと外
部ケーブルとの不接続を検出すると、電源スイッチ制御
部１２ｃはインタフェース制御部２６ｃへの電源供給を
停止するよう制御することができる。
１ａ−１１ｃのそれぞれは、対応するコネクタ部１０ａ
−１０ｃが周辺装置３に接続されている外部ケーブル８
ａ又は８ｂを接続しているか否かを検出する。この検出
結果は、ケーブル接続検出部１１ａ−１１ｃから対応す
る電源スイッチ制御部１２ａ−１２ｃに与えられる。こ
の電源スイッチ制御部１２ａ−１２ｃは与えられた検出
結果に応じてインタフェース制御部２６ａ−２６ｃに対
し、インタフェース制御部２６ａ−２６ｃに与えられる
電源のオン／オフ制御が行なわれる。この結果、例え
ば、ケーブル接続検出部１１ｃがコネクタ部１０ｃと外
部ケーブルとの不接続を検出すると、電源スイッチ制御
部１２ｃはインタフェース制御部２６ｃへの電源供給を
停止するよう制御することができる。
【００２８】
【発明の効果】以上説明したように本発明は、周辺装置
が接続される周辺制御装置において、周辺装置とのイン
タフェースが論理的に接続されていない場合に、そのイ
ンタフェースに接続される周辺装置に供給される電源を
停止するようにしたので、周辺制御サブシステム全体の
消費電力を低減できるという効果を有する。
が接続される周辺制御装置において、周辺装置とのイン
タフェースが論理的に接続されていない場合に、そのイ
ンタフェースに接続される周辺装置に供給される電源を
停止するようにしたので、周辺制御サブシステム全体の
消費電力を低減できるという効果を有する。
【００２９】さらに、周辺装置の電源制御用のケーブル
を削減することができ、周辺装置の増設に伴うケーブル
の張り替え作業等が容易にできるようになるという効果
もある。
を削減することができ、周辺装置の増設に伴うケーブル
の張り替え作業等が容易にできるようになるという効果
もある。
【図１】本発明の第１の実施例を示す図である。
【図２】本発明の第２の実施例を示す図である。
【図３】本発明の第３の実施例を示す図である。
１ 中央処理装置 ２ 周辺制御装置 ３ 周辺装置 ４ 電源制御装置 ５ 外部電源装置 ６ 上位インタフェース ７，７ａ，７ｂ 下位インタフェース ８ａ，８ｂ 外部ケーブル ９ａ，９ｂ，９ｃ 電源スイッチ制御部 １０ａ，１０ｂ，１０ｃ コネクタ部 １１ａ，１１ｂ，１１ｃ ケーブル接続検出部 １２ａ，１２ｂ，１２ｃ 電源スイッチ制御部 ２０ａ，２０ｂ，２０ｃ 電源信号線 ２１ プロセッサ ２２ 上位インタフェース制御部 ２３ データ記憶部 ２４ 接続情報格納部 ２５ 電源制御指示部 ２６ 下位インタフェース制御部 ２６ａ，２６ｂ，２６ｃ インタフェース制御部 ２７ 内部バス ３１ インタフェース制御部 ３２ コマンドデコード部 ３３ 電源オン／オフ回路 ３４ 第二の電源部 ３５ 第一の電源部 ３６ デバイス部 ４１ 第一の電源制御インタフェース ４２ 第二の電源制御インタフェース ５１ 電源電力線
Claims (3)
- 【請求項１】中央処理装置と複数の周辺装置との間に接
続される周辺制御装置において、 前記周辺装置毎に設けられるとともに前記周辺装置との
間のデータ通信の制御を行う下位インタフェース制御部
と、 前記中央処理装置から送出された前記複数の周辺装置に
ついての接続情報が格納される接続情報格納部と、 前記周辺装置毎に設けられるとともに前記接続情報格納
部に格納された前記接続情報に基づいて前記下位インタ
フェース制御部に供給される電源の投入または切断のい
ずれかを指示する電源制御指示部とを含むことを特徴と
する周辺制御装置。 - 【請求項２】中央処理装置と周辺装置との間に接続され
る周辺制御装置において、 前記周辺装置毎に設けられるとともに前記周辺装置との
間のデータ通信の制御を行う下位インタフェース制御部
と、 前記中央処理装置から送出されるとともに前記周辺装置
が論理的に接続されているか否かが示される接続情報が
格納される接続情報格納部と、 この接続情報格納部に格納される前記接続情報に基づい
て前記下位インタフェース制御部に供給される電源の投
入または切断のいずれかを指示するとともに前記周辺装
置の電源の投入または切断のいずれかを指示する電源制
御命令を前記周辺装置に送出する電源制御指示部とを含
むことを特徴とする周辺制御装置。 - 【請求項３】請求項２記載の周辺制御装置に接続される
前記周辺装置において、 デバイス部と、 このデバイス部に電源を供給する電源部と、 前記周辺制御装置からの前記電源制御命令を受信するイ
ンタフェース制御部と、 このインタフェース制御部が受信した前記電源制御命令
をデコードする電源制御命令デコード部と、 この電源制御命令デコード部のデコード結果により前記
電源部の電源をオン／オフ制御する電源オン／オフ制御
部とを含むことを特徴とする周辺装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5115105A JP2671750B2 (ja) | 1993-05-18 | 1993-05-18 | 周辺制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5115105A JP2671750B2 (ja) | 1993-05-18 | 1993-05-18 | 周辺制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06342329A JPH06342329A (ja) | 1994-12-13 |
| JP2671750B2 true JP2671750B2 (ja) | 1997-10-29 |
Family
ID=14654358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5115105A Expired - Lifetime JP2671750B2 (ja) | 1993-05-18 | 1993-05-18 | 周辺制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2671750B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6782480B2 (en) * | 2000-12-21 | 2004-08-24 | Sun Microsystems, Inc. | Method and apparatus for accessing system information |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5483335A (en) * | 1977-12-16 | 1979-07-03 | Toshiba Corp | Power source controller |
| JPS57155633A (en) * | 1981-03-20 | 1982-09-25 | Canon Inc | Data terminal device |
| JPH03111919A (ja) * | 1989-09-26 | 1991-05-13 | Canon Inc | インタフエース装置 |
| JPH0561573A (ja) * | 1991-09-03 | 1993-03-12 | Ricoh Co Ltd | 情報処理装置および電源制御方法 |
-
1993
- 1993-05-18 JP JP5115105A patent/JP2671750B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06342329A (ja) | 1994-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7539808B2 (en) | Information processing apparatus, information processing system, and program | |
| US7007185B2 (en) | Information storage apparatus including an uninterruptible power supply (UPS) and an interlock control method of the same | |
| US5299322A (en) | Computer system with improved interface control of an I/O expansion unit | |
| JPH06289955A (ja) | 着脱型情報処理装置 | |
| KR100448274B1 (ko) | 대기전력 차단 및 절전을 위한 전원공급 제어장치, 그 제어 방법 및 절전 시스템 | |
| JP2671750B2 (ja) | 周辺制御装置 | |
| JPH0594236A (ja) | 電源制御装置 | |
| JPH06149718A (ja) | 入出力装置の切り替え方式 | |
| JP3076196B2 (ja) | コンピュータシステム及びその通信方法 | |
| JPH0713787A (ja) | 情報処理装置 | |
| JP2000341430A (ja) | 通信装置 | |
| JP3178071B2 (ja) | 電子機器 | |
| JP3271698B2 (ja) | 周辺装置電源切断システム | |
| JPH0869346A (ja) | メモリ書き換え装置 | |
| JP2002163049A (ja) | コンピュータシステムおよびそれに搭載されるパワーマネージメントユニット | |
| JPH086679A (ja) | 小規模情報処理システム | |
| KR100350480B1 (ko) | 초기 동작모듈을 결정하기 위한 이중화모듈 제어장치 및 방법 | |
| JPH10171564A (ja) | 電子機器の表示制御方法及びコンピュータシステム | |
| JPH0720972A (ja) | 活線挿抜装置 | |
| JPS6077216A (ja) | 自動運転制御装置 | |
| JP3018373B2 (ja) | 情報処理装置 | |
| JPH07212551A (ja) | プリンタ装置 | |
| JP2001005573A (ja) | コンピュータ及びコンピュータシステム | |
| JPH1063378A (ja) | 電源制御装置、電源制御システム、電源制御方法および 電源制御用プログラムを記憶した記憶媒体 | |
| JPH02185136A (ja) | ワークステーションアドレス設定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970610 |