JPH0594236A - 電源制御装置 - Google Patents
電源制御装置Info
- Publication number
- JPH0594236A JPH0594236A JP3278601A JP27860191A JPH0594236A JP H0594236 A JPH0594236 A JP H0594236A JP 3278601 A JP3278601 A JP 3278601A JP 27860191 A JP27860191 A JP 27860191A JP H0594236 A JPH0594236 A JP H0594236A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- power
- cpu
- resume
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4403—Processor initialisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Power Sources (AREA)
- Stand-By Power Supply Arrangements (AREA)
Abstract
(57)【要約】
【目的】電池電源とメイン電源の駆動で作動するデータ
処理装置に適用される電源制御装置において、システム
電源のオン／オフを確実かつ細かに制御してレジューム
処理を実現可能とする。 【構成】レジュームモード／ブートモードの設定内容を
保持するレジスタを備えた電源管理機能を有するＣＰＵ
12とシステムＢＩＯＳ13と電源コントローラ14との間で
レジュームモード／ブートモードを判別し、電源オン時
及び電源オフ時のシーケンスを制御する。
処理装置に適用される電源制御装置において、システム
電源のオン／オフを確実かつ細かに制御してレジューム
処理を実現可能とする。 【構成】レジュームモード／ブートモードの設定内容を
保持するレジスタを備えた電源管理機能を有するＣＰＵ
12とシステムＢＩＯＳ13と電源コントローラ14との間で
レジュームモード／ブートモードを判別し、電源オン時
及び電源オフ時のシーケンスを制御する。
Description
【０００１】
【産業上の利用分野】本発明は、電池電源による駆動で
作動するパーソナルコンピュータ等のデータ処理装置に
適用される電源制御装置に関する。
作動するパーソナルコンピュータ等のデータ処理装置に
適用される電源制御装置に関する。
【０００２】
【従来の技術】携帯性を重視した電池電源により駆動さ
れるパーソナルコンピュータにおいては、電源オフ時に
メモリの内容等を保存して次の電源オン時に前電源オフ
時と同じ状態を復元するレジューム機能を有するものが
あった。このレジューム機能は、パーソナルコンピュー
タ内部のシステム基本入出力オペレーティングシステム
（以下「システムＢＩＯＳ」と略称する）と電源制御を
行なう電源コントローラとによる制御で実現されるもの
で、その内容は以下に示すようになる。
れるパーソナルコンピュータにおいては、電源オフ時に
メモリの内容等を保存して次の電源オン時に前電源オフ
時と同じ状態を復元するレジューム機能を有するものが
あった。このレジューム機能は、パーソナルコンピュー
タ内部のシステム基本入出力オペレーティングシステム
（以下「システムＢＩＯＳ」と略称する）と電源制御を
行なう電源コントローラとによる制御で実現されるもの
で、その内容は以下に示すようになる。
【０００３】すなわち、まず電源コントローラが電源ス
イッチのオフあるいは電池電圧の降下により電源をオフ
する条件となった際にこれを検知し、システムＢＩＯＳ
に対して電源オフの要求コマンドを送出する。
イッチのオフあるいは電池電圧の降下により電源をオフ
する条件となった際にこれを検知し、システムＢＩＯＳ
に対して電源オフの要求コマンドを送出する。
【０００４】この電源オフ要求コマンドによりシステム
ＢＩＯＳは、レジューム機能を実行しないブートモード
とレジュームモードのいずれが設定されているかの判定
を行ない、ブートモードであれば電源コントローラに電
源オフの許可コマンドを送出してシステム内のすべての
電源をオフさせ、レジュームモードであればＣＰＵ内の
レジスタ等の内容をバックアップ用メモリに退避させる
レジューム処理を行なった後に電源コントローラに電源
オフの許可コマンドを送出して必要なデバイス以外の電
源をオフさせるものである。
ＢＩＯＳは、レジューム機能を実行しないブートモード
とレジュームモードのいずれが設定されているかの判定
を行ない、ブートモードであれば電源コントローラに電
源オフの許可コマンドを送出してシステム内のすべての
電源をオフさせ、レジュームモードであればＣＰＵ内の
レジスタ等の内容をバックアップ用メモリに退避させる
レジューム処理を行なった後に電源コントローラに電源
オフの許可コマンドを送出して必要なデバイス以外の電
源をオフさせるものである。
【０００５】しかるに、近年、レジューム処理等の電源
管理機能を有するＣＰＵセットが開発され、該ＣＰＵセ
ットとシステムＢＩＯＳとによる構成で電源を制御し、
レジューム処理を行なうことが可能となった。
管理機能を有するＣＰＵセットが開発され、該ＣＰＵセ
ットとシステムＢＩＯＳとによる構成で電源を制御し、
レジューム処理を行なうことが可能となった。
【０００６】
【発明が解決しようとする課題】しかしながら上記電源
管理機能を有するＣＰＵセットとシステムＢＩＯＳとで
電源を制御する場合、電源オフの状態で電源オンを指示
する電源スイッチの操作がなされたことを知る、レジュ
ーム時のバックアップ用電圧の供給源を電源オン字には
メイン電源、電源オフ時には電池電源に切換える、シス
テムへのリセット信号をレジュームモード／ブートモー
ドに応じて出力する、電源周りのエラーを検出し、電源
の異常時処理を行なう、等の電源のオン／オフに関わら
ない細かい制御を行なうことができないという欠点があ
った。
管理機能を有するＣＰＵセットとシステムＢＩＯＳとで
電源を制御する場合、電源オフの状態で電源オンを指示
する電源スイッチの操作がなされたことを知る、レジュ
ーム時のバックアップ用電圧の供給源を電源オン字には
メイン電源、電源オフ時には電池電源に切換える、シス
テムへのリセット信号をレジュームモード／ブートモー
ドに応じて出力する、電源周りのエラーを検出し、電源
の異常時処理を行なう、等の電源のオン／オフに関わら
ない細かい制御を行なうことができないという欠点があ
った。
【０００７】また、上記電源管理機能を有するＣＰＵセ
ットは、ＣＰＵ自体にバックアップ機能を有しており、
サスペンドモードと呼ばれるバックアップのためのモー
ドに入ると消費電流を大幅に低減させることができると
いう特徴を有している。このＣＰＵセットでレジューム
処理を行なうためには、電源オフ時に電源を供給しなけ
ればならず、かつ通常モードとサスペンドモードでは消
費電流に大きな違いがあるため、両モードそれぞれで電
源効率が悪化しないようにしなければならない。さらに
上記ＣＰＵセットは、サスペンドモードの設定に特別な
処理を行なわなくてはならず、電源オフ時に電源を供給
する際にはＣＰＵセットがサスペンドモードに入ってい
るかどうかを確認する必要がある。そして、もしサスペ
ンドモードに入っていない状態で電源オフ時に電源を供
給するとＣＰＵセットが暴走してしまうという問題を有
している。
ットは、ＣＰＵ自体にバックアップ機能を有しており、
サスペンドモードと呼ばれるバックアップのためのモー
ドに入ると消費電流を大幅に低減させることができると
いう特徴を有している。このＣＰＵセットでレジューム
処理を行なうためには、電源オフ時に電源を供給しなけ
ればならず、かつ通常モードとサスペンドモードでは消
費電流に大きな違いがあるため、両モードそれぞれで電
源効率が悪化しないようにしなければならない。さらに
上記ＣＰＵセットは、サスペンドモードの設定に特別な
処理を行なわなくてはならず、電源オフ時に電源を供給
する際にはＣＰＵセットがサスペンドモードに入ってい
るかどうかを確認する必要がある。そして、もしサスペ
ンドモードに入っていない状態で電源オフ時に電源を供
給するとＣＰＵセットが暴走してしまうという問題を有
している。
【０００８】本発明は上記のような実情に鑑みてなされ
たもので、その目的とするところは、電源管理機能を有
するＣＰＵセットを有効に活用し、システム電源のオン
／オフを確実かつ細かに制御してレジューム処理を実現
することが可能な電源制御装置を提供することにある。
たもので、その目的とするところは、電源管理機能を有
するＣＰＵセットを有効に活用し、システム電源のオン
／オフを確実かつ細かに制御してレジューム処理を実現
することが可能な電源制御装置を提供することにある。
【０００９】
【課題を解決するための手段及び作用】すなわち本発明
は、電池電源とメイン電源の駆動で作動するデータ処理
装置に適用される電源制御装置において、レジュームモ
ード／ブートモードの設定内容を保持するレジスタを備
えた電源管理機能を有するＣＰＵとシステムＢＩＯＳと
電源コントローラとの間でレジュームモード／ブートモ
ードを判別し、電源オン時及び電源オフ時のシーケンス
を制御するようにしたもので、システム電源のオン／オ
フを確実かつ細かに制御してレジューム処理を実現でき
る。
は、電池電源とメイン電源の駆動で作動するデータ処理
装置に適用される電源制御装置において、レジュームモ
ード／ブートモードの設定内容を保持するレジスタを備
えた電源管理機能を有するＣＰＵとシステムＢＩＯＳと
電源コントローラとの間でレジュームモード／ブートモ
ードを判別し、電源オン時及び電源オフ時のシーケンス
を制御するようにしたもので、システム電源のオン／オ
フを確実かつ細かに制御してレジューム処理を実現でき
る。
【００１０】
【実施例】以下本発明を携帯型のパーソナルコンピュー
タに適用した場合の一実施例について図面を参照して説
明する。
タに適用した場合の一実施例について図面を参照して説
明する。
【００１１】図１はその機能回路構成を示すもので、11
はパーソナルコンピュータのシステム全体（以下「パソ
コンシステム」と略称する）、12は図示しないがレジュ
ームモード／ブートモードの設定内容を保持するレジス
タを備えた電源管理機能を有するＣＰＵ、13はシステム
ＢＩＯＳである。ＣＰＵ12は、電源コントローラ14から
のレジューム処理を要求する退避／レジューム信号の入
力で該レジスタの保持内容を判別し、電源コントローラ
14とバックアップ電源17とにレジューム処理を許可する
電源ステータス信号を出力する。
はパーソナルコンピュータのシステム全体（以下「パソ
コンシステム」と略称する）、12は図示しないがレジュ
ームモード／ブートモードの設定内容を保持するレジス
タを備えた電源管理機能を有するＣＰＵ、13はシステム
ＢＩＯＳである。ＣＰＵ12は、電源コントローラ14から
のレジューム処理を要求する退避／レジューム信号の入
力で該レジスタの保持内容を判別し、電源コントローラ
14とバックアップ電源17とにレジューム処理を許可する
電源ステータス信号を出力する。
【００１２】電源コントローラ14は、上記システムＢＩ
ＯＳ13との間でのコマンドのシリアル通信に基づき、電
源スイッチ（図示せず）の操作を検知してＣＰＵ12との
間で上記退避／レジューム信号、電源ステータス信号の
送受を行なうと共に、上記パソコンシステム11にシステ
ム全体のリセットを行なうためのリセット信号を、メイ
ン電源15にオン／オフを指示するメイン信号を、バック
アップ電源17に供給元の切換えを指示するドライブ信号
をそれぞれ出力する。
ＯＳ13との間でのコマンドのシリアル通信に基づき、電
源スイッチ（図示せず）の操作を検知してＣＰＵ12との
間で上記退避／レジューム信号、電源ステータス信号の
送受を行なうと共に、上記パソコンシステム11にシステ
ム全体のリセットを行なうためのリセット信号を、メイ
ン電源15にオン／オフを指示するメイン信号を、バック
アップ電源17に供給元の切換えを指示するドライブ信号
をそれぞれ出力する。
【００１３】メイン電源15は、電源コントローラ14から
のメイン信号に応じてオン／オフ制御され、オン時には
パソコンシステム11に＋１２［Ｖ］と−９［Ｖ］の電圧
を供給する一方、上記バックアップ電源17とパソコンシ
ステム11に電源電圧ＶＣＣ（＋５［Ｖ］）を供給する。
のメイン信号に応じてオン／オフ制御され、オン時には
パソコンシステム11に＋１２［Ｖ］と−９［Ｖ］の電圧
を供給する一方、上記バックアップ電源17とパソコンシ
ステム11に電源電圧ＶＣＣ（＋５［Ｖ］）を供給する。
【００１４】バックアップ電源17は、ＣＰＵ12からの電
源ステータス信号と電源コントローラ14からのドライブ
信号により電池16からの供給電圧ＢＡＴとメイン電源15
からの電源電圧のいずれかを切換え選択してレジューム
用のバックアップ電圧ＲＡＭＶをパソコンシステム11へ
供給する。
源ステータス信号と電源コントローラ14からのドライブ
信号により電池16からの供給電圧ＢＡＴとメイン電源15
からの電源電圧のいずれかを切換え選択してレジューム
用のバックアップ電圧ＲＡＭＶをパソコンシステム11へ
供給する。
【００１５】次いで、上記バックアップ電源17内の詳細
な回路構成について図２により述べる。バックアップ電
源17においては、ＣＰＵ12からの電源ステータス信号が
抵抗26を介してソース端子を接地したＰチャネルのＦＥ
Ｔ25のゲート端子に接続され、さらにこのＦＥＴ25のド
レイン端子がソース端子を接地したＰチャネルのＦＥＴ
24のゲート端子に接続される。このＦＥＴ24のドレイン
端子は、ゲート−ソース間を抵抗23を介して接続したＮ
チャネルのＦＥＴ22に接続され、このＦＥＴ22のソース
端子に上記電池16からの供給電圧ＢＡＴが印加される。
な回路構成について図２により述べる。バックアップ電
源17においては、ＣＰＵ12からの電源ステータス信号が
抵抗26を介してソース端子を接地したＰチャネルのＦＥ
Ｔ25のゲート端子に接続され、さらにこのＦＥＴ25のド
レイン端子がソース端子を接地したＰチャネルのＦＥＴ
24のゲート端子に接続される。このＦＥＴ24のドレイン
端子は、ゲート−ソース間を抵抗23を介して接続したＮ
チャネルのＦＥＴ22に接続され、このＦＥＴ22のソース
端子に上記電池16からの供給電圧ＢＡＴが印加される。
【００１６】しかして、ＦＥＴ22のドレイン端子は選択
回路21の入力端子ＢＡＴに接続され、同選択回路21の入
力端子ＶＩＮにメイン電源15からの電源電圧ＶＣＣが直
接入力される。この選択回路21は、選択入力端子ＳＥＬ
に入力される電源コントローラ14からのドライブ信号が
“Ｈ”レベルであれば入力端子ＶＩＮに印加される電圧
ＶＣＣを、“Ｌ”レベルであれば入力端子ＢＡＴに印加
される電圧ＢＡＴを選択してバックアップ電圧ＲＡＭＶ
として上記パソコンシステム11へ出力するもので、この
バックアップ電圧ＲＡＭＶはまた、抵抗28を介して上記
ＦＥＴ24のゲート端子に、抵抗27，26を介して上記ＦＥ
Ｔ25のゲート端子にそれぞれ印加される。
回路21の入力端子ＢＡＴに接続され、同選択回路21の入
力端子ＶＩＮにメイン電源15からの電源電圧ＶＣＣが直
接入力される。この選択回路21は、選択入力端子ＳＥＬ
に入力される電源コントローラ14からのドライブ信号が
“Ｈ”レベルであれば入力端子ＶＩＮに印加される電圧
ＶＣＣを、“Ｌ”レベルであれば入力端子ＢＡＴに印加
される電圧ＢＡＴを選択してバックアップ電圧ＲＡＭＶ
として上記パソコンシステム11へ出力するもので、この
バックアップ電圧ＲＡＭＶはまた、抵抗28を介して上記
ＦＥＴ24のゲート端子に、抵抗27，26を介して上記ＦＥ
Ｔ25のゲート端子にそれぞれ印加される。
【００１７】図３は上記バックアップ電源17とその周辺
のより具体的な回路構成を示すものである。同図でＡＣ
アダプタ36と着脱可能なメインバッテリ37は共に上記メ
イン電源15を構成してパソコンシステム11動作時の電源
供給を行なうもので、その供給電圧はそれぞれダイオー
ド40，41を介した後に、ＤＣ／ＤＣコンバータ31に印加
される一方、ダイオード42を介して上記ＦＥＴ22のソー
ス端子に印加される。また、上記電池16を構成するサブ
バッテリ38の供給電圧はダイオード43を介して同ＦＥＴ
22のソース端子に印加される。このＦＥＴ22のドレイン
端子がＤＣ／ＤＣコンバータ32の入力端子に接続され
る。
のより具体的な回路構成を示すものである。同図でＡＣ
アダプタ36と着脱可能なメインバッテリ37は共に上記メ
イン電源15を構成してパソコンシステム11動作時の電源
供給を行なうもので、その供給電圧はそれぞれダイオー
ド40，41を介した後に、ＤＣ／ＤＣコンバータ31に印加
される一方、ダイオード42を介して上記ＦＥＴ22のソー
ス端子に印加される。また、上記電池16を構成するサブ
バッテリ38の供給電圧はダイオード43を介して同ＦＥＴ
22のソース端子に印加される。このＦＥＴ22のドレイン
端子がＤＣ／ＤＣコンバータ32の入力端子に接続され
る。
【００１８】上記ＤＣ／ＤＣコンバータ31とＤＣ／ＤＣ
コンバータ32及びダイオード44により上記選択回路21を
構成するもので、ＤＣ／ＤＣコンバータ31は電源コント
ローラ14からのドライブ信号によりメイン電源15を構成
するＡＣアダプタ36、メインバッテリ37からの供給電圧
を変圧して＋１２［Ｖ］、−９［Ｖ］及び＋５［Ｖ］
（ＶＣＣ）の電源電圧を作成してパソコンシステム11に
供給する。また、このＤＣ／ＤＣコンバータ31の＋５
［Ｖ］の電源電圧の出力ラインのみは上記ダイオード44
を介してＤＣ／ＤＣコンバータ32の出力端子に接続され
る。ＤＣ／ＤＣコンバータ32は、ＦＥＴ22を介してサブ
バッテリ38（電池16）から印加される供給電圧により＋
５［Ｖ］のバックアップ電圧ＲＡＭＶを作成し、パソコ
ンシステム11へ供給すると共に上記抵抗28，27の一端と
ＣＰＵ12とに供給する。
コンバータ32及びダイオード44により上記選択回路21を
構成するもので、ＤＣ／ＤＣコンバータ31は電源コント
ローラ14からのドライブ信号によりメイン電源15を構成
するＡＣアダプタ36、メインバッテリ37からの供給電圧
を変圧して＋１２［Ｖ］、−９［Ｖ］及び＋５［Ｖ］
（ＶＣＣ）の電源電圧を作成してパソコンシステム11に
供給する。また、このＤＣ／ＤＣコンバータ31の＋５
［Ｖ］の電源電圧の出力ラインのみは上記ダイオード44
を介してＤＣ／ＤＣコンバータ32の出力端子に接続され
る。ＤＣ／ＤＣコンバータ32は、ＦＥＴ22を介してサブ
バッテリ38（電池16）から印加される供給電圧により＋
５［Ｖ］のバックアップ電圧ＲＡＭＶを作成し、パソコ
ンシステム11へ供給すると共に上記抵抗28，27の一端と
ＣＰＵ12とに供給する。
【００１９】上記抵抗28，27とＦＥＴ24，25は、スイッ
チング制御回路34を構成し、ＣＰＵ12からの電源ステー
タス信号に応じてレジュームモードが設定されていない
状態での電源オフ時にＣＰＵ12に過電流が流れないよう
にスイッチング動作する。
チング制御回路34を構成し、ＣＰＵ12からの電源ステー
タス信号に応じてレジュームモードが設定されていない
状態での電源オフ時にＣＰＵ12に過電流が流れないよう
にスイッチング動作する。
【００２０】次に上記実施例の動作について説明する。
【００２１】まず、図３に示す回路構成における動作に
ついて先に説明する。
ついて先に説明する。
【００２２】ＡＣアダプタ36、メインバッテリ37及びサ
ブバッテリ38からの電源供給がなく、回路が全く動作し
ない状態では、バックアップ電圧ＲＡＭＶが出力されな
いため、スイッチング制御回路34内のＦＥＴ24はオフと
なり、したがってＦＥＴ22もオフとなる。
ブバッテリ38からの電源供給がなく、回路が全く動作し
ない状態では、バックアップ電圧ＲＡＭＶが出力されな
いため、スイッチング制御回路34内のＦＥＴ24はオフと
なり、したがってＦＥＴ22もオフとなる。
【００２３】この状態からＡＣアダプタ36により通電す
るかあるいは十分充電されたメインバッテリ37を装着
し、電源オンを指示するスイッチが操作されると、電源
コントローラ14からのドライブ信号が“Ｈ”レベルとな
り、ＤＣ／ＤＣコンバータ31を起動させてパソコンシス
テム11及びバックアップ電源17への＋１２［Ｖ］、−９
［Ｖ］及び＋５［Ｖ］（ＶＣＣ）の電源供給を開始す
る。
るかあるいは十分充電されたメインバッテリ37を装着
し、電源オンを指示するスイッチが操作されると、電源
コントローラ14からのドライブ信号が“Ｈ”レベルとな
り、ＤＣ／ＤＣコンバータ31を起動させてパソコンシス
テム11及びバックアップ電源17への＋１２［Ｖ］、−９
［Ｖ］及び＋５［Ｖ］（ＶＣＣ）の電源供給を開始す
る。
【００２４】この電源オン状態では、ＣＰＵ12からの電
源ステータス信号は“Ｈ”レベルとなり、かつ、バック
アップ電圧ＲＡＭＶが供給されているためにＦＥＴ25は
オンし、ＦＥＴ24はオフとなるため、ＦＥＴ22もオフと
なる。
源ステータス信号は“Ｈ”レベルとなり、かつ、バック
アップ電圧ＲＡＭＶが供給されているためにＦＥＴ25は
オンし、ＦＥＴ24はオフとなるため、ＦＥＴ22もオフと
なる。
【００２５】この状態で電源オフを指示するために電源
スイッチが操作されると、ＣＰＵ12はサスペンドモード
に入って電源ステータス信号は“Ｌ”レベルとなる。そ
のため、ＦＥＴ25はオフとなり、ＦＥＴ24はオンとな
る。その結果、ＦＥＴ22もオンとなる。
スイッチが操作されると、ＣＰＵ12はサスペンドモード
に入って電源ステータス信号は“Ｌ”レベルとなる。そ
のため、ＦＥＴ25はオフとなり、ＦＥＴ24はオンとな
る。その結果、ＦＥＴ22もオンとなる。
【００２６】また、電源ステータス信号が“Ｌ”レベル
となるのに連動して電源コントローラ14はドライブ信号
を“Ｌ”レベルとするが、この間には時間があるので、
ドライブ信号が“Ｌ”レベルとなるまでにはすでにＦＥ
Ｔ22はオンとなり、サブバッテリ38からの電圧がＤＣ／
ＤＣコンバータ32に供給される。そのため、ＤＣ／ＤＣ
コンバータ32はバックアップ電圧ＲＡＭＶを作成してパ
ソコンシステム11及びＣＰＵ12へ供給する。
となるのに連動して電源コントローラ14はドライブ信号
を“Ｌ”レベルとするが、この間には時間があるので、
ドライブ信号が“Ｌ”レベルとなるまでにはすでにＦＥ
Ｔ22はオンとなり、サブバッテリ38からの電圧がＤＣ／
ＤＣコンバータ32に供給される。そのため、ＤＣ／ＤＣ
コンバータ32はバックアップ電圧ＲＡＭＶを作成してパ
ソコンシステム11及びＣＰＵ12へ供給する。
【００２７】このように、電源スイッチをオフとした状
態でもＣＰＵ12に対してはサスペンドモード時のバック
アップ電圧ＲＡＭＶが確実に供給され、ＣＰＵ12内のレ
ジスタ等のデータのバックアップが可能となる。
態でもＣＰＵ12に対してはサスペンドモード時のバック
アップ電圧ＲＡＭＶが確実に供給され、ＣＰＵ12内のレ
ジスタ等のデータのバックアップが可能となる。
【００２８】次いで、上記図１に示したシステム全体の
回路での電源オン時と電源オフ時それぞれのブートモー
ド、レジュームモードでの制御シーケンスを説明する。
回路での電源オン時と電源オフ時それぞれのブートモー
ド、レジュームモードでの制御シーケンスを説明する。
【００２９】図４はブートモードを設定した状態での電
源オン時の動作を示すものである。図４（２）に示すよ
うに電源オフの状態ではＣＰＵ12は電源ステータス信号
を“Ｈ”レベルに保持するため、図４（８）に示す如く
バックアップ電圧ＲＡＭＶは出力されない。
源オン時の動作を示すものである。図４（２）に示すよ
うに電源オフの状態ではＣＰＵ12は電源ステータス信号
を“Ｈ”レベルに保持するため、図４（８）に示す如く
バックアップ電圧ＲＡＭＶは出力されない。
【００３０】その後、電源コントローラ14が図４（１）
に示すように電源オンを指示するスイッチ入力を検知す
ると、ＲＡＭＶの電位（０［Ｖ］）を測定してブートモ
ードであると判断し、メイン電源15へのメイン信号を図
４（４）に示すように“Ｈ”レベルとする。
に示すように電源オンを指示するスイッチ入力を検知す
ると、ＲＡＭＶの電位（０［Ｖ］）を測定してブートモ
ードであると判断し、メイン電源15へのメイン信号を図
４（４）に示すように“Ｈ”レベルとする。
【００３１】メイン電源15が起動されて＋１２［Ｖ］、
−９［Ｖ］及び図４（７）に示すＶＣＣの電源供給が開
始されると、このＶＣＣにより図４（８）に示すように
バックアップ電圧ＲＡＭＶの供給も開始される。このＲ
ＡＭＶの供給と同時に、図４（６）に示すリセット信号
により一定時間パソコンシステム11全体がリセットさ
れ、以後、通常の動作が実行される。
−９［Ｖ］及び図４（７）に示すＶＣＣの電源供給が開
始されると、このＶＣＣにより図４（８）に示すように
バックアップ電圧ＲＡＭＶの供給も開始される。このＲ
ＡＭＶの供給と同時に、図４（６）に示すリセット信号
により一定時間パソコンシステム11全体がリセットさ
れ、以後、通常の動作が実行される。
【００３２】図５はレジュームモードを設定した状態で
の電源オン時の動作を示すものである。図５（２）に示
すように電源オフの状態ではＣＰＵ12は電源ステータス
信号を“Ｌ”レベルに保持するため、図５（８）に示す
如くバックアップ電圧ＲＡＭＶは電池16からの供給電圧
により＋５［Ｖ］が維持される。
の電源オン時の動作を示すものである。図５（２）に示
すように電源オフの状態ではＣＰＵ12は電源ステータス
信号を“Ｌ”レベルに保持するため、図５（８）に示す
如くバックアップ電圧ＲＡＭＶは電池16からの供給電圧
により＋５［Ｖ］が維持される。
【００３３】その後、電源コントローラ14が図５（１）
に示すように電源オンを指示するスイッチ入力を検知す
ると、ＲＡＭＶの電位（５［Ｖ］）を測定してレジュー
ムモードであると判断し、メイン電源15へのメイン信号
を図５（４）に示すように“Ｈ”レベルとすると共に、
上記図３の動作で示した如く若干の時間差をもってバッ
クアップ電源17へのドライブ信号を図５（５）に示す如
く“Ｈ”レベルとする。
に示すように電源オンを指示するスイッチ入力を検知す
ると、ＲＡＭＶの電位（５［Ｖ］）を測定してレジュー
ムモードであると判断し、メイン電源15へのメイン信号
を図５（４）に示すように“Ｈ”レベルとすると共に、
上記図３の動作で示した如く若干の時間差をもってバッ
クアップ電源17へのドライブ信号を図５（５）に示す如
く“Ｈ”レベルとする。
【００３４】このメイン信号とドライブ信号によりメイ
ン電源15が起動されて＋１２［Ｖ］、−９［Ｖ］及び図
５（７）に示すＶＣＣの電源供給が開始され、図５
（８）に示すバックアップ電圧ＲＡＭＶは電池16からの
供給電圧からメイン電源15からのＶＣＣに切換えられ、
そのままＲＡＭＶが維持される。
ン電源15が起動されて＋１２［Ｖ］、−９［Ｖ］及び図
５（７）に示すＶＣＣの電源供給が開始され、図５
（８）に示すバックアップ電圧ＲＡＭＶは電池16からの
供給電圧からメイン電源15からのＶＣＣに切換えられ、
そのままＲＡＭＶが維持される。
【００３５】その後、図５（３）に示すように電源コン
トローラ14がＣＰＵ12への退避／レジューム信号を一定
時間だけ“Ｌ”レベルに落とし、レジューム処理を実行
させる。
トローラ14がＣＰＵ12への退避／レジューム信号を一定
時間だけ“Ｌ”レベルに落とし、レジューム処理を実行
させる。
【００３６】レジューム処理が終了した後、その旨を示
す如くＣＰＵ12から電源コントローラ14への電源ステー
タス信号を図５（２）に示すように“Ｈ”レベルとする
と、電源コントローラ14はこれを監視して以後、通常の
動作を実行する。
す如くＣＰＵ12から電源コントローラ14への電源ステー
タス信号を図５（２）に示すように“Ｈ”レベルとする
と、電源コントローラ14はこれを監視して以後、通常の
動作を実行する。
【００３７】また、図６はブートモードを設定した状態
での電源オフ時の動作を示すものである。電源コントロ
ーラ14が電源オフとなるような条件、すなわち電源スイ
ッチが図６（１）に示すように操作されるか、あるいは
メイン電源15のメインバッテリ37の電圧が一定レベル以
下に降下すると、電源コントローラ14は図６（３）に示
すようにＣＰＵ12に対して退避／レジューム信号を一定
時間“Ｌ”レベルに落とすと共に、システムＢＩＯＳ13
に電源オフを要求するコマンドを送信する。
での電源オフ時の動作を示すものである。電源コントロ
ーラ14が電源オフとなるような条件、すなわち電源スイ
ッチが図６（１）に示すように操作されるか、あるいは
メイン電源15のメインバッテリ37の電圧が一定レベル以
下に降下すると、電源コントローラ14は図６（３）に示
すようにＣＰＵ12に対して退避／レジューム信号を一定
時間“Ｌ”レベルに落とすと共に、システムＢＩＯＳ13
に電源オフを要求するコマンドを送信する。
【００３８】システムＢＩＯＳ13はこのコマンドに対応
して図６（２）に示す如くＣＰＵ12の出力する電源ステ
ータス信号を“Ｈ”レベルに維持させる一方、電源コン
トローラ14へ電源オフを許可するコマンドを送信する。
して図６（２）に示す如くＣＰＵ12の出力する電源ステ
ータス信号を“Ｈ”レベルに維持させる一方、電源コン
トローラ14へ電源オフを許可するコマンドを送信する。
【００３９】電源コントローラ14は、このコマンドの受
信により図６（６）に示すようにリセット信号を一定時
間“Ｌ”レベルとしてパソコンシステム11全体をリセッ
トすると共に、図６（４）に示すメイン信号及び図６
（５）に示すドライブ信号を共に“Ｌ”レベルとしてバ
ックアップ電圧ＲＡＭＶの供給元を電池16からメイン電
源15に切換えさせる。
信により図６（６）に示すようにリセット信号を一定時
間“Ｌ”レベルとしてパソコンシステム11全体をリセッ
トすると共に、図６（４）に示すメイン信号及び図６
（５）に示すドライブ信号を共に“Ｌ”レベルとしてバ
ックアップ電圧ＲＡＭＶの供給元を電池16からメイン電
源15に切換えさせる。
【００４０】したがって、図６（２）に示す如く電源ス
テータス信号は“Ｈ”レベルに依然維持されているの
で、上記バックアップ電源17内のスイッチング制御回路
34によりバックアップ電圧ＲＡＭＶはメイン信号によっ
て図６（７）に示す如く供給が停止された電圧ＶＣＣに
連動し、図６（８）に示すように出力されなくなる。
テータス信号は“Ｈ”レベルに依然維持されているの
で、上記バックアップ電源17内のスイッチング制御回路
34によりバックアップ電圧ＲＡＭＶはメイン信号によっ
て図６（７）に示す如く供給が停止された電圧ＶＣＣに
連動し、図６（８）に示すように出力されなくなる。
【００４１】図７はレジュームモードを設定した状態で
の電源オフ時の動作を示すものである。電源コントロー
ラ14が電源オフとなるような条件、すなわち電源スイッ
チが図７（１）に示すように操作されるか、あるいはメ
イン電源15のメインバッテリ37の電圧が一定レベル以下
に降下すると、電源コントローラ14は図７（３）に示す
ようにＣＰＵ12に対して退避／レジューム信号を一定時
間“Ｌ”レベルに落とすと共に、システムＢＩＯＳ13に
電源オフを要求するコマンドを送信する。
の電源オフ時の動作を示すものである。電源コントロー
ラ14が電源オフとなるような条件、すなわち電源スイッ
チが図７（１）に示すように操作されるか、あるいはメ
イン電源15のメインバッテリ37の電圧が一定レベル以下
に降下すると、電源コントローラ14は図７（３）に示す
ようにＣＰＵ12に対して退避／レジューム信号を一定時
間“Ｌ”レベルに落とすと共に、システムＢＩＯＳ13に
電源オフを要求するコマンドを送信する。
【００４２】その後、電源コントローラ14はレジューム
処理が終了して図７（２）に示すようにＣＰＵ12からの
電源ステータス信号が“Ｌ”レベルとなるのを待機し、
“Ｌ”レベルとなったら図７（４）に示すメイン信号及
び図７（５）に示すドライブ信号を共に“Ｌ”レベルと
してバックアップ電圧ＲＡＭＶの供給元を電池16からメ
イン電源15に切換えさせる。
処理が終了して図７（２）に示すようにＣＰＵ12からの
電源ステータス信号が“Ｌ”レベルとなるのを待機し、
“Ｌ”レベルとなったら図７（４）に示すメイン信号及
び図７（５）に示すドライブ信号を共に“Ｌ”レベルと
してバックアップ電圧ＲＡＭＶの供給元を電池16からメ
イン電源15に切換えさせる。
【００４３】ここで図７（２）に示す如く電源ステータ
ス信号は“Ｌ”レベルに依然維持されているので、上記
バックアップ電源17内のスイッチング制御回路34により
バックアップ電圧ＲＡＭＶは電圧ＶＣＣからサブバッテ
リ38（電池16）に切換えられ、メイン電源がオフされて
もバックアップ電圧ＲＡＭＶは５［Ｖ］に維持される。
ス信号は“Ｌ”レベルに依然維持されているので、上記
バックアップ電源17内のスイッチング制御回路34により
バックアップ電圧ＲＡＭＶは電圧ＶＣＣからサブバッテ
リ38（電池16）に切換えられ、メイン電源がオフされて
もバックアップ電圧ＲＡＭＶは５［Ｖ］に維持される。
【００４４】また、エラー検出機能として電圧ＶＣＣ、
ＲＡＭＶの電圧値等を電源コントローラ14で監視し、例
えば次に示すような条件を持たせるものとする。すなわ
ち、 （条件１） 電源ステータス信号が“Ｌ”レベル時にバ
ックアップ電圧ＲＡＭＶの電圧値が０［Ｖ］である。
ＲＡＭＶの電圧値等を電源コントローラ14で監視し、例
えば次に示すような条件を持たせるものとする。すなわ
ち、 （条件１） 電源ステータス信号が“Ｌ”レベル時にバ
ックアップ電圧ＲＡＭＶの電圧値が０［Ｖ］である。
【００４５】（条件２） 退避／レジューム信号により
レジューム処理を実施後、ＣＰＵ12から電源ステータス
信号が戻らない。
レジューム処理を実施後、ＣＰＵ12から電源ステータス
信号が戻らない。
【００４６】このような条件が満足された場合、これを
エラーであるとして検出し、電源をただちにオフする
か、あるいは一旦レジューム処理を終了した後に電源を
オフするなどのエラー処理を実施することも考えられ
る。
エラーであるとして検出し、電源をただちにオフする
か、あるいは一旦レジューム処理を終了した後に電源を
オフするなどのエラー処理を実施することも考えられ
る。
【００４７】
【発明の効果】以上詳記した如く本発明によれば、電池
電源とメイン電源の駆動で作動するデータ処理装置に適
用される電源制御装置において、レジュームモード／ブ
ートモードの設定内容を保持するレジスタを備えた電源
管理機能を有するＣＰＵとシステムＢＩＯＳと電源コン
トローラとの間でレジュームモード／ブートモードを判
別し、電源オン時及び電源オフ時のシーケンスを制御す
るようにしたので、システム電源のオン／オフを確実か
つ細かに制御してレジューム処理を実現することが可能
な電源制御装置を提供することができる。
電源とメイン電源の駆動で作動するデータ処理装置に適
用される電源制御装置において、レジュームモード／ブ
ートモードの設定内容を保持するレジスタを備えた電源
管理機能を有するＣＰＵとシステムＢＩＯＳと電源コン
トローラとの間でレジュームモード／ブートモードを判
別し、電源オン時及び電源オフ時のシーケンスを制御す
るようにしたので、システム電源のオン／オフを確実か
つ細かに制御してレジューム処理を実現することが可能
な電源制御装置を提供することができる。
【図１】本発明の一実施例に係るシステム全体の機能構
成を示すブロック図。
成を示すブロック図。
【図２】図１のバックアップ電源部の詳細な回路構成を
示す図。
示す図。
【図３】図１のバックアップ電源部とその周辺の具体的
な回路構成を示す図。
な回路構成を示す図。
【図４】本発明の一実施例の動作を説明する図。
【図５】本発明の一実施例の動作を説明する図。
【図６】本発明の一実施例の動作を説明する図。
【図７】本発明の一実施例の動作を説明する図。
11…パソコンシステム、12…ＣＰＵ、13…システムＢＩ
ＯＳ、14…電源コントローラ、メイン電源、16…電池、
17…バックアップ電源、21…選択回路、31，32…ＤＣ／
ＤＣコンバータ、34…スイッチング制御回路、36…ＡＣ
アダプタ、37…メインバッテリ、38…サブバッテリ。
ＯＳ、14…電源コントローラ、メイン電源、16…電池、
17…バックアップ電源、21…選択回路、31，32…ＤＣ／
ＤＣコンバータ、34…スイッチング制御回路、36…ＡＣ
アダプタ、37…メインバッテリ、38…サブバッテリ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7832−5Ｂ Ｇ０６Ｆ 1/00 ３４１ Ｋ
Claims (1)
- 【請求項１】 電池電源とメイン電源の駆動で作動する
データ処理装置に適用される電源制御装置において、 上記データ処理装置の電源オフ時に該データ処理装置の
メモリ内容等を保存して次の電源オン時に上記電源オフ
時の状態を復元するレジューム機能の実行の有無を選択
設定する設定手段と、 この設定手段の設定内容を保持し、該設定内容によりレ
ジューム機能の実行の有無を示すモード信号を出力し、
レジューム処理の要求信号の入力に対して内部レジスタ
の内容を退避後にレジューム処理の許可信号を出力する
電源管理機能を有するＣＰＵと、 上記データ処理装置の基本入出力制御を行なう基本入出
力制御手段と、 この基本入出力制御手段の制御に基づいて電源オフの条
件時にこれを検知して上記ＣＰＵに対してレジューム処
理の要求信号を出力し、該ＣＰＵからのレジューム処理
の許可信号の入力により電源の切換信号を出力する電源
コントローラと、 上記ＣＰＵからのレジューム処理の許可信号と上記電源
コントローラからの切換信号に基づき上記電池電源及び
メイン電源のいずれかを切換えて上記データ処理装置の
メモリ及び上記ＣＰＵへ電源供給するバックアップ電源
とを具備したことを特徴とする電源制御装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3278601A JPH0594236A (ja) | 1991-09-30 | 1991-09-30 | 電源制御装置 |
| DE19924293171 DE4293171T1 (de) | 1991-09-30 | 1992-09-30 | Spannungsquellensteuerungssystem |
| PCT/JP1992/001254 WO1993007556A1 (en) | 1991-09-30 | 1992-09-30 | Power supply control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3278601A JPH0594236A (ja) | 1991-09-30 | 1991-09-30 | 電源制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0594236A true JPH0594236A (ja) | 1993-04-16 |
Family
ID=17599545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3278601A Pending JPH0594236A (ja) | 1991-09-30 | 1991-09-30 | 電源制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH0594236A (ja) |
| DE (1) | DE4293171T1 (ja) |
| WO (1) | WO1993007556A1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744285A (ja) * | 1993-07-23 | 1995-02-14 | Internatl Business Mach Corp <Ibm> | 単一スイッチ・サスペンド／レジューム機能を有するデスクトップ・コンピュータ・システム |
| CN102902341A (zh) * | 2011-07-28 | 2013-01-30 | 广达电脑股份有限公司 | 伺服器机柜系统与其操作方法 |
| US9317104B2 (en) | 2011-09-29 | 2016-04-19 | Quanta Computer Inc. | Server cluster and control mechanism thereof |
| JP2017505254A (ja) * | 2014-08-08 | 2017-02-16 | エスゼット ディージェイアイ テクノロジー カンパニー リミテッドＳｚ Ｄｊｉ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ | Ｕａｖのバッテリー電源バックアップシステムおよび方法 |
| US10195952B2 (en) | 2014-11-21 | 2019-02-05 | SZ DJI Technology Co., Ltd. | System and method for managing unmanned aerial vehicles |
| US11332033B2 (en) | 2014-08-08 | 2022-05-17 | SZ DJI Technology Co., Ltd. | Systems and methods for UAV battery exchange |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110457248A (zh) * | 2019-08-07 | 2019-11-15 | 深圳市兴威帆电子技术有限公司 | 一种提高实时时钟芯片串行数据传输的可靠性的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1545169A (en) * | 1977-09-22 | 1979-05-02 | Burroughs Corp | Data processor system including data-save controller for protection against loss of volatile memory information during power failure |
| JPH0327419A (ja) * | 1989-06-23 | 1991-02-05 | Toshiba Corp | パーソナルコンピュータ |
| DE10332078B3 (de) * | 2003-07-11 | 2005-01-13 | Technische Universität Braunschweig Carolo-Wilhelmina | Verfahren zum Zerspanen eines Werkstücks aus einer Titan-Basislegierung |
-
1991
- 1991-09-30 JP JP3278601A patent/JPH0594236A/ja active Pending
-
1992
- 1992-09-30 DE DE19924293171 patent/DE4293171T1/de not_active Withdrawn
- 1992-09-30 WO PCT/JP1992/001254 patent/WO1993007556A1/ja active Application Filing
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744285A (ja) * | 1993-07-23 | 1995-02-14 | Internatl Business Mach Corp <Ibm> | 単一スイッチ・サスペンド／レジューム機能を有するデスクトップ・コンピュータ・システム |
| CN102902341A (zh) * | 2011-07-28 | 2013-01-30 | 广达电脑股份有限公司 | 伺服器机柜系统与其操作方法 |
| CN102902341B (zh) * | 2011-07-28 | 2015-09-30 | 广达电脑股份有限公司 | 伺服器机柜系统与其操作方法 |
| US9317104B2 (en) | 2011-09-29 | 2016-04-19 | Quanta Computer Inc. | Server cluster and control mechanism thereof |
| JP2017505254A (ja) * | 2014-08-08 | 2017-02-16 | エスゼット ディージェイアイ テクノロジー カンパニー リミテッドＳｚ Ｄｊｉ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ | Ｕａｖのバッテリー電源バックアップシステムおよび方法 |
| US11332033B2 (en) | 2014-08-08 | 2022-05-17 | SZ DJI Technology Co., Ltd. | Systems and methods for UAV battery exchange |
| US10195952B2 (en) | 2014-11-21 | 2019-02-05 | SZ DJI Technology Co., Ltd. | System and method for managing unmanned aerial vehicles |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1993007556A1 (en) | 1993-04-15 |
| DE4293171T1 (de) | 1993-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870570A (en) | Control system for multi-processor | |
| KR100316647B1 (ko) | 웨이크 온 랜신호를 이용한 컴퓨터 시스템에서의 파워 제어방법및 그 장치 | |
| JP2747971B2 (ja) | 携帯用情報処理機器の電源供給装置およびその駆動方法 | |
| US5664203A (en) | Peripheral device input-initiated resume system for combined hibernation system and back-up power supply for computer | |
| KR20010038449A (ko) | 여러 전원 관리 상태를 갖는 컴퓨터를 위한 전원 공급 제어 회로 | |
| US6922794B2 (en) | Microcomputer with debug supporting function | |
| JPS61288725A (ja) | 電子機器の電源制御方式 | |
| JPH0594236A (ja) | 電源制御装置 | |
| US6272630B1 (en) | Method and device for reserving wake-up functions of computer system after power loss | |
| US6339340B1 (en) | Apparatus for detecting capacity of a standby power and method therefor | |
| JP2001103740A (ja) | 電源回路 | |
| US5446320A (en) | Circuit for clamping power output to ground while the computer is deactivated | |
| JPH096410A (ja) | プログラマブルコントローラの省電力装置 | |
| JP2997584B2 (ja) | 電源制御装置 | |
| US6262605B1 (en) | Automated line driver control circuit for power managed system | |
| JPH05189100A (ja) | 情報処理装置 | |
| US20080034241A1 (en) | Power management system for use in laptop computer and management method thereof | |
| JP3061943B2 (ja) | 電源制御回路 | |
| JP3373434B2 (ja) | 情報処理装置 | |
| JPH0566858A (ja) | 機能拡張装置 | |
| JP2671750B2 (ja) | 周辺制御装置 | |
| JPH1185337A (ja) | 携帯情報端末 | |
| JPH113150A (ja) | 情報処理装置 | |
| JP2000156941A (ja) | 電源切換制御システム | |
| JPH04359305A (ja) | パーソナルコンピュータ |