CN110457248A - 一种提高实时时钟芯片串行数据传输的可靠性的方法 - Google Patents

一种提高实时时钟芯片串行数据传输的可靠性的方法 Download PDF

Info

Publication number
CN110457248A
CN110457248A CN201910726680.8A CN201910726680A CN110457248A CN 110457248 A CN110457248 A CN 110457248A CN 201910726680 A CN201910726680 A CN 201910726680A CN 110457248 A CN110457248 A CN 110457248A
Authority
CN
China
Prior art keywords
real
reliability
data transmission
serial data
main power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910726680.8A
Other languages
English (en)
Inventor
陈定文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN XINGWEIFAN ELECTRONIC TECHNOLOGY Co Ltd
Original Assignee
SHENZHEN XINGWEIFAN ELECTRONIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN XINGWEIFAN ELECTRONIC TECHNOLOGY Co Ltd filed Critical SHENZHEN XINGWEIFAN ELECTRONIC TECHNOLOGY Co Ltd
Priority to CN201910726680.8A priority Critical patent/CN110457248A/zh
Publication of CN110457248A publication Critical patent/CN110457248A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electric Clocks (AREA)

Abstract

本发明提供一种提高实时时钟芯片串行数据传输的可靠性的方法，在主电源的电压低于预设电压值时禁止串行通信端口通信。通过芯片电源电压值大小来开关数据总线的通信允许/禁止，避免主电源上下电期间对实时时钟数据的冲击，提高实时时钟芯片串行数据传输的可靠性。

Description

一种提高实时时钟芯片串行数据传输的可靠性的方法
技术领域
本发明涉及实时时钟技术领域，尤其涉及一种提高实时时钟芯片串行数据传输的可靠性的方法。
背景技术
实时时钟芯片是用于对年、月、日、周、小时、分、秒等7个字节时钟数据进行计时的集成时钟电路，它通常还具有闰年自动调整功能、与主机交换数据的通信接口、32KHZ振荡电路等等。
为了保证实时时钟芯片能一直随时间正常累加递进计时，通常实时时钟芯片需外接一颗电池。这样在主电源掉电时能切换到后备电池来供电，即使主电源电压降到芯片工作电压以下，后备电池也能及时提供实时时钟芯片正常工作的电源。
在实时时钟芯片内部，7个字节的实时时钟数据是以静态RAM的形式存储的，通过串行数据接口和主机(如MCU)进行通信，主机可以对这些敏感数据进行读写操作。一般在电子系统内，实时时钟芯片会一直处于工作状态，因此对实时时钟数据可靠性要求极高。实时时钟芯片既要耐受主电源上下电期间对实时时钟数据的冲击，同时也要避免在主电源正常工作期间因主机运行错乱而对实时时钟数据的误写操作。要设计一款好的实时时钟芯片，如何提高串行数据传输的可靠性，保护芯片内部时钟数据不受外部的干扰将是至关重要的。
发明内容
本发明为了解决现有的问题，提供一种提高实时时钟芯片串行数据传输的可靠性的方法。
为了解决上述问题，本发明采用的技术方案如下所述：
一种提高实时时钟芯片串行数据传输的可靠性的方法，在主电源的电压低于预设电压值时禁止串行通信端口通信。
优选地，采用电压判决电路来判断所述主电源的电压高低。
优选地，通过电压比较器对所述主电源的电压与所述预设电压值进行比较。
优选地，当所述主电源的电压值大于所述预设电压值时，所述电压比较器的输出端为1，并且所述输出端将通信接口SDA、通信接口SCL与内部通信线路接通，此时允许禁止串行通信端口通信。
优选地，当所述主电源的电压值小于所述预设电压值时，所述电压比较器的输出端为0，并且所述输出端将通信接口SDA、通信接口SCL与内部通信线路断开，此时禁止串行通信端口通信。
优选地，所述预设电压值是内部参考电压2.4V。
本发明的有益效果为：提供一种提高实时时钟芯片串行数据传输的可靠性的方法，通过芯片电源电压值大小来开关数据总线的通信允许/禁止，避免主电源上下电期间对实时时钟数据的冲击，提高实时时钟芯片串行数据传输的可靠性。
附图说明
图1是本发明实施例中采用电压判决电路来判断时钟芯片主电源的电压高低的示意图。
图2是本发明实施例中实时时钟芯片内部通过电压比较器对主电源电压和预设电压值进行比较的示意图。
具体实施方式
为了使本发明实施例所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。另外，连接即可以是用于固定作用也可以是用于电路连通作用。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多该特征。在本发明实施例的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
实时时钟芯片的串行数据传输接口由SCL和SDA组成，SCL为时钟信号，SDA为双向数据信号。大量的工程实践表明，实时时钟芯片的静态RAM数据错乱或通信接口的死锁，主要原因是外界的各种干扰通过芯片的接口线输入到了芯片内部，芯片错误的把这些干扰当成了有效信号，进而引起芯片对静态RAM数据的误操作。这些干扰源通常是由主电源的上下电、主机运行错乱(如程序跑飞)或其他脉冲式干扰引起的，这些干扰具有持续时间短，波形不规则的特点。
针对以上干扰的特点，提高实时时钟芯片串行数据传输的可靠性，保护内部敏感数据可以从下面着手：
在主电源电压低于预设电压值时，禁止端口通信。一般实时时钟芯片都有电池作为备用电源，主电源一般为3.3V或5V。在主电源上下电过程中，实践表明主电源处于低电压状态时产生的干扰最多，因此在主电源电压低于预设电压值时，禁止端口通信能有效提高数据通信的可靠性。
考虑到主机端口在上下电阶段由于未复位致端口乱出电平，所以可以采用在这一阶段禁止时钟芯片串行通信口通信的方法来避免主机端口对时钟芯片的误写操作。
如图1所示，可以采用电压判决电路来判断时钟芯片主电源的电压高低，当时钟芯片主电源电压VDD低于某一个值如2.4V时，芯片内部设置不响应外部主机的通信请求，处于禁止通信状态；当时钟芯片VDD电压高于某一值时，芯片内部设置响应外部MCU的通信请求，处于允许通信状态。
如图2所示，实时时钟芯片内部通过电压比较器对芯片电源电压VDD跟内部参考电压VREF(如2.4V，也就是预设电压值)进行比较：当VDD>2.4V时电压比较器的输出端CTRL为1，并且CTRL将芯片通信接口SDA、SCL与内部通信线路接通，此时允许外部主机对时钟芯片的数据访问；当VDD<2.4V时电压比较器的输出端CTRL为0，并且CTRL将芯片通信接口SDA、SCL与内部通信线路断开，此时禁止外部主机对时钟芯片的数据访问，实现主电源低压时对时钟数据的可靠保护。
本发明创新地通过芯片电源电压值大小来开关数据总线的通信允许/禁止，避免主电源上下电期间对实时时钟数据的冲击，提高实时时钟芯片串行数据传输的可靠性。通过对主电源和备电电源的电压比较来控制芯片通信端口的开关，避免主电源上下电期间数据通信口的存在不受控的电平信号对实时时钟数据的冲击，加强时钟数据的抗干扰能力。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的技术人员来说，在不脱离本发明构思的前提下，还可以做出若干等同替代或明显变型，而且性能或用途相同，都应当视为属于本发明的保护范围。

Claims (6)

1.一种提高实时时钟芯片串行数据传输的可靠性的方法，其特征在于，在主电源的电压低于预设电压值时禁止串行通信端口通信。
2.如权利要求1所述的提高实时时钟芯片串行数据传输的可靠性的方法，其特征在于，采用电压判决电路来判断所述主电源的电压高低。
3.如权利要求2所述的提高实时时钟芯片串行数据传输的可靠性的方法，其特征在于，通过电压比较器对所述主电源的电压与所述预设电压值进行比较。
4.如权利要求3所述的提高实时时钟芯片串行数据传输的可靠性的方法，其特征在于，当所述主电源的电压值大于所述预设电压值时，所述电压比较器的输出端为1，并且所述输出端将通信接口SDA、通信接口SCL与内部通信线路接通，此时允许禁止串行通信端口通信。
5.如权利要求3所述的提高实时时钟芯片串行数据传输的可靠性的方法，其特征在于，当所述主电源的电压值小于所述预设电压值时，所述电压比较器的输出端为0，并且所述输出端将通信接口SDA、通信接口SCL与内部通信线路断开，此时禁止串行通信端口通信。
6.如权利要求1所述的提高实时时钟芯片串行数据传输的可靠性的方法，其特征在于，所述预设电压值是内部参考电压2.4V。
CN201910726680.8A 2019-08-07 2019-08-07 一种提高实时时钟芯片串行数据传输的可靠性的方法 Pending CN110457248A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910726680.8A CN110457248A (zh) 2019-08-07 2019-08-07 一种提高实时时钟芯片串行数据传输的可靠性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910726680.8A CN110457248A (zh) 2019-08-07 2019-08-07 一种提高实时时钟芯片串行数据传输的可靠性的方法

Publications (1)

Publication Number Publication Date
CN110457248A true CN110457248A (zh) 2019-11-15

Family

ID=68485399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910726680.8A Pending CN110457248A (zh) 2019-08-07 2019-08-07 一种提高实时时钟芯片串行数据传输的可靠性的方法

Country Status (1)

Country Link
CN (1) CN110457248A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993007556A1 (en) * 1991-09-30 1993-04-15 Kabushiki Kaisha Toshiba Power supply control system
US5521590A (en) * 1902-10-02 1996-05-28 Citizen Watch Co., Ltd. Data carrier
CN101685319A (zh) * 2008-09-24 2010-03-31 上海国宽信息科技有限公司 一种实时时钟电路
WO2010049847A1 (en) * 2008-10-30 2010-05-06 Indesit Company S.P.A. Adapter device for a bidirectional communication system and related system
US8060661B1 (en) * 2007-03-27 2011-11-15 Cypress Semiconductor Corporation Interface circuit and method for programming or communicating with an integrated circuit via a power supply pin
US20180034661A1 (en) * 2016-07-28 2018-02-01 Skyworks Solutions, Inc. Multi mode interface and detection circuit
CN108388107A (zh) * 2018-02-01 2018-08-10 深圳市兴威帆电子技术有限公司 Gps实时时钟电路及校时系统

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521590A (en) * 1902-10-02 1996-05-28 Citizen Watch Co., Ltd. Data carrier
WO1993007556A1 (en) * 1991-09-30 1993-04-15 Kabushiki Kaisha Toshiba Power supply control system
US8060661B1 (en) * 2007-03-27 2011-11-15 Cypress Semiconductor Corporation Interface circuit and method for programming or communicating with an integrated circuit via a power supply pin
CN101685319A (zh) * 2008-09-24 2010-03-31 上海国宽信息科技有限公司 一种实时时钟电路
WO2010049847A1 (en) * 2008-10-30 2010-05-06 Indesit Company S.P.A. Adapter device for a bidirectional communication system and related system
US20180034661A1 (en) * 2016-07-28 2018-02-01 Skyworks Solutions, Inc. Multi mode interface and detection circuit
CN108388107A (zh) * 2018-02-01 2018-08-10 深圳市兴威帆电子技术有限公司 Gps实时时钟电路及校时系统

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
电子产品世界: "实时时钟芯片应用设计时必须要考虑的事项", Retrieved from the Internet <URL:https://www.dzsc.com/data/2017-6-20/112458.html> *
颜学超: "一种实时时钟芯片的设计", 《中国优秀博硕士学位论文全文数据库 (硕士)信息科技辑》 *
颜学超: "一种实时时钟芯片的设计", 《中国优秀博硕士学位论文全文数据库 (硕士)信息科技辑》, no. 05, 15 May 2006 (2006-05-15), pages 135 - 131 *
颜学超: "一种实时时钟芯片的设计", 中国优秀博硕士学位论文全文数据库 (硕士)信息科技辑, no. 05, pages 135 - 131 *

Similar Documents

Publication Publication Date Title
CN100594551C (zh) 保护集成电路免于错误操作的方法和装置
CN108491058A (zh) 一种非易失性内存的异常掉电数据保护方法及装置
CN107577620A (zh) 信息处理装置、信息处理方法以及记录介质
CN101963949B (zh) 热插拔实现方法、热插拔系统及板卡
US11710018B2 (en) Automatic reset method for consumable chip, and consumable chip
CN110489206A (zh) 一种具有禁止程序调试功能的仿真器
CN104184454A (zh) 适用多种类型存储的sfp芯片电路连接及其检测方法
US7870408B2 (en) Universal serial bus wakeup circuit
CN110457248A (zh) 一种提高实时时钟芯片串行数据传输的可靠性的方法
CN110471812A (zh) 一种usb和串口调试复用的方法
CN210554603U (zh) 一种新能源车辆vin码控制系统
CN101299618A (zh) 一种智能手机的实时时钟电路
CN102074082B (zh) 网络税控器及网络税控器插拔检测方法
CN107291639A (zh) 一种提高总线读写稳定性的方法和装置
CN101193241B (zh) 一种电视机定时任务控制方法及电视机
CN209168175U (zh) 一种由rf射频卡技术实现身份识别的多盘安全存储系统
CN201425723Y (zh) 双硬盘电源线路的切换开关
CN201130372Y (zh) 一种硬盘外置电路及使用了该硬盘外置电路的硬盘装置
CN209560583U (zh) 一种多状态多分区u盘
CN110794804B (zh) 用于刷写ecu的系统、ecu、机动车和方法
CN208752958U (zh) 存储芯片的欠压保护电路和嵌入式系统
CN209746647U (zh) 一种使用在智能锁上的数据防护单元
CN110427070A (zh) 一种提高实时时钟芯片时间数据可靠性的方法
CN110007739B (zh) 一种噪声屏蔽电路及芯片
JP2536048B2 (ja) メモリカ―ド

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination