JP2834960B2 - 電源制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロコンピュータシ
ステムの電源制御装置に関する。

【０００２】

【従来の技術】マイクロコンピュータシステムは、一般
に電源部からの電力を受けて動作し、各種情報の処理を
行うと共に処理した情報を保存する。

【０００３】図２は従来のマイクロコンピュータシステ
ムの構成を示すブロック図である。図示のシステムは、
電源部１、制御部２、ファイル装置３、電源投入切断ス
イッチ４、ＡＣ入力プラグ５によって構成されている。

【０００４】電源部１は、整流回路等を備えており、Ａ
Ｃ入力プラグ５から入力した商用交流電力を直流電力に
変換して制御部２とファイル装置３に供給する。制御部
２は、マイクロプロセッサ、メインメモリ、ファイル制
御部等から構成されている。そして、マイクロプロセッ
サは、例えば、ファイル装置３からメインメモリに情報
を読込み、メインメモリ上の情報を処理してファイル装
置３に書込む。ファイル装置３は、例えば、磁気ディス
ク装置等の外部記憶装置である。電源投入切断スイッチ
４は、開閉スイッチであり、ＡＣ入力プラグ５と電源部
１との電気的接続および切断を行う。ＡＣ入力プラグ５
は電源コンセントに接続され、電源部１に商用交流電力
を供給する。ＮＭＩ（Non Maskable Interrupt）信号６
は、電源投入切断スイッチ４が操作された時に発生する
制御部２へのマスク制御できない割込み信号である。電
源切断信号７は、制御部２から出力される電源部１の電
源を切断する信号である。

【０００５】次に、このシステムの電源制御動作を説明
する。オペレータが電源投入切断スイッチ４を押下する
と、ＡＣ入力プラグ５から電源部１に交流電力が供給さ
れる。電源部１は交流を直流に変換して制御部２および
ファイル装置３に直流電力を供給する。これにより、シ
ステムが立上がり、ファイル装置３に格納された情報の
処理が行なわれる。処理を終了する場合、電源投入切断
スイッチ４を押下する。これにより、ＮＭＩ信号６が電
源部１から制御部２へ出力される。制御部２は、ファイ
ル装置３への書込み処理後、電源部１へ電源切断信号７
を出力し、電源部１は直流電力の供給を停止する。これ
により、システムが停止する。

【０００６】なお、このシステムはファイル装置３を備
えており、ファイル装置３をアクセス中に電源を切断す
るとファイルが破壊される可能性があり、そのため、電
源投入切断スイッチ４が押下されたとき、ＮＭＩ信号６
を制御部２に入力してファイル処理を終了させてから電
源切断信号７を発行するようになっている。

【０００７】

【発明が解決しようとする課題】しかしながら、上述し
た電源制御方法には、次のような問題点があった。すな
わち、処理を終了する時、電源投入切断スイッチを押下
するが、全ての処理モード、例えば、ファイル装置アク
セス中、メインメモリアクセス中、アイドル中等におい
て、電源切断信号を出力するために無条件にＮＭＩの処
理を行っているので、システムが停止するまでに時間が
かかっていた。

【０００８】また、制御部内のマイクロプロセッサへの
ＮＭＩ信号線および、マイクロプロセッサからの電源切
断命令の信号線がハードウェア障害のために正しく動作
していないときには、オペレータが電源投入切断スイッ
チを押下しても、いつまでたっても電源が落ちないとい
う問題があった。

【０００９】本発明は、以上の点に着目して為されたも
のであり、電源投入切断スイッチを押下してからシステ
ムが停止するまでの時間を短縮させること、ハードウェ
ア障害に強く、電源投入切断スイッチを押下したときに
確実に電源を切断できることを目的とする。

【００１０】

【課題を解決するための手段】本発明は、前述の問題点
を解決するために、電源スイッチが操作されて電源部に
電源切断指示が入力されると、電源部から割込信号が出
力され、これにより電源部に電源切断信号が出力されて
電源部の電源が切断される電源制御装置において、前記
割込信号を入力して前記電源部へ電源切断信号を出力す
る割込処理部と、前記割込信号を入力して前記割込処理
部へ電源切断信号を出力するプロセッサとを有し、前記
割込処理部を、前記プロセッサの制御により電源の切断
を有効とする電源切断有効フラグをセット又はリセット
するフリップフロップ回路と、前記フリップフロップ回
路の出力信号と前記割込信号を入力し、前記フリップフ
ロップ回路に前記電源切断有効フラグがセットされてい
るときは前記割込信号をそのまま出力し、リセットされ
ているときは前記割込信号の出力を抑止する第１のゲー
ト回路と、前記第１のゲート回路の出力と前記プロセッ
サから出力される電源切断信号を入力し、前記第１のゲ
ート回路から前記割込信号が出力されているとき、又は
前記マイクロプロセッサから電源切断信号が出力されて
いるときに前記電源部へ電源切断信号を出力する第２の
ゲート回路とで構成したものである。

【００１１】

【作用】以上の構成によれば、プロセッサはフリップフ
ロップ回路に電源切断有効フラグをセット又はリセット
する。フリップフロップ回路に電源切断有効フラグがセ
ットされた場合、割込信号は第１のゲート回路から第２
のゲート回路を通って電源部へそのまま出力され、電源
が切断される。他方、フリップフロップ回路の電源切断
有効フラグがリセットされた場合、割込信号は第１のゲ
ート回路から出力されない。しかし、割込信号はプロセ
ッサに入力され、電源の切断が可能となったときにプロ
セッサから第２のゲート回路に電源切断信号が出力さ
れ、第２のゲート回路を通って電源部へ出力され、電源
が切断される。

【００１２】したがって、オペレータが電源切断のため
に電源スイッチを押下したとき、処理モードに応じて直
ちに電源を切断できるようになり、前述の問題点を解決
することができる。

【００１３】

【実施例】本発明に係るシステム構成は図２に示す従来
のものと同様であり、従来のものとは制御部の構成が異
なる。図１に本発明に係る制御部の構成を示し、図３に
図１のＮＭＩ処理部の構成を示す。

【００１４】図１において、６はＮＭＩ信号、７は電源
切断信号であり、これらの信号は前述の通りである。８
は制御部であり、その中にＮＭＩ処理部９とマイクロプ
ロセ１０を備えている。ＮＭＩ処理部９は、電源部１
（図２参照）からのＮＭＩ信号を入力し、電源部１へ電
源切断信号を出力する。また、このＮＭＩ処理部９はマ
イクロプロセ１０へＮＭＩ信号を出力し、これにより、
マイクロプロセ１０はＮＭＩ処理を実行する。ＮＭＩ処
理が終わるとマイクロプロセ１０は電源切断命令を出力
し、この出力がＮＭＩ処理部９に入力される。マイクロ
プロセ１０はシステム全体の制御を司る。

【００１５】以下、図３を用いてＮＭＩ処理部の詳細を
説明する。１１は二入力アンド回路であり、一方の入力
端子にＮＭＩ信号６が入力され、他方の入力端子に後述
のフリップ・フロップ回路１３の出力信号が入力され
る。この二入力アンド回路１１はＮＭＩ信号６のゲート
回路として機能する。１２は二入力オア回路であり、一
方の入力端子に二入力アンド回路１１の出力信号が入力
され、他方の入力端子にマイクロプロセッサ１０からの
電源切断信号１４が入力され、いずれか一方の信号が有
効、つまりハイレベルとなると、電源部１へ電源切断信
号７を出力する。１３はフリップ・フロップ回路であ
り、マイクロプロセッサ１０からの電源切断有効セット
信号１５、電源切断有効リセット信号１６が入力され、
電源切断有効セット信号１５によって電源切断有効フラ
グがセットされて二入力アンド回路１１へハイレベルの
信号を出力する。これにより、二入力アンド回路１１の
ゲートが開き、二入力アンド回路１１はＮＭＩ信号６を
通過させる。他方、電源切断有効リセット信号１６によ
って電源切断有効フラグがリセットされて二入力アンド
回路１１へロウレベルの信号を出力する。これにより、
二入力アンド回路１１のゲートが閉まり、二入力アンド
回路１１はＮＭＩ信号６を通過させない。つまり、フリ
ップ・フロップ１３のセット／リセットにより、二入力
アンド回路１１のゲートの開／閉が行われる。

【００１６】次に、図３に示すＮＭＩ処理部の動作を説
明する。ＮＭＩ信号６によって直接、電源を切断しても
可能な状態ではフリップ・フロップ１３はセットされた
ままになっている。なお、任意の時期に、マイクロプロ
セッサ１０からフリップ・フロップ１３に電源切断有効
セット信号１５が出力されて、フリップ・フロップ１３
はセットされる。フリップ・フロップ１３がセットされ
たままの状態では上述の通り、二入力アンド回路１１の
ゲートは開いており、電源部１からＮＭＩ信号６が出力
されると、このＮＭＩ信号６は二入力アンド回路１１を
通り、二入力オア回路１２の出力、つまり電源切断信号
７をハイレベルにする。これにより、電源部１に対して
電源の切断が指示される。ＮＭＩ信号６はマイクロプロ
セッサ１０へも出力され、これによりマイクロプロセッ
サ１０は電源部１からＮＭＩ信号６が発せられたことを
認識する。

【００１７】これに対し、例えば、ファイル装置３をア
クセスする際、マイクロプロセッサ１０は電源切断有効
リセット信号１６をフリップ・フロップ１３へ出力す
る。これにより、フリップ・フロップ１３はリセットさ
れ、二入力アンド回路１１のゲートが閉まり、ＮＭＩ信
号６は二入力アンド回路１１を通過することはない。し
たがって、電源部１からＮＭＩ信号６が出力されると、
このＮＭＩ信号６はマイクロプロセッサ１０へ出力され
るのみである。ＮＭＩ信号６を受信したマイクロプロセ
ッサ１０は、電源切断のための処理を実効した後、電源
切断信号１４（ハイレベル）を出力する。これにより、
二入力オア回路１２の出力、つまり電源切断信号７はハ
イレベルとなり、電源部１に対して電源の切断が指示さ
れる。

【００１８】以上のように、マイクロプロセッサ１０の
制御によってフリップ・フロップ１３がセット／リセッ
トされ、これにより、電源の切断方法を選択できる。つ
まり、マイクロプロセッサ１０による電源切断処理後に
電源を切断するか、そのような処理をしないで直ちに電
源を切断するかを選択することが可能となる。

【００１９】

【発明の効果】以上、詳細に説明したように、本発明に
よれば電源の切断方法をプロセッサが切り替えることが
可能となる。つまり、電源切断処理後に電源を切断する
か、そのような処理をしないで直ちに電源を切断するか
を切り替えることが可能となる。したがって、電源投入
切断スイッチを押下してからシステムが停止するまでの
時間を短縮させることができる。また、ハードウェア障
害、例えば、マイクロプロセッサへのＮＭＩ信号線、マ
イクロプロセッサからの電源切断信号線に係わる障害に
強く、電源投入切断スイッチを押下したときに確実に電
源を切断できることが期待できる。

【図面の簡単な説明】

【図１】本発明に係る制御部のブロック図である。

【図２】従来のマイクロコンピュータシステム構成図で
ある。

【図３】本発明のＮＭＩ処理部の詳細回路図である。

【符号の説明】

１ 電源部 ２ 制御部 ３ ファイル装置 ９ ＮＭＩ処理部 １０ マイクロプロセッサ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 電源スイッチが操作されて電源部に電源
   切断指示が入力されると、電源部から割込信号が出力さ
   れ、これにより電源部に電源切断信号が出力されて電源
   部の電源が切断される電源制御装置において、前記割込信号を入力して前記電源部へ電源切断信号を出
   力する割込処理部と、 前記割込信号を入力して前記割込処理部へ電源切断信号
   を出力するプロセッサとを有し、前記割込処理部を 前記
   プロセッサの制御により電源の切断を有効とする電源切
   断有効フラグをセット又はリセットするフリップフロッ
   プ回路と、 前記フリップフロップ回路の出力信号と前記割込信号を
   入力し、前記フリップフロップ回路に前記電源切断有効
   フラグがセットされているときは前記割込信号をそのま
   ま出力し、リセットされているときは前記割込信号の出
   力を抑止する第１のゲート回路と、 前記第１のゲート回路の出力と前記プロセッサから出力
   される電源切断信号を入力し、前記第１のゲート回路か
   ら前記割込信号が出力されているとき、又は前記マイク
   ロプロセッサから電源切断信号が出力されているときに
   前記電源部へ電源切断信号を出力する第２のゲート回路
   とで構成した ことを特徴とする電源制御装置。