JPS5818644B2 - デ−タ処理システム運用制御方式 - Google Patents
デ−タ処理システム運用制御方式Info
- Publication number
- JPS5818644B2 JPS5818644B2 JP55046457A JP4645780A JPS5818644B2 JP S5818644 B2 JPS5818644 B2 JP S5818644B2 JP 55046457 A JP55046457 A JP 55046457A JP 4645780 A JP4645780 A JP 4645780A JP S5818644 B2 JPS5818644 B2 JP S5818644B2
- Authority
- JP
- Japan
- Prior art keywords
- data processing
- processing system
- storage device
- section
- code information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Direct Current Feeding And Distribution (AREA)
- Power Sources (AREA)
Description
【発明の詳細な説明】
本発明はデータ処理システム運用制御方式に関し、特に
、外部記憶装置に格納されている情報を主記憶装置へ転
送した後、運用を開始するデータ処理システムにおいて
、当該データ処理システムが非所望に使用されるのを防
止するために、あらかじめ定められたプログラム情報等
以外の情報が外部記憶装置から主記憶装置へ転送された
とき電源を切断し、処理動作を中止せしめるようにした
データ処理システム運用制御方式に関する。
、外部記憶装置に格納されている情報を主記憶装置へ転
送した後、運用を開始するデータ処理システムにおいて
、当該データ処理システムが非所望に使用されるのを防
止するために、あらかじめ定められたプログラム情報等
以外の情報が外部記憶装置から主記憶装置へ転送された
とき電源を切断し、処理動作を中止せしめるようにした
データ処理システム運用制御方式に関する。
データ処理システムの使用形態として、センター計算機
と多数の端末（例えば、インテリジェント・ターミナル
）を回線により接続し、オンラインで各種の処理を行な
う方式があり、各所で使用されている。
と多数の端末（例えば、インテリジェント・ターミナル
）を回線により接続し、オンラインで各種の処理を行な
う方式があり、各所で使用されている。
このようなシステムにおいては、誰でもが端末を介して
センター計算機を使用することが可能であり、機密保護
が大きな問題となっている。
センター計算機を使用することが可能であり、機密保護
が大きな問題となっている。
このため、システムが悪用されるのを防ぐ手段が必要で
あり、一般には、各端末にキースイッチを付加し、キー
スイッチを操作しなければ、端末が動作しないような方
式を採用している。
あり、一般には、各端末にキースイッチを付加し、キー
スイッチを操作しなければ、端末が動作しないような方
式を採用している。
ところが、このキースイッチ方式においてはキーが無け
れば操作できないところから、例えば、キーを紛失して
しまった場合、あるいは別の離れた場所に置き忘れてき
たような場合には端末を動作させることができない。
れば操作できないところから、例えば、キーを紛失して
しまった場合、あるいは別の離れた場所に置き忘れてき
たような場合には端末を動作させることができない。
また、キーは一般に容易に複製可能であるため、第三者
に同一のキーを作成されてしまうことも十分考えられ、
悪用防止手段として完全なものとは言えない。
に同一のキーを作成されてしまうことも十分考えられ、
悪用防止手段として完全なものとは言えない。
本発明は上記の点を解決し、キースイッチ等を使用する
ことなく、効果的にオンライン端末等の悪用防止を可能
とすることを目的とし、そのため本発明は、処理装置と
、主記憶装置と、外部記憶装置を有し、外部記憶装置に
格納されている情報を主記憶装置へ転送した後、運用を
開始するデータ処理システムにおいて、当該データ処理
システムを識別する識別コード情報を生成する識別コー
ド情報生成回路をそなえるとともに、上記外部記憶装置
に特定コード情報を記憶せしめておさ、当該データ処理
システムの運用開始に先立って、上記外部記憶装置から
上記主記憶装置へ転送された上記特定コード情報と、上
記識別コード情報生成回路により生成された上記識別コ
ード情報とを比較し、上記特定コード情報と上記識別コ
ード情報が一致しなかった場合、当該データ処理システ
ムの電源を切断するようにしたことを特徴とする。
ことなく、効果的にオンライン端末等の悪用防止を可能
とすることを目的とし、そのため本発明は、処理装置と
、主記憶装置と、外部記憶装置を有し、外部記憶装置に
格納されている情報を主記憶装置へ転送した後、運用を
開始するデータ処理システムにおいて、当該データ処理
システムを識別する識別コード情報を生成する識別コー
ド情報生成回路をそなえるとともに、上記外部記憶装置
に特定コード情報を記憶せしめておさ、当該データ処理
システムの運用開始に先立って、上記外部記憶装置から
上記主記憶装置へ転送された上記特定コード情報と、上
記識別コード情報生成回路により生成された上記識別コ
ード情報とを比較し、上記特定コード情報と上記識別コ
ード情報が一致しなかった場合、当該データ処理システ
ムの電源を切断するようにしたことを特徴とする。
以下、本発明を図面により説明する。
第１図は本発明による実施例のデータ処理システムのブ
ロック図である。
ロック図である。
第１図のシステムは例えばインテリジェント・ターミナ
ルを構成するものである。
ルを構成するものである。
第１図において、１はＣＰＵ部、２はＩＰＬ用ＲＯＭ部
、３はＲＡＭ部、４はＣＰＵバス、５はキーワード読取
部、６はキーワード設定部、ＩはＣＲＴ制御音氏 ８は
ＣＲＴディスプレイ装置、９はプリンタ制御部 １０は
プリンタ装置、１１はフロッピィ・ディスク制御部、１
２はフロッピィ・ディスク装置、１３は回線制御音氏
１４は電源制御部である。
、３はＲＡＭ部、４はＣＰＵバス、５はキーワード読取
部、６はキーワード設定部、ＩはＣＲＴ制御音氏 ８は
ＣＲＴディスプレイ装置、９はプリンタ制御部 １０は
プリンタ装置、１１はフロッピィ・ディスク制御部、１
２はフロッピィ・ディスク装置、１３は回線制御音氏
１４は電源制御部である。
ＣＰＵ部１は処理装置（プロセッサ）であり、主記憶装
置としてのＲＡＭ部３に格納されたプログラムにもとづ
いて各種の制御動作を行なうものである。
置としてのＲＡＭ部３に格納されたプログラムにもとづ
いて各種の制御動作を行なうものである。
ＩＰＬ用ＲＯＭ部２は、外部記憶装置であるフロッピィ
・ディスク装置１２から主記憶装置であるＲＡＭ部３ヘ
プログラム情報等を転送するための初期プログラムロー
ド（ＩＰＬ）用プログラムを格納している固定記憶装置
である。
・ディスク装置１２から主記憶装置であるＲＡＭ部３ヘ
プログラム情報等を転送するための初期プログラムロー
ド（ＩＰＬ）用プログラムを格納している固定記憶装置
である。
ＣＰＵバス４はＣＰＵ部１の制御のもとに各部の間のデ
ータ転送等を行なうためのバスである。
ータ転送等を行なうためのバスである。
キーワード読取部５およびキーワード設定部６は、本発
明において新たにもうけられたものであり、後述する如
く、ＣＰＵ部１からの指示により当該システムに固有の
キーワード（識別コード）をＣＰＵバス４に送出するも
のである。
明において新たにもうけられたものであり、後述する如
く、ＣＰＵ部１からの指示により当該システムに固有の
キーワード（識別コード）をＣＰＵバス４に送出するも
のである。
ＣＲＴ制御部７、ＣＲＴディスプレイ装置８、プリンタ
制御部９、プリンタ装置１０は通常のディスプレイ。
制御部９、プリンタ装置１０は通常のディスプレイ。
プリンタ動作を行なうものである。
回線制御部１３は図示しないセンタ装置との間の回線制
御を行なうものである。
御を行なうものである。
電源制御部１４は、後述する如く、手動による電源スィ
ッチによって投入、切断を制御されるとともに、ＣＰＵ
部１からの命令によっても切断制御されるものである。
ッチによって投入、切断を制御されるとともに、ＣＰＵ
部１からの命令によっても切断制御されるものである。
第１図のデータ処理システムにおける電源投入時の起動
動作に以下の通りである。
動作に以下の通りである。
まず、電源スィッチが操作されて電源が投入されるとＣ
ＰＵ部１はＩＰＬ用ＲＯＭ部２に格納されているＩＰＬ
用プログラムを読出し、実行する。
ＰＵ部１はＩＰＬ用ＲＯＭ部２に格納されているＩＰＬ
用プログラムを読出し、実行する。
これにより、フロッピィ・ディスク装置１２に格納され
ているプログラム情報等のＲＡＭ部３への転送が開始さ
れる。
ているプログラム情報等のＲＡＭ部３への転送が開始さ
れる。
ここで、フロッピィ・ディスク装置１２の記憶領域には
通常の運用プログラムの他にキー１フード情報等が格納
されており、このキーワード情報等が通常の運用プログ
ラムに先立って読出されるように構成されている。
通常の運用プログラムの他にキー１フード情報等が格納
されており、このキーワード情報等が通常の運用プログ
ラムに先立って読出されるように構成されている。
そして、フロッピィ・ディスク制御部１１は、ＣＰＵ部
１からＤＭＡ（直接メモリアクセス）制御による転送を
指示されたとき、第１回目のＤＭＡ転送により、上記キ
ーワード情報をＲＡＭ部３へ転送し、格納する。
１からＤＭＡ（直接メモリアクセス）制御による転送を
指示されたとき、第１回目のＤＭＡ転送により、上記キ
ーワード情報をＲＡＭ部３へ転送し、格納する。
一方、ＣＰＵ部１は、上記キーワードのＲＡＭ部３への
ロード動作以前に、キーワード読取部５に対してキーワ
ード・リード命令を送出し、キーワード設定部６にてバ
ード的に設定されているキーワード情報をＣＰＵバス４
へ送出させて、このキーワード情報を図示しない内部レ
ジスタＲ１にセットしている。
ロード動作以前に、キーワード読取部５に対してキーワ
ード・リード命令を送出し、キーワード設定部６にてバ
ード的に設定されているキーワード情報をＣＰＵバス４
へ送出させて、このキーワード情報を図示しない内部レ
ジスタＲ１にセットしている。
そして、上記フロッピィ・ディスク装置１２からＲＡＭ
部３への１回目のＤＭＡ転送が終了した後、ＣＰＵ部１
はＲＡＭ部３に格納されているキーワード情報と図示し
ない内部レジスタ簡に保持しているキーワード情報との
比較を行なう。
部３への１回目のＤＭＡ転送が終了した後、ＣＰＵ部１
はＲＡＭ部３に格納されているキーワード情報と図示し
ない内部レジスタ簡に保持しているキーワード情報との
比較を行なう。
両者が一致しているとき、ＣＰＵ部１はフロッピィ・デ
ィスク制御部１１へ第２回目以降のＤＭＡ転送指示を順
次送出していき、すべてのプログラム情報をフロッピィ
・ディスク装置１２からＲＡＭ部３ヘロードさせる。
ィスク制御部１１へ第２回目以降のＤＭＡ転送指示を順
次送出していき、すべてのプログラム情報をフロッピィ
・ディスク装置１２からＲＡＭ部３ヘロードさせる。
ロード動作終了後、データ処理システムは使用可能状態
となり、操作者の指示等によって運用されていく。
となり、操作者の指示等によって運用されていく。
一方、上記キーワード情報の比較において一致がとれな
いとき、ＣＰＵ部１はパワー・オフ命令が電源制御部１
４へ送出し、電源を切断させる。
いとき、ＣＰＵ部１はパワー・オフ命令が電源制御部１
４へ送出し、電源を切断させる。
これにより、以降のプログラム・ロードは行なわれず１
．当然のことながら、通常の運用動作も行なわれない。
．当然のことながら、通常の運用動作も行なわれない。
第２図は以上の動作を動作フローにより示した図である
。
。
このようにすることにより、キーワード設定部６におい
て設定されているキーワード情報と同一のキーワード情
報を保持しているフロッピィ−ディスクを使用しないか
ぎり、第１図のシステムは動作することができない。
て設定されているキーワード情報と同一のキーワード情
報を保持しているフロッピィ−ディスクを使用しないか
ぎり、第１図のシステムは動作することができない。
以下に、主要な回路の詳細を説明する。
第３図はキーワード情報の構成を示す図である。
第３図において、ビット０〜７はユーザ番号又はシステ
ム管理番号でありハードウェア的に固定とし、ユ−ザに
ては自由に設定できないようになっている。
ム管理番号でありハードウェア的に固定とし、ユ−ザに
ては自由に設定できないようになっている。
ビット８〜２３は装置号機番号を設定し、これは工場出
荷時に設定される。
荷時に設定される。
例えばビット０が１″に設定された装置であれば、シス
テムプログラムをローディングする際ビット０〜７がチ
ェックされ、一致しなければ上記したように、装置の電
源をＩＰＬプログラムにてＯＦＦされ、本装置を使用す
ることは出来ない。
テムプログラムをローディングする際ビット０〜７がチ
ェックされ、一致しなければ上記したように、装置の電
源をＩＰＬプログラムにてＯＦＦされ、本装置を使用す
ることは出来ない。
また、装置号機番号は本発明とは直接関係しないが、ユ
ーザのアプリケーションソフトに開放され利用されるも
のである。
ーザのアプリケーションソフトに開放され利用されるも
のである。
第４図はキーワード設定部６、キーワード読取部５の詳
細図であり、図中、２０は設定ピン、２１はアンドゲー
ト、２２はオアゲート、２３はナントゲート、２４はイ
ンバータである。
細図であり、図中、２０は設定ピン、２１はアンドゲー
ト、２２はオアゲート、２３はナントゲート、２４はイ
ンバータである。
キーワード読取部５において各信号線は同一番号のもの
同士が接続されている。
同士が接続されている。
リード信号１〜３はＣＰＵ部１からのリード命令をデコ
ードして得られる信号であり、リード信号１がオンであ
れば、ビット０〜７がＣＰＵバス４へ送出され、同様に
リード信号２がオンであればビット８〜１５が、リード
信号３がオンであればビット１６〜２３がそれぞれＣＰ
Ｕバス４へ送出される。
ードして得られる信号であり、リード信号１がオンであ
れば、ビット０〜７がＣＰＵバス４へ送出され、同様に
リード信号２がオンであればビット８〜１５が、リード
信号３がオンであればビット１６〜２３がそれぞれＣＰ
Ｕバス４へ送出される。
第５図は設定ピンの外観であり、プラグを挿入してショ
ートすると０″が出力され、オープン状態では１″′が
出力される。
ートすると０″が出力され、オープン状態では１″′が
出力される。
第６図は電源制御部１４のブロック図であり、図中、３
０はＡＣ１００Ｖ入力線、３１はスタンバイ・スイッチ
、３２はノイズフィルタ、３３はスタンバイ用＋５■電
源作成回路、３４は１次スイッチング回路、３５は＋５
■電源作成回路、３６は＋１．２Ｖ定電源成回路、３７
は電源オン／オフ信号線、３８は電源スイツチボタン、
３９はクロックパルス作成回路、４０はＤタイプフリッ
プフロップ、４１はパワー・オフ命令信号線、４２は回
線からのＣＩ信号起動線、４３はインバータである。
０はＡＣ１００Ｖ入力線、３１はスタンバイ・スイッチ
、３２はノイズフィルタ、３３はスタンバイ用＋５■電
源作成回路、３４は１次スイッチング回路、３５は＋５
■電源作成回路、３６は＋１．２Ｖ定電源成回路、３７
は電源オン／オフ信号線、３８は電源スイツチボタン、
３９はクロックパルス作成回路、４０はＤタイプフリッ
プフロップ、４１はパワー・オフ命令信号線、４２は回
線からのＣＩ信号起動線、４３はインバータである。
電源制御部１４において、スタンバイ・スイッチ３１は
常時投入されており、したがってスタンバイ用＋５■電
源（Ｂ＋５Ｖ）は常時オン状態であり、このＢ＋５Ｖで
動作するクロックパルス作成回路３９と、フリップフロ
ップ４０と、インパーク４３は常に作動状態にある。
常時投入されており、したがってスタンバイ用＋５■電
源（Ｂ＋５Ｖ）は常時オン状態であり、このＢ＋５Ｖで
動作するクロックパルス作成回路３９と、フリップフロ
ップ４０と、インパーク４３は常に作動状態にある。
この状態で、システムを動作させるために、電源スイツ
チボタン３８をノン・ロック動作させると、り田ツクパ
ルス作成回路からの単一のパルスが生成されてフリップ
フロップ４０がオン状態となる。
チボタン３８をノン・ロック動作させると、り田ツクパ
ルス作成回路からの単一のパルスが生成されてフリップ
フロップ４０がオン状態となる。
これにより、１次スイッチング回路３４が動作して、＋
５Ｖ。
５Ｖ。
＋１２■電源等がそれぞれの電源作成回路からシステム
内の各部に供給される。
内の各部に供給される。
その後、ＩＰＬ動作が行なわ札上記したキーワード情報
の一致がとれなかった場合は、ＣＰＵ部１よりパワー・
オフ命令が発出され、パワー・オフ命令信号線４１がオ
ンとなりフリップフロップ４０はリセットされる。
の一致がとれなかった場合は、ＣＰＵ部１よりパワー・
オフ命令が発出され、パワー・オフ命令信号線４１がオ
ンとなりフリップフロップ４０はリセットされる。
これにより、１次スイッチング回路３４は切断制御され
るので、＋５Ｖ。
るので、＋５Ｖ。
＋１２■電源等の供給は中止される。
なお、図示ＣＩ信号起動線４２は回線からの自動着信に
より電源投入制御を行なうために使用されるものである
。
より電源投入制御を行なうために使用されるものである
。
上記したように、本発明によれば、電源投入後、データ
処理システムの運用開始に先立って、システム固有のキ
ーワード（識別コード）情報と外部記憶装置から入力さ
れるキーワード情報との比較を行ない、一致がとれない
とき、システムの電源を切断するようにしたので、従来
方式の如く特別にキースイッチを設けることなく非所望
の運用を防止することができ、かつその信頼性はキース
イッチ方式よりも犬であり、実用上すぐれた効果をもた
らすことができる。
処理システムの運用開始に先立って、システム固有のキ
ーワード（識別コード）情報と外部記憶装置から入力さ
れるキーワード情報との比較を行ない、一致がとれない
とき、システムの電源を切断するようにしたので、従来
方式の如く特別にキースイッチを設けることなく非所望
の運用を防止することができ、かつその信頼性はキース
イッチ方式よりも犬であり、実用上すぐれた効果をもた
らすことができる。
なお、本発明はインテリジェント・ターミナルに限定さ
れず、各種のデータ処理システムに適用可能なことは言
うまでもない。
れず、各種のデータ処理システムに適用可能なことは言
うまでもない。
第１図は本発明による実施例のデータ処理システムのブ
ロック図、第２図は第１図の動作フロー、第３図はキー
ワード情報の構成を示す図、第４図はキーワード設定部
、キーワード読取部の詳細ム第５図は設定ピンの外観、
第６図は電源制御部のブロック図である。 第１図において、１はＣＰＵ音氏 ２はＩＰＬ用ＲＯＭ
部、３はＲＡＭ部、５はキーワード読取部、６はキーワ
ード設定部、１１はフロッピィ・ディスク制御部、１２
はフロッピィ ディスク装置、１４は電源制御部である
。
ロック図、第２図は第１図の動作フロー、第３図はキー
ワード情報の構成を示す図、第４図はキーワード設定部
、キーワード読取部の詳細ム第５図は設定ピンの外観、
第６図は電源制御部のブロック図である。 第１図において、１はＣＰＵ音氏 ２はＩＰＬ用ＲＯＭ
部、３はＲＡＭ部、５はキーワード読取部、６はキーワ
ード設定部、１１はフロッピィ・ディスク制御部、１２
はフロッピィ ディスク装置、１４は電源制御部である
。
Claims (1)
- １ 処理装置と、主記憶装置と、外部記憶装置を有し、
外部記憶装置に格納されている情報を主記憶装置へ転送
した後、運用を開始するデータ処理システムにおいて、
当該データ処理システムを識別する識別コード情報を生
成する識別コード情報生成回路をそなえるとともに、上
記外部記憶装置に特定コード情報を記憶せしめておき、
当該データ処理システムの運用開始に先立って、上記外
部記憶装置から上記主記憶装置へ転送された上記特定コ
ード情報と、上記識別コード情報生成回路により生成さ
れた上記識別コード情報とを比較し、上記特定コード情
報と上記識別コード情報が一致しなかった場合、当該デ
ータ処理システムの電源を切断するようにしたことを特
徴とするデータ処理システム運用制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55046457A JPS5818644B2 (ja) | 1980-04-09 | 1980-04-09 | デ−タ処理システム運用制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55046457A JPS5818644B2 (ja) | 1980-04-09 | 1980-04-09 | デ−タ処理システム運用制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56143032A JPS56143032A (en) | 1981-11-07 |
| JPS5818644B2 true JPS5818644B2 (ja) | 1983-04-14 |
Family
ID=12747684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55046457A Expired JPS5818644B2 (ja) | 1980-04-09 | 1980-04-09 | デ−タ処理システム運用制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5818644B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4442486A (en) * | 1981-11-25 | 1984-04-10 | U.S. Philips Corporation | Protected programmable apparatus |
| JPH0695302B2 (ja) * | 1983-10-05 | 1994-11-24 | 亮一 森 | ソフトウェア管理方式 |
| JPS6188352A (ja) * | 1984-10-05 | 1986-05-06 | Sharp Corp | デ−タ入出力用端末機のイニシアル・プログラム・ロ−ド方式 |
| JPS61112236A (ja) * | 1984-11-06 | 1986-05-30 | Toshiba Corp | ソフトウエア盗用防止装置 |
| JPH01127043U (ja) * | 1988-02-19 | 1989-08-30 |
-
1980
- 1980-04-09 JP JP55046457A patent/JPS5818644B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56143032A (en) | 1981-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5742514A (en) | Integrated remote asynchronous power switch | |
| KR100310093B1 (ko) | 패스워드를 이용한 개인용 컴퓨터의 보안방법 | |
| KR100342021B1 (ko) | 원격 조정되는 컴퓨터 시스템 및 그것의 작동 방법 | |
| US5515539A (en) | Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom | |
| JPH07182073A (ja) | コンピュータシステムにおけるユーザ入力デバイス存在のエミュレート方法、スタンバイ中のデバイス構成のロス防止方法、デバイス存在のエミュレートのためのコントローラ回路およびデバイス構成の捕捉のためのコントローラ回路 | |
| JP3805913B2 (ja) | コンピュータシステムを待機モードからウェークアップさせる方法およびウェークアップ制御回路 | |
| KR100385020B1 (ko) | 리모트 컨트롤러로 구동되는 컴퓨터 시스템의 자동 암호확인 방법 | |
| US6993670B2 (en) | Method of configuring a computer system capable of being woken up on LAN | |
| US9400896B2 (en) | Portable computer and security operating method thereof | |
| JPH06289955A (ja) | 着脱型情報処理装置 | |
| KR0182632B1 (ko) | 클라이언트 서버 시스템 및 그 제어 방법 | |
| JPS5818644B2 (ja) | デ−タ処理システム運用制御方式 | |
| JP3076239B2 (ja) | オンボード書込制御方法 | |
| JP3111116B2 (ja) | 情報処理端末の自動電源制御装置 | |
| JPS603227B2 (ja) | 共通母線の制御装置 | |
| JPS5925320B2 (ja) | 共有記憶装置の制御装置 | |
| KR100292155B1 (ko) | 작업환경전환이용이한디지탈컴퓨터시스템과그사용방법 | |
| JPS62151909A (ja) | バツテリバツクアツプ制御回路 | |
| JPS59146324A (ja) | 省電力マイクロコンピユ−タ装置 | |
| CN115113713A (zh) | 一种多相电源控制器的控制方法、系统及相关组件 | |
| JP2834960B2 (ja) | 電源制御装置 | |
| JPS58149525A (ja) | 自動電源制御装置 | |
| JPH0573179A (ja) | 自動シヤツトダウン制御方式 | |
| JPS6289155A (ja) | 情報処理装置 | |
| JPS63156213A (ja) | 計算機電源投入機能を有する端末装置 |