JP3111116B2 - 情報処理端末の自動電源制御装置 - Google Patents
情報処理端末の自動電源制御装置Info
- Publication number
- JP3111116B2 JP3111116B2 JP04222586A JP22258692A JP3111116B2 JP 3111116 B2 JP3111116 B2 JP 3111116B2 JP 04222586 A JP04222586 A JP 04222586A JP 22258692 A JP22258692 A JP 22258692A JP 3111116 B2 JP3111116 B2 JP 3111116B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- cpu
- main
- sub
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、複数のワークステーシ
ョン等の情報処理端末をＬＡＮ等の通信回線を介して接
続した情報情報システムで、他の端末からの電源投入ま
たは切断指示を受信して電源制御を行うようにした情報
処理端末の自動電源制御装置に関する。
ョン等の情報処理端末をＬＡＮ等の通信回線を介して接
続した情報情報システムで、他の端末からの電源投入ま
たは切断指示を受信して電源制御を行うようにした情報
処理端末の自動電源制御装置に関する。
【０００２】近年、複数のコンピュータ、特にワークス
テーションをＬＡＮ（ローカル・エリア・ネットワー
ク）にて接続し、データのやり取りをワークステーショ
ン間で自在にできるシステムが増えてきている。このよ
うなシステムにあっては、ＬＡＮを経由してある電源投
入済みのワークステーションから他の主電源の切断状態
にあるワークステーションに対し電源投入コマンドを送
信し、他のワークステーションの主電源を投入するとい
った要望が増大している。
テーションをＬＡＮ（ローカル・エリア・ネットワー
ク）にて接続し、データのやり取りをワークステーショ
ン間で自在にできるシステムが増えてきている。このよ
うなシステムにあっては、ＬＡＮを経由してある電源投
入済みのワークステーションから他の主電源の切断状態
にあるワークステーションに対し電源投入コマンドを送
信し、他のワークステーションの主電源を投入するとい
った要望が増大している。
【０００３】このような電源投入制御は、例えば朝一番
の電源投入作業等で、クライアント側が立ち上がったこ
とを認識し、サーバ側の電源を投入するような場合であ
る。また銀行、證券の窓口業務に使用されるワークステ
ーションでは、ソフトウェア量が膨大なため、ソフトウ
ェアのレベルアップをホストからの指示で行うリモート
メンテナンスを業務の終った夜間の時間帯に行う必要が
ある。
の電源投入作業等で、クライアント側が立ち上がったこ
とを認識し、サーバ側の電源を投入するような場合であ
る。また銀行、證券の窓口業務に使用されるワークステ
ーションでは、ソフトウェア量が膨大なため、ソフトウ
ェアのレベルアップをホストからの指示で行うリモート
メンテナンスを業務の終った夜間の時間帯に行う必要が
ある。
【０００４】現在のリモートメンテナンス方法は、全て
のワークステーションの電源を投入したまま帰宅し、夜
間ホストコンピュータよりリモートメンテナンス開始指
示を受け、ソフトのレベルアップを行う。例えば図３に
示すような業務スケジュールで行われる。しかし、リモ
ートメンテナンスが終了した場合には、防災上の安全性
を確保するために電源を切断する必要があり、担当者が
リモートメンテナンス終了まで残っていなければならな
い。
のワークステーションの電源を投入したまま帰宅し、夜
間ホストコンピュータよりリモートメンテナンス開始指
示を受け、ソフトのレベルアップを行う。例えば図３に
示すような業務スケジュールで行われる。しかし、リモ
ートメンテナンスが終了した場合には、防災上の安全性
を確保するために電源を切断する必要があり、担当者が
リモートメンテナンス終了まで残っていなければならな
い。
【０００５】このためＬＡＮで複数のワーステーション
を接続したシステムでは、必要に応じて自動的に電源を
投入したり切断したりできることが望まれる。
を接続したシステムでは、必要に応じて自動的に電源を
投入したり切断したりできることが望まれる。
【０００６】
【従来の技術】従来、ＬＡＮを介して接続された複数の
ワークステーションの各々に受けられる自動電源制御装
置は、オプション装置であることからワークステーショ
ンのメインＣＰＵ装置と別筐体であることが多い。また
ＬＡＮ制御回路はメインＣＰＵ装置内にあるが、自動電
源制御装置にもＬＡＮ制御回路を設けている。
ワークステーションの各々に受けられる自動電源制御装
置は、オプション装置であることからワークステーショ
ンのメインＣＰＵ装置と別筐体であることが多い。また
ＬＡＮ制御回路はメインＣＰＵ装置内にあるが、自動電
源制御装置にもＬＡＮ制御回路を設けている。
【０００７】このように自動電源制御装置を別筐体とし
た場合には、ＬＡＮ制御回路が余分に必要で設置場所も
とることから、メインＣＰＵ装置と同一筐体に自動電源
制御装置を設置している。またメインＣＰＵ装置と自動
電源制御装置を同一筐体に受けた場合、先にＬＡＮ制御
回路を含めてメインＣＰＵが開発され、自動電源制御装
置はオプション装置のため後から開発することになる。
た場合には、ＬＡＮ制御回路が余分に必要で設置場所も
とることから、メインＣＰＵ装置と同一筐体に自動電源
制御装置を設置している。またメインＣＰＵ装置と自動
電源制御装置を同一筐体に受けた場合、先にＬＡＮ制御
回路を含めてメインＣＰＵが開発され、自動電源制御装
置はオプション装置のため後から開発することになる。
【０００８】図４はメインＣＰＵ装置と自動電源制御装
置を同一筐体に受けた従来装置の説明図である。ここで
ＬＡＮ制御は、通信プロトコロルがＯＳＩやＰ／ＩＰ等
の階層構造であり、しかも大量のデータを扱うため、メ
インＣＰＵの負荷を軽減するためにサブＣＰＵ方式をと
ることが多い。図４において、１０はメインＣＰＵであ
り、ＣＰＵバス１１にメモリ１２、磁気ディスク装置等
の磁気記憶装置１３を接続し、更にＣＰＵ筐体１００の
外に設けたディスプレ１４、キーボード１５等を接続し
ている。
置を同一筐体に受けた従来装置の説明図である。ここで
ＬＡＮ制御は、通信プロトコロルがＯＳＩやＰ／ＩＰ等
の階層構造であり、しかも大量のデータを扱うため、メ
インＣＰＵの負荷を軽減するためにサブＣＰＵ方式をと
ることが多い。図４において、１０はメインＣＰＵであ
り、ＣＰＵバス１１にメモリ１２、磁気ディスク装置等
の磁気記憶装置１３を接続し、更にＣＰＵ筐体１００の
外に設けたディスプレ１４、キーボード１５等を接続し
ている。
【０００９】１８はサブＣＰＵであり、ＣＰＵバス２１
にＭＡＣ−ＲＯＭ２２、ＲＡＭ２３、ＲＯＭ３４、ＬＡ
Ｎ制御回路３５、時計用ＬＳＩ、電源制御回路１０１を
接続している。またＬＡＮ制御回路３５はトランシーバ
３６を介してＬＡＮに接続される。更にサブＣＰＵによ
る自動電源制御機能はオプション装置として設けられる
ことから、サブＣＰＵ１８のＣＰＵバス２１はオプショ
ンスロット１９を介してメインＣＰＵ１０のＣＰＵバス
１１に接続される。
にＭＡＣ−ＲＯＭ２２、ＲＡＭ２３、ＲＯＭ３４、ＬＡ
Ｎ制御回路３５、時計用ＬＳＩ、電源制御回路１０１を
接続している。またＬＡＮ制御回路３５はトランシーバ
３６を介してＬＡＮに接続される。更にサブＣＰＵによ
る自動電源制御機能はオプション装置として設けられる
ことから、サブＣＰＵ１８のＣＰＵバス２１はオプショ
ンスロット１９を介してメインＣＰＵ１０のＣＰＵバス
１１に接続される。
【００１０】ＣＰＵ筐体１００内に設けられた電源盤１
７は、ＡＣ１００Ｖから規定のＤＣ電源を生成し、メイ
ンＣＰＵ１０側及びサブＣＰＵ１８側に電源を供給して
いる。このうち自動電源制御を行うサブＣＰＵ１８側の
部分１０２については、メインＣＰＵ１０側に主電源を
切断しても、常時電源を供給するようにしている。メイ
ンＣＰＵ１０側の電源を切断した状態で、サブＣＰＵ１
８側のＬＡＮ制御回路３５は、トランシーバ３６を介し
て他のワークステーションやホストから自分当てのコマ
ンドをＭＡＣ−ＲＯＭ２２に格納したＭＡＣアドレスを
用いて受信し、受信データから電源投入コマンドを解読
した場合には、電源制御回路１０１を起動して電源盤１
７の主電源を投入し、メインＣＰＵ１０を動作状態とす
る。
７は、ＡＣ１００Ｖから規定のＤＣ電源を生成し、メイ
ンＣＰＵ１０側及びサブＣＰＵ１８側に電源を供給して
いる。このうち自動電源制御を行うサブＣＰＵ１８側の
部分１０２については、メインＣＰＵ１０側に主電源を
切断しても、常時電源を供給するようにしている。メイ
ンＣＰＵ１０側の電源を切断した状態で、サブＣＰＵ１
８側のＬＡＮ制御回路３５は、トランシーバ３６を介し
て他のワークステーションやホストから自分当てのコマ
ンドをＭＡＣ−ＲＯＭ２２に格納したＭＡＣアドレスを
用いて受信し、受信データから電源投入コマンドを解読
した場合には、電源制御回路１０１を起動して電源盤１
７の主電源を投入し、メインＣＰＵ１０を動作状態とす
る。
【００１１】また動作中に他のワークステーションまた
はホストから受信した電源切断コマンドを解読した場合
には、メインＣＰＵ１０側の主電源のみを切断するよう
になる。
はホストから受信した電源切断コマンドを解読した場合
には、メインＣＰＵ１０側の主電源のみを切断するよう
になる。
【００１２】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の自動電源制御装置にあっては、次の問題点が
あった。まず図４に示したようにメインＣＰＵの負荷を
軽減するためにサブＣＰＵ方式を採用した場合、サブＣ
ＰＵ１８側について先にＬＡＮ制御の部分のソフトウェ
アを開発し、自動電源制御はオプション機能であること
から、後から電源制御回路１０１を追加するとソフトウ
ェアの大幅な変更を必要とする問題がある。
うな従来の自動電源制御装置にあっては、次の問題点が
あった。まず図４に示したようにメインＣＰＵの負荷を
軽減するためにサブＣＰＵ方式を採用した場合、サブＣ
ＰＵ１８側について先にＬＡＮ制御の部分のソフトウェ
アを開発し、自動電源制御はオプション機能であること
から、後から電源制御回路１０１を追加するとソフトウ
ェアの大幅な変更を必要とする問題がある。
【００１３】また、大量のデータ処理および高速処理を
行うことから、サブＣＰＵ１８は１６ビット幅以上のマ
イクロコンピュータであり、主電源が投入されていない
スタンバイモードでの消費電流も大きく、ＲＡＭの容量
も大きいことからＤ−ＲＡＭをしているため消費電流が
大きく電源制御回路１０１の動作を可能とするサブＣＰ
Ｕ側の電源ユニットとして容量の大きいものを用意しな
ければならない。
行うことから、サブＣＰＵ１８は１６ビット幅以上のマ
イクロコンピュータであり、主電源が投入されていない
スタンバイモードでの消費電流も大きく、ＲＡＭの容量
も大きいことからＤ−ＲＡＭをしているため消費電流が
大きく電源制御回路１０１の動作を可能とするサブＣＰ
Ｕ側の電源ユニットとして容量の大きいものを用意しな
ければならない。
【００１４】本発明は、このような従来の問題点に鑑み
てなされたもので、オプション装置として設けても既存
のソフトウェアの大幅変更が不要で、且つスタンバイモ
ードにおける消費電流が少くて済む情報処理端末の自動
電源制御装置を提供することを目的とする。
てなされたもので、オプション装置として設けても既存
のソフトウェアの大幅変更が不要で、且つスタンバイモ
ードにおける消費電流が少くて済む情報処理端末の自動
電源制御装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】図１は本発明の原理説明
図である。本発明は、ＬＡＮ等の通信回線５を介して複
数の情報処理端末を接続した情報処理システムに於い
て、主電源６の供給を受けて動作し、所定の端末処理業
務を実行するメインＣＰＵ装置１と、主電源６による電
源供給を受けて動作し、メインＣＰＵの指示のもとに通
信回線５を介して他の情報端末との間で情報のやり取り
を行なう第１サブＣＰＵ装置２と、主電源６の停止時に
も専用電源７による電源供給を常時受け、主電源６の遮
断状態で他の情報端末から前記通信回線５を介して送ら
れてくる電源制御指令を受信解読する第２サブＣＰＵ装
置３と、メインＣＰＵ装置１による電源の供給又は停止
指示を受けて動作し、主電源６の停止時には前記第２サ
ブＣＰＵ装置３からの電源投入指示に基づいて主電源６
を投入する電源制御部４と、前記電源投入時には前記他
の情報端末との間でやり取りする制御信号を前記第１サ
ブＣＰＵ装置２のバスに接続し、主電源停止時には前記
他の情報端末との間でやり取りする制御信号を第２サブ
ＣＰＵ装置３のバスに接続するゲート回路と、を同一筐
体に備えたことを特徴とする。
図である。本発明は、ＬＡＮ等の通信回線５を介して複
数の情報処理端末を接続した情報処理システムに於い
て、主電源６の供給を受けて動作し、所定の端末処理業
務を実行するメインＣＰＵ装置１と、主電源６による電
源供給を受けて動作し、メインＣＰＵの指示のもとに通
信回線５を介して他の情報端末との間で情報のやり取り
を行なう第１サブＣＰＵ装置２と、主電源６の停止時に
も専用電源７による電源供給を常時受け、主電源６の遮
断状態で他の情報端末から前記通信回線５を介して送ら
れてくる電源制御指令を受信解読する第２サブＣＰＵ装
置３と、メインＣＰＵ装置１による電源の供給又は停止
指示を受けて動作し、主電源６の停止時には前記第２サ
ブＣＰＵ装置３からの電源投入指示に基づいて主電源６
を投入する電源制御部４と、前記電源投入時には前記他
の情報端末との間でやり取りする制御信号を前記第１サ
ブＣＰＵ装置２のバスに接続し、主電源停止時には前記
他の情報端末との間でやり取りする制御信号を第２サブ
ＣＰＵ装置３のバスに接続するゲート回路と、を同一筐
体に備えたことを特徴とする。
【００１６】ここで、第２サブＣＰＵ装置３は、少なく
ともＣＰＵ、ＲＡＭ、ＲＯＭ、ＬＡＮ制御回路とを備
え、各回路は低消費電流のＣ−ＭＯＳで素子構成する。
また第２サブＣＰＵ装置３は、電源制御部４により主電
源６を投入して第１サブＣＰＵ装置２を動作状態とした
時には、その時まで第２サブＣＰＵ装置３が制御してい
る通信制御状態を全て第１サブＣＰＵ装置２に切替える
ことを特徴とする情報処理端末の自動電源制御装置。
ともＣＰＵ、ＲＡＭ、ＲＯＭ、ＬＡＮ制御回路とを備
え、各回路は低消費電流のＣ−ＭＯＳで素子構成する。
また第２サブＣＰＵ装置３は、電源制御部４により主電
源６を投入して第１サブＣＰＵ装置２を動作状態とした
時には、その時まで第２サブＣＰＵ装置３が制御してい
る通信制御状態を全て第１サブＣＰＵ装置２に切替える
ことを特徴とする情報処理端末の自動電源制御装置。
【００１７】
【作用】このような構成を備えた本発明の情報処理処理
端末の自動電源制御装置によれば、主電源を切断すると
メインＣＰＵ装置と第１サブＣＰＵ装置の動作が停止
し、第２サブＣＰＵ装置のみが動作状態を維持するスタ
ンバイモードとなる。スタンバイモードでは、第２サブ
ＣＰＵ装置のみが動作状態にあり、しかも第２サブＣＰ
Ｕ装置は、他のワークステーションからの電源投入コマ
ンドを受信解読できればよいことからデータ処理量が少
なく、ビット長の小さいＣＰＵで良く、また各回路部に
低消費電流のＣ−ＭＯＳ素子構成のものを使用している
ため、消費電流は必要最小限に抑えられている。このた
め自動電源制御のための専用電源の電源容量が少くて済
み、電源装置を小形化できる。
端末の自動電源制御装置によれば、主電源を切断すると
メインＣＰＵ装置と第１サブＣＰＵ装置の動作が停止
し、第２サブＣＰＵ装置のみが動作状態を維持するスタ
ンバイモードとなる。スタンバイモードでは、第２サブ
ＣＰＵ装置のみが動作状態にあり、しかも第２サブＣＰ
Ｕ装置は、他のワークステーションからの電源投入コマ
ンドを受信解読できればよいことからデータ処理量が少
なく、ビット長の小さいＣＰＵで良く、また各回路部に
低消費電流のＣ−ＭＯＳ素子構成のものを使用している
ため、消費電流は必要最小限に抑えられている。このた
め自動電源制御のための専用電源の電源容量が少くて済
み、電源装置を小形化できる。
【００１８】また通常のデータ処理に必要な高速且つ大
容量のデータ通信を行うＬＡＮの制御機能は第１サブＣ
ＰＵ装置に持たせており、第２サブＣＰＵ装置による自
動電源制御機能をオプションとして後から追加した場合
でも、既存のＬＡＮ制御用のソフトウェアの変更は必要
なく、外部からの電源投入コマンドで主電源が投入され
た時に、オプションにより加わっている第２ＣＰＵ装置
からＬＡＮ制御を引き継ぐための切替用のソフトウェア
を追加するだけでよい。
容量のデータ通信を行うＬＡＮの制御機能は第１サブＣ
ＰＵ装置に持たせており、第２サブＣＰＵ装置による自
動電源制御機能をオプションとして後から追加した場合
でも、既存のＬＡＮ制御用のソフトウェアの変更は必要
なく、外部からの電源投入コマンドで主電源が投入され
た時に、オプションにより加わっている第２ＣＰＵ装置
からＬＡＮ制御を引き継ぐための切替用のソフトウェア
を追加するだけでよい。
【００１９】
【実施例】図２は本発明の一実施例を示した実施例構成
図である。図２において、１００はワークステーション
に設けられたＣＰＵ筐体であり、ＣＰＵ筐体１００内に
はメインＣＰＵ１０が設けられ、そのＣＰＵバス１１に
はメモリ１２、磁気ディスク装置等の磁気記憶装置１
３、ディスプレイ１４、キーボード１５、プリンタ１６
を接続している。尚、ディスプレイ１４，キーボード１
５及びプリンタ１６はＣＰＵ筐体１００の外に設けられ
る。
図である。図２において、１００はワークステーション
に設けられたＣＰＵ筐体であり、ＣＰＵ筐体１００内に
はメインＣＰＵ１０が設けられ、そのＣＰＵバス１１に
はメモリ１２、磁気ディスク装置等の磁気記憶装置１
３、ディスプレイ１４、キーボード１５、プリンタ１６
を接続している。尚、ディスプレイ１４，キーボード１
５及びプリンタ１６はＣＰＵ筐体１００の外に設けられ
る。
【００２０】メインＣＰＵ１０に対しては他のワークス
テーションとＬＡＮ５０を介して通信制御を行うため、
第１サブＣＰＵ２０が設けられる。第１サブＣＰＵ２０
としては、ＬＡＮ５０を使用して高速且つ大量データの
通信制御を行うことから、１６ビット幅以上のＣＰＵ、
例えばＭＰＵ６８０００を使用している。第１サブＣＰ
Ｕ２０からのＣＰＵバス２１にはＬＡＮ制御に用いるＭ
ＡＣアドレスを格納したＭＡＣ−ＲＯＭ２２、４Ｍバイ
トを２つ用いたＤＲＡＭ２３、メインＣＰＵ１０のＣＰ
Ｕバス１１とコネクタ２５を介して第１サブＣＰＵ２０
のＣＰＵバス２１を接続するインタフェースドライバ２
４、デュアルポートＲＡＮ（２ポートＲＡＭ）２６が接
続される。
テーションとＬＡＮ５０を介して通信制御を行うため、
第１サブＣＰＵ２０が設けられる。第１サブＣＰＵ２０
としては、ＬＡＮ５０を使用して高速且つ大量データの
通信制御を行うことから、１６ビット幅以上のＣＰＵ、
例えばＭＰＵ６８０００を使用している。第１サブＣＰ
Ｕ２０からのＣＰＵバス２１にはＬＡＮ制御に用いるＭ
ＡＣアドレスを格納したＭＡＣ−ＲＯＭ２２、４Ｍバイ
トを２つ用いたＤＲＡＭ２３、メインＣＰＵ１０のＣＰ
Ｕバス１１とコネクタ２５を介して第１サブＣＰＵ２０
のＣＰＵバス２１を接続するインタフェースドライバ２
４、デュアルポートＲＡＮ（２ポートＲＡＭ）２６が接
続される。
【００２１】更に自動電源制御機能をオプションとして
装備する場合には第２サブＣＰＵ３０が設けられ、第２
サブＣＰＵ３０からのＣＰＵバス３１には時計用ＬＳＩ
３２、ＳＲＡＭ３３、ＲＯＭ３４、トランシーバ３６及
びＢＮＣコネクタ３７を介してＲＡＭに接続されるＬＡ
Ｎ制御回路３５、第１サブＣＰＵ２０のＣＰＵバス２１
との接続切離しを行うマルチプレクサ用ゲートアレイＬ
ＳＩ３８、更に自動電源制御を行うための電源制御回路
４０が接続される。また、ＣＰＵバス３１は第１サブＣ
ＰＵ２０側に設けたデュアルポートＲＡＭ２６の他のポ
ートを接続している。
装備する場合には第２サブＣＰＵ３０が設けられ、第２
サブＣＰＵ３０からのＣＰＵバス３１には時計用ＬＳＩ
３２、ＳＲＡＭ３３、ＲＯＭ３４、トランシーバ３６及
びＢＮＣコネクタ３７を介してＲＡＭに接続されるＬＡ
Ｎ制御回路３５、第１サブＣＰＵ２０のＣＰＵバス２１
との接続切離しを行うマルチプレクサ用ゲートアレイＬ
ＳＩ３８、更に自動電源制御を行うための電源制御回路
４０が接続される。また、ＣＰＵバス３１は第１サブＣ
ＰＵ２０側に設けたデュアルポートＲＡＭ２６の他のポ
ートを接続している。
【００２２】このような第２サブＣＰＵ３０側に設けた
電源制御回路４０を含む一点鎖線で囲んだ部分の回路部
は常時電源供給を受けている常時電源オン回路部２００
を構成する。第２サブＣＰＵ３０はメインＣＰＵ１０及
び第１サブＣＰＵ２０側に電源供給を行っている主電源
が切断されたスタンバイモードにおいて、ＬＡＮ５０を
介して他のワークステーションから送られてくる自分に
対する電源投入コマンドを受信解読できる機能をもつだ
けで良く、それ以外のＬＡＮ制御については第１サブＣ
ＰＵ２０側に設けているため、第２サブＣＰＵ３０とし
ては、ビット幅が例えば８ビットと小さいＣＰＵ、例え
ば６３Ａ０３Ｙ等を使用すれば良い。また、ＳＲＡＭ３
３、ＲＯＭ３４、マルチプレクサ用ゲートアレイＬＳＩ
３８等の常時電源オン回路部２００に使用している回路
ユニットについては、消費電流の少ないＣ−ＭＯＳ素子
を使用する。
電源制御回路４０を含む一点鎖線で囲んだ部分の回路部
は常時電源供給を受けている常時電源オン回路部２００
を構成する。第２サブＣＰＵ３０はメインＣＰＵ１０及
び第１サブＣＰＵ２０側に電源供給を行っている主電源
が切断されたスタンバイモードにおいて、ＬＡＮ５０を
介して他のワークステーションから送られてくる自分に
対する電源投入コマンドを受信解読できる機能をもつだ
けで良く、それ以外のＬＡＮ制御については第１サブＣ
ＰＵ２０側に設けているため、第２サブＣＰＵ３０とし
ては、ビット幅が例えば８ビットと小さいＣＰＵ、例え
ば６３Ａ０３Ｙ等を使用すれば良い。また、ＳＲＡＭ３
３、ＲＯＭ３４、マルチプレクサ用ゲートアレイＬＳＩ
３８等の常時電源オン回路部２００に使用している回路
ユニットについては、消費電流の少ないＣ−ＭＯＳ素子
を使用する。
【００２３】次にＣＰＵ筐体１００内に設けられる電源
回路部を説明する。まず、メインＣＰＵ１０及び第１サ
ブＣＰＵ２０側に対する電源供給を行う主電源として、
ＡＣ−ＤＣコンバータ６０が設けられる。一方、第２サ
ブＣＰＵ３０を含む常時電源オン回路部２００に対する
専用電源として、ＡＣ−ＤＣコンバータ７０が設けられ
る。尚、ＡＣ−ＤＣコンバータ６０，７０から各回路部
に対する電源供給ラインを破線で示している。但し、メ
インＣＰＵ１０側に対する電源ラインは省略している。
回路部を説明する。まず、メインＣＰＵ１０及び第１サ
ブＣＰＵ２０側に対する電源供給を行う主電源として、
ＡＣ−ＤＣコンバータ６０が設けられる。一方、第２サ
ブＣＰＵ３０を含む常時電源オン回路部２００に対する
専用電源として、ＡＣ−ＤＣコンバータ７０が設けられ
る。尚、ＡＣ−ＤＣコンバータ６０，７０から各回路部
に対する電源供給ラインを破線で示している。但し、メ
インＣＰＵ１０側に対する電源ラインは省略している。
【００２４】更に、第２サブＣＰＵ３０に接続した時計
用ＬＳＩ３２およびＳＲＡＭ３３に対しては、バッテリ
ーユニット８０より、例えばＤＣ３Ｖを常時供給し、Ａ
Ｃ１００Ｖ停電時でも時計および各種設定情報をバック
アップ可能としている。ＡＣ−ＤＣコンバータ６０，７
０はＡＣ１００Ｖを電源プラグ６３から受けてＮＦＢ
（ノンヒューズブレーカ）６２を介して電源トランス６
１で降圧した規定のＡＣ入力電圧を受けている。
用ＬＳＩ３２およびＳＲＡＭ３３に対しては、バッテリ
ーユニット８０より、例えばＤＣ３Ｖを常時供給し、Ａ
Ｃ１００Ｖ停電時でも時計および各種設定情報をバック
アップ可能としている。ＡＣ−ＤＣコンバータ６０，７
０はＡＣ１００Ｖを電源プラグ６３から受けてＮＦＢ
（ノンヒューズブレーカ）６２を介して電源トランス６
１で降圧した規定のＡＣ入力電圧を受けている。
【００２５】ＡＣ−ＤＣコンバータ６０，７０はＡＣ入
力を整流する整流回路と、整流回路から得られたＤＣ電
圧を規定ＤＣ電圧５ボルトに変換するスイッチングレギ
ュレータ等を備える。勿論、ＡＣ−ＤＣコンバータ６０
の電源容量はメインＣＰＵ１０及び第１サブＣＰＵ２０
における消費電流に見合った電源容量をもつ。また、Ａ
Ｃ−ＤＣコンバータ７０は第２サブＣＰＵ３０を含む常
時電源オン回路部２００の消費電流に見合った電源容量
をもっている。
力を整流する整流回路と、整流回路から得られたＤＣ電
圧を規定ＤＣ電圧５ボルトに変換するスイッチングレギ
ュレータ等を備える。勿論、ＡＣ−ＤＣコンバータ６０
の電源容量はメインＣＰＵ１０及び第１サブＣＰＵ２０
における消費電流に見合った電源容量をもつ。また、Ａ
Ｃ−ＤＣコンバータ７０は第２サブＣＰＵ３０を含む常
時電源オン回路部２００の消費電流に見合った電源容量
をもっている。
【００２６】この実施例にあっては、常時電源オン回路
部２００の消費電流は０．６Ａ程度に抑えられており、
ＡＣ−ＤＣコンバータ７０としては十分に電源容量の小
さいもので対応できる。ＡＣ−ＤＣコンバータ６０は電
源制御回路４０からの信号によりオンオフ制御すること
ができ、具体的には内蔵したスイッチングレギュレータ
のドライブトランジスタをオンオフ駆動することで主電
源及び制御電源の供給をオンオフできる。
部２００の消費電流は０．６Ａ程度に抑えられており、
ＡＣ−ＤＣコンバータ７０としては十分に電源容量の小
さいもので対応できる。ＡＣ−ＤＣコンバータ６０は電
源制御回路４０からの信号によりオンオフ制御すること
ができ、具体的には内蔵したスイッチングレギュレータ
のドライブトランジスタをオンオフ駆動することで主電
源及び制御電源の供給をオンオフできる。
【００２７】次に図２の実施例における本発明の自動電
源制御を説明する。まず、主電源としてのＡＣ−ＤＣコ
ンバータ６０をオンしたメインＣＰＵ１０，第１サブＣ
ＰＵ２０及び第２サブＣＰＵ３０の全てが動作状態にあ
る通常の運用時には、予めメインＣＰＵ１０からデュア
ルポートＲＡＭ２６に対し電源投入元アドレス，ＭＡＣ
アドレス及び時刻などの電源制御に必要なパラメータの
設定を行い、このデュアルポートＲＭＡ２６に設定した
電源制御用のパラメータを第２サブＣＰＵ３０が読み出
して自分のＳＲＡＭ３３に設定している。
源制御を説明する。まず、主電源としてのＡＣ−ＤＣコ
ンバータ６０をオンしたメインＣＰＵ１０，第１サブＣ
ＰＵ２０及び第２サブＣＰＵ３０の全てが動作状態にあ
る通常の運用時には、予めメインＣＰＵ１０からデュア
ルポートＲＡＭ２６に対し電源投入元アドレス，ＭＡＣ
アドレス及び時刻などの電源制御に必要なパラメータの
設定を行い、このデュアルポートＲＭＡ２６に設定した
電源制御用のパラメータを第２サブＣＰＵ３０が読み出
して自分のＳＲＡＭ３３に設定している。
【００２８】一日の業務が終了してワークステーション
の電源スイッチをオフすると、電源制御回路４０はＡＣ
−ＤＣコンバータ６０をオフしてメインＣＰＵ１０側及
び第１サブＣＰＵ２０側に対する主電源の供給を遮断す
るが、ＡＣ−ＤＣコンバータ７０はオン状態にあり、第
２サブＣＰＵ３０側、即ち常時電源オン回路部２００に
対し継続的に電源供給を行っている。
の電源スイッチをオフすると、電源制御回路４０はＡＣ
−ＤＣコンバータ６０をオフしてメインＣＰＵ１０側及
び第１サブＣＰＵ２０側に対する主電源の供給を遮断す
るが、ＡＣ−ＤＣコンバータ７０はオン状態にあり、第
２サブＣＰＵ３０側、即ち常時電源オン回路部２００に
対し継続的に電源供給を行っている。
【００２９】このため、第２サブＣＰＵ３０は他のワー
クステーションから自分に対する電源投入コマンドの発
行、あるいは時計用ＬＳＩ３２の時計信号に基づく電源
投入時刻の監視等を行っている。また、主電源を投入し
たスタンバイモードにおいて、ＬＡＮ制御回路３５のア
クセスは第２サブＣＰＵ３０が行っている。ＬＡＮ制御
回路３５が自己のＭＡＣアドレスを用いて他のワークス
テーションからの自己宛てのフレームを受信すると、第
２サブＣＰＵ３０は受信フレームを解析し、フレーム中
に他のワークステーションからの電源投入コマンドがあ
ることを認識すると、電源制御回路４０に対し電源投入
指示を行う。この第２サブＣＰＵ３０からの電源投入指
示を受けて、電源制御回路４０はＡＣ−ＤＣコンバータ
６０をオンし、メインＣＰＵ１０及び第１サブＣＰＵ２
０側に対する主電源の供給を開始する。
クステーションから自分に対する電源投入コマンドの発
行、あるいは時計用ＬＳＩ３２の時計信号に基づく電源
投入時刻の監視等を行っている。また、主電源を投入し
たスタンバイモードにおいて、ＬＡＮ制御回路３５のア
クセスは第２サブＣＰＵ３０が行っている。ＬＡＮ制御
回路３５が自己のＭＡＣアドレスを用いて他のワークス
テーションからの自己宛てのフレームを受信すると、第
２サブＣＰＵ３０は受信フレームを解析し、フレーム中
に他のワークステーションからの電源投入コマンドがあ
ることを認識すると、電源制御回路４０に対し電源投入
指示を行う。この第２サブＣＰＵ３０からの電源投入指
示を受けて、電源制御回路４０はＡＣ−ＤＣコンバータ
６０をオンし、メインＣＰＵ１０及び第１サブＣＰＵ２
０側に対する主電源の供給を開始する。
【００３０】このようにして他のワークステーションか
らの電源投入コマンドにより主電源が投入されて、メイ
ンＣＰＵ１０及び第１サブＣＰＵ２０が動作状態になる
と、主電源の投入を確認の上、スタンバイモードで第２
サブＣＰＵ３０側でもっていたＬＡＮ制御に関する制御
信号やバスをマルチプレクサ用ゲートアレイＬＳＩ３８
を介して第１サブＣＰＵ２０側に切り換え、ＬＡＮ制御
回路３５のアクセスを第１サブＣＰＵ２０に移す。
らの電源投入コマンドにより主電源が投入されて、メイ
ンＣＰＵ１０及び第１サブＣＰＵ２０が動作状態になる
と、主電源の投入を確認の上、スタンバイモードで第２
サブＣＰＵ３０側でもっていたＬＡＮ制御に関する制御
信号やバスをマルチプレクサ用ゲートアレイＬＳＩ３８
を介して第１サブＣＰＵ２０側に切り換え、ＬＡＮ制御
回路３５のアクセスを第１サブＣＰＵ２０に移す。
【００３１】このため、メインＣＰＵ１０における情報
処理に必要な各種データのＬＡＮ５０による伝送は全て
第１サブＣＰＵ２０のアクセスの下に実行され、第２サ
ブＣＰＵ３０は必然的に関与しなくなる。このような他
のワークステーションからの電源投入コマンドにより主
電源を投入する制御は、例えば図３に示したように銀
行，証券等の窓口業務が終わって夜間にホスト側からリ
モートメンテナンスをメインＣＰＵ１０側に対し行う場
合であり、この場合にはホストからの電源投入コマンド
を第２サブＣＰＵ３０側で受信解読して主電源を投入す
るようになる。
処理に必要な各種データのＬＡＮ５０による伝送は全て
第１サブＣＰＵ２０のアクセスの下に実行され、第２サ
ブＣＰＵ３０は必然的に関与しなくなる。このような他
のワークステーションからの電源投入コマンドにより主
電源を投入する制御は、例えば図３に示したように銀
行，証券等の窓口業務が終わって夜間にホスト側からリ
モートメンテナンスをメインＣＰＵ１０側に対し行う場
合であり、この場合にはホストからの電源投入コマンド
を第２サブＣＰＵ３０側で受信解読して主電源を投入す
るようになる。
【００３２】勿論、メインＣＰＵ１０において、ホスト
からの指示に基づきリモートメンテナンスに伴う一連の
動作が終了したならば電源制御回路４０に対し主電源切
断指示を出し、ＡＣ−ＤＣコンバータ６０をオフして再
び第２サブＣＰＵ３０を含む常時電源オン回路部２００
のみを動作状態とするスタンバイモードに入る。更に、
ホストによるワークステーションのリモートメンテナン
スのための電源投入，切断の制御のみならず、同じ店舗
内に設置している複数のワークステーションにおける朝
一番の電源投入作業などにおいて、クライアント側の電
源投入による立上がりを認識し、サーバ側に対し電源投
入コマンドを発行することで、サーバ側のワークステー
ションが自動的に主電源を投入して立ち上がる自動電源
制御等を行わせるようにしても良い。
からの指示に基づきリモートメンテナンスに伴う一連の
動作が終了したならば電源制御回路４０に対し主電源切
断指示を出し、ＡＣ−ＤＣコンバータ６０をオフして再
び第２サブＣＰＵ３０を含む常時電源オン回路部２００
のみを動作状態とするスタンバイモードに入る。更に、
ホストによるワークステーションのリモートメンテナン
スのための電源投入，切断の制御のみならず、同じ店舗
内に設置している複数のワークステーションにおける朝
一番の電源投入作業などにおいて、クライアント側の電
源投入による立上がりを認識し、サーバ側に対し電源投
入コマンドを発行することで、サーバ側のワークステー
ションが自動的に主電源を投入して立ち上がる自動電源
制御等を行わせるようにしても良い。
【００３３】更に、電源投入コマンドによらず、第２Ｃ
ＰＵ３０側のＳＲＡＭ３３に電源投入時刻，電源切断時
刻等を予め登録しておき、時計用ＬＳＩ３２からの時計
信号との比較処理に基づいて電源制御回路４０による主
電源としてのＡＣ−ＤＣコンバータ６０のオンオフを行
うようにしても良い。
ＰＵ３０側のＳＲＡＭ３３に電源投入時刻，電源切断時
刻等を予め登録しておき、時計用ＬＳＩ３２からの時計
信号との比較処理に基づいて電源制御回路４０による主
電源としてのＡＣ−ＤＣコンバータ６０のオンオフを行
うようにしても良い。
【００３４】
【発明の効果】以上説明してきたように本発明によれ
ば、外部からのコマンドあるいは時刻割込みを待つ主電
源を投入したスタンバイモードにおける消費電流を大幅
に低減できるため、電源容量の低減とＣＰＵ筐体の熱設
計を容易にし、装置コスト及び運用コストを低減でき
る。
ば、外部からのコマンドあるいは時刻割込みを待つ主電
源を投入したスタンバイモードにおける消費電流を大幅
に低減できるため、電源容量の低減とＣＰＵ筐体の熱設
計を容易にし、装置コスト及び運用コストを低減でき
る。
【００３５】また、主電源の切断状態で他のワークステ
ーションからの電源投入コマンドを監視する第２サブＣ
ＰＵ側のＬＡＮ制御に関するソフトウェアについては、
メインＣＰＵのデータ伝送を行う第１サブＣＰＵ側のソ
フトウェアをそのまま利用できるため、開発工数を大幅
に低減でき、オプション装置であっても既存のソフトウ
ェアの変更は必要としない。
ーションからの電源投入コマンドを監視する第２サブＣ
ＰＵ側のＬＡＮ制御に関するソフトウェアについては、
メインＣＰＵのデータ伝送を行う第１サブＣＰＵ側のソ
フトウェアをそのまま利用できるため、開発工数を大幅
に低減でき、オプション装置であっても既存のソフトウ
ェアの変更は必要としない。
【００３６】更に同一筐体に設けたことで、ＬＡＮ制御
回路が１つで済み、これによって他のワークステーショ
ンにおけるＭＡＣアドレスの管理などが容易になる。
回路が１つで済み、これによって他のワークステーショ
ンにおけるＭＡＣアドレスの管理などが容易になる。
【図１】本発明の原理説明図
【図２】本発明の実施例構成図
【図３】従来のワークステーションにおけるリモートメ
ンテナンスを含む用いた業務内容の説明図
ンテナンスを含む用いた業務内容の説明図
【図４】従来装置の説明図
１：メインＣＰＵ装置 ２：第１サブＣＰＵ装置 ３：第２サブＣＰＵ装置 ４：電源制御部 ５：通信回線（ＬＡＮ） ６：主電源 ７：専用電源 １０：メインＣＰＵ １１，２１，３１：ＣＰＵバス １２：メモリ １３：磁気記憶装置 １４：ディスプレイ １５：キーボード １６：プリンタ ２０：第１サブＣＰＵ ２２：ＭＡＣ−ＲＯＭ ２３：ＤＲＡＭ ２４：インタフェースドライバ ２５：コネクタ ２６：デュアルポートＲＡＭ ３０：第２サブＣＰＵ ３２：時計用ＬＳＩ ３３：ＳＲＡＭ ３４：ＲＯＭ ３５：ＬＡＮ制御回路 ３６：トランシーバ ３７：ＢＮＣコネクタ ３８：マルチプレクサ用ゲートアレイＬＳＩ ４０：電源制御回路 ５０：ＬＡＮ ６０：ＡＣ−ＤＣコンバータ（主電源用） ６１：電源トランス ６２：ＮＦＢ ６３：ＡＣプラグ ７０：ＡＣ−ＤＣコンバータ（第２サブＣＰＵ用） ８０：バッテリーユニット
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 1/26 H04L 12/24 H04L 12/26
Claims (3)
- 【請求項１】ＬＡＮ等の通信回線を介して複数の情報処
理端末を接続した情報処理システムに於いて、 主電源の供給を受けて動作し、所定の端末処理業務を実
行するメインＣＰＵ装置と、 主電源による電源供給を受けて動作し、前記メインＣＰ
Ｕの指示のもとに前記通信回線を介して他の情報端末と
の間で情報のやり取りを行なう第１サブＣＰＵ装置と、 主電源の停止時にも専用電源による電源供給を常時受
け、主電源の遮断状態で他の情報端末から前記通信回線
を介して送られてくる電源制御指令を受信解読する第２
サブＣＰＵ装置と、 前記メインＣＰＵ装置による電源の供給又は停止指示を
受けて動作し、主電源の停止時には前記第２サブＣＰＵ
装置からの電源投入指示に基づいて主電源を投入する電
源制御部と、前記電源投入時には前記他の情報端末との間でやり取り
する制御信号を前記第１サブＣＰＵ装置のバスに接続
し、前記主電源停止時には前記他の情報端末との間でや
り取りする制御信号を前記第２サブＣＰＵ装置のバスに
接続するゲート回路と、 を同一筐体に備えたことを特徴とする情報処理端末の自
動電源制御装置。 - 【請求項２】請求項１記載の情報処理端末の自動電源制
御装置に於いて、前記第２サブＣＰＵ装置は、少なくと
もＣＰＵ、ＲＡＭ、ＲＯＭ、ＬＡＮ制御回路とを備え、
各回路は低消費電流のＣ−ＭＯＳで素子構成したことを
特徴とする情報処理端末の自動電源制御装置。 - 【請求項３】請求項１記載の情報処理端末の自動電源制
御装置に於いて、前記第２サブＣＰＵ装置は、前記電源
制御部により主電源を投入して前記第１サブＣＰＵ装置
を動作状態とした時には、その時まで前記第２サブＣＰ
Ｕ装置が制御している通信制御状態を全て第１サブＣＰ
Ｕ装置に切替えることを特徴とする情報処理端末の自動
電源制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04222586A JP3111116B2 (ja) | 1992-08-21 | 1992-08-21 | 情報処理端末の自動電源制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04222586A JP3111116B2 (ja) | 1992-08-21 | 1992-08-21 | 情報処理端末の自動電源制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0667762A JPH0667762A (ja) | 1994-03-11 |
| JP3111116B2 true JP3111116B2 (ja) | 2000-11-20 |
Family
ID=16784793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04222586A Expired - Fee Related JP3111116B2 (ja) | 1992-08-21 | 1992-08-21 | 情報処理端末の自動電源制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3111116B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2735023B2 (ja) * | 1995-03-30 | 1998-04-02 | 日本電気株式会社 | データ制御システム |
| JP3871569B2 (ja) | 2000-02-04 | 2007-01-24 | 富士通株式会社 | ネットワーク制御システム、および、ネットワーク用の装置、中継器および接続装置 |
| JP4944215B2 (ja) * | 2010-02-12 | 2012-05-30 | 株式会社バッファロー | ネットワーク接続型デバイス電源管理方法およびネットワーク・システム |
-
1992
- 1992-08-21 JP JP04222586A patent/JP3111116B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0667762A (ja) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6105097A (en) | Device and method for interconnecting universal serial buses including power management | |
| US7636862B2 (en) | Modular server system | |
| US6591368B1 (en) | Method and apparatus for controlling power of computer system using wake up LAN (local area network) signal | |
| EP0680632B1 (en) | Power management system for computer device interconnection bus and method therefor | |
| US5799196A (en) | Method and apparatus of providing power management using a self-powered universal serial bus (USB) device | |
| US5283905A (en) | Power supply for computer system manager | |
| US4663539A (en) | Local power switching control subsystem | |
| US5483656A (en) | System for managing power consumption of devices coupled to a common bus | |
| US7394445B2 (en) | Digital power manager for controlling and monitoring an array of point-of-load regulators | |
| US7574615B2 (en) | Method of managing power consumption of a network interface | |
| US6105143A (en) | Power control device and method of controlling power of peripheral devices of a computer system using a universal serial bus (USB) hub | |
| US5432946A (en) | LAN server personal computer with unattended activation capability | |
| JP2760787B2 (ja) | 電子計算機システムの運転制御装置 | |
| US6115822A (en) | Power distribution unit for detecting system status | |
| US20020053037A1 (en) | Energy-conserving microprocessor or CPU system and method of the same by providing keep-alive microprocessing | |
| JP3437176B2 (ja) | 電源管理装置及び電源管理システム | |
| JP3111116B2 (ja) | 情報処理端末の自動電源制御装置 | |
| JPH11234272A (ja) | 複合通信端末装置管理システム及び複合通信端末装置 | |
| JPH0822424A (ja) | クライアント・サーバ・システムおよびその制御方法 | |
| US20040022184A1 (en) | Hardware switching apparatus for soft power-down and remote power-up | |
| JP2000092092A (ja) | 電源制御装置及び電源制御システム | |
| JP2962387B2 (ja) | プログラマブルコントローラおよびそれを用いた分散制御システムにおける特定他局のリセット方法、他局のリセット要因検出方法、異常局監視方法、同期起動方法および同期停止方法 | |
| JP2914362B2 (ja) | クライアント／サーバシステムにおける電源制御機能を備えるサーバ自動運転装置 | |
| JPS5818644B2 (ja) | デ−タ処理システム運用制御方式 | |
| CN114936044B (zh) | 一种计算设备和计算设备的唤醒方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000822 |
|
| LAPS | Cancellation because of no payment of annual fees |