JPH06259170A - 電源制御装置 - Google Patents

Abstract

(57)【要約】 【構成】 電源を切断する時、電源部から制御部８にＮ
ＭＩ信号６を出力し、これを受けて制御部８から電源部
に電源切断信号を出力して電源を切断する。制御部８内
のＮＭＩ処理部９は、マイクロプロセッサ１０の命令に
したがって、ＮＭＩ信号６が入力された時に直ちに電源
切断信号を出力し、あるいはマイクロプロセッサ１０に
よる電源切断処理が実行された後に電源切断信号を出力
する。 【効果】 電源投入切断スイッチを押下してからシステ
ムが停止するまでの時間を短縮させることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロコンピュータシ
ステムの電源制御装置に関する。

【０００２】

【従来の技術】マイクロコンピュータシステムは、一般
に電源部からの電力を受けて動作し、各種情報の処理を
行うと共に処理した情報を保存する。

【０００３】図２は従来のマイクロコンピュータシステ
ムの構成を示すブロック図である。図示のシステムは、
電源部１、制御部２、ファイル装置３、電源投入切断ス
イッチ４、ＡＣ入力プラグ５によって構成されている。

【０００４】電源部１は、整流回路等を備えており、Ａ
Ｃ入力プラグ５から入力した商用交流電力を直流電力に
変換して制御部２とファイル装置３に供給する。制御部
２は、マイクロプロセッサ、メインメモリ、ファイル制
御部等から構成されている。そして、マイクロプロセッ
サは、例えば、ファイル装置３からメインメモリに情報
を読込み、メインメモリ上の情報を処理してファイル装
置３に書込む。ファイル装置３は、例えば、磁気ディス
ク装置等の外部記憶装置である。電源投入切断スイッチ
４は、開閉スイッチであり、ＡＣ入力プラグ５と電源部
１との電気的接続および切断を行う。ＡＣ入力プラグ５
は電源コンセントに接続され、電源部１に商用交流電力
を供給する。ＮＭＩ（Non Maskable Interrupt）信号６
は、電源投入切断スイッチ４が操作された時に発生する
制御部２へのマスク制御できない割込み信号である。電
源切断信号７は、制御部２から出力される電源部１の電
源を切断する信号である。

【０００５】次に、このシステムの電源制御動作を説明
する。オペレータが電源投入切断スイッチ４を押下する
と、ＡＣ入力プラグ５から電源部１に交流電力が供給さ
れる。電源部１は交流を直流に変換して制御部２および
ファイル装置３に直流電力を供給する。これにより、シ
ステムが立上がり、ファイル装置３に格納された情報の
処理が行なわれる。処理を終了する場合、電源投入切断
スイッチ４を押下する。これにより、ＮＭＩ信号６が電
源部１から制御部２へ出力される。制御部２は、ファイ
ル装置３への書込み処理後、電源部１へ電源切断信号７
を出力し、電源部１は直流電力の供給を停止する。これ
により、システムが停止する。

【０００６】なお、このシステムはファイル装置３を備
えており、ファイル装置３をアクセス中に電源を切断す
るとファイルが破壊される可能性があり、そのため、電
源投入切断スイッチ４が押下されたとき、ＮＭＩ信号６
を制御部２に入力してファイル処理を終了させてから電
源切断信号７を発行するようになっている。

【０００７】

【発明が解決しようとする課題】しかしながら、上述し
た電源制御方法には、次のような問題点があった。すな
わち、処理を終了する時、電源投入切断スイッチを押下
するが、全ての処理モード、例えば、ファイル装置アク
セス中、メインメモリアクセス中、アイドル中等におい
て、電源切断信号を出力するために無条件にＮＭＩの処
理を行っているので、システムが停止するまでに時間が
かかっていた。

【０００８】また、制御部内のマイクロプロセッサへの
ＮＭＩ信号線および、マイクロプロセッサからの電源切
断命令の信号線がハードウェア障害のために正しく動作
していないときには、オペレータが電源投入切断スイッ
チを押下しても、いつまでたっても電源が落ちないとい
う問題があった。

【０００９】本発明は、以上の点に着目して為されたも
のであり、電源投入切断スイッチを押下してからシステ
ムが停止するまでの時間を短縮させること、ハードウェ
ア障害に強く、電源投入切断スイッチを押下したときに
確実に電源を切断できることを目的とする。

【００１０】

【課題を解決するための手段】本発明は、前述の問題点
を解決するために、制御部に、電源部からの割込信号を
ゲートするための第１の回路と、プロセッサから出力さ
れる電源切断信号およびゲート回路から出力されるゲー
トされた割込信号を入力し、プロセッサから電源切断信
号が入力された時、あるいはゲートされた割込信号が入
力された時に電源部へ電源切断信号を出力する第２の回
路と、プロセッサの命令に基づいてゲート回路の開閉を
制御する第３の回路とを設けたものである。

【００１１】

【作用】以上の構成によれば、プロセッサは必要に応じ
て第３の回路を制御する。これにより、第１の回路のゲ
ートの開閉が制御される。第１の回路のゲートが開かれ
ているときに、電源部から割込信号が入力されると、こ
の割込信号が直ちに第２の回路に入力されて第２の回路
が電源部へ電源切断信号を出力する。他方、第１の回路
のゲートが閉じられているときに、電源部から割込信号
が入力されると、この割込信号は第２の回路に入力され
ない。その後、第２の回路にプロセッサからの電源切断
信号が入力され、これにより、第２の回路が電源部へ電
源切断信号を出力する。

【００１２】したがって、オペレータが電源切断のため
に電源投入切断スイッチを押下したとき、処理モードに
応じて直ちに電源を切断できるようになり、前述の問題
点を解決することができる。

【００１３】

【実施例】本発明に係るシステム構成は図２に示す従来
のものと同様であり、従来のものとは制御部の構成が異
なる。図１に本発明に係る制御部の構成を示し、図３に
図１のＮＭＩ処理部の構成を示す。

【００１４】図１において、６はＮＭＩ信号、７は電源
切断信号であり、これらの信号は前述の通りである。８
は制御部であり、その中にＮＭＩ処理部９とマイクロプ
ロセ１０を備えている。ＮＭＩ処理部９は、電源部１
（図２参照）からのＮＭＩ信号を入力し、電源部１へ電
源切断信号を出力する。また、このＮＭＩ処理部９はマ
イクロプロセ１０へＮＭＩ信号を出力し、これにより、
マイクロプロセ１０はＮＭＩ処理を実行する。ＮＭＩ処
理が終わるとマイクロプロセ１０は電源切断命令を出力
し、この出力がＮＭＩ処理部９に入力される。マイクロ
プロセ１０はシステム全体の制御を司る。

【００１５】以下、図３を用いてＮＭＩ処理部の詳細を
説明する。１１は二入力アンド回路であり、一方の入力
端子にＮＭＩ信号６が入力され、他方の入力端子に後述
のフリップ・フロップ回路１３の出力信号が入力され
る。この二入力アンド回路１１はＮＭＩ信号６のゲート
回路として機能する。１２は二入力オア回路であり、一
方の入力端子に二入力アンド回路１１の出力信号が入力
され、他方の入力端子にマイクロプロセッサ１０からの
電源切断信号１４が入力され、いずれか一方の信号が有
効、つまりハイレベルとなると、電源部１へ電源切断信
号７を出力する。１３はフリップ・フロップであり、マ
イクロプロセッサ１０からの電源切断有効セット信号１
５、電源切断有効リセット信号１６が入力され、電源切
断有効セット信号１５によってセットされて二入力アン
ド回路１１へハイレベルの信号を出力する。これによ
り、二入力アンド回路１１のゲートが開き、二入力アン
ド回路１１はＮＭＩ信号６を通過させる。他方、電源切
断有効リセット信号１６によってリセットされて二入力
アンド回路１１へローレベルの信号を出力する。これに
より、二入力アンド回路１１のゲートが閉まり、二入力
アンド回路１１はＮＭＩ信号６を通過させない。つま
り、フリップ・フロップ１３のセット／リセットによ
り、二入力アンド回路１１のゲートの開／閉が行われ
る。

【００１６】次に、図３に示すＮＭＩ処理部の動作を説
明する。ＮＭＩ信号６によって直接、電源を切断しても
可能な状態ではフリップ・フロップ１３はセットされた
ままになっている。なお、任意の時期に、マイクロプロ
セッサ１０からフリップ・フロップ１３に電源切断有効
セット信号１５が出力されて、フリップ・フロップ１３
はセットされる。フリップ・フロップ１３がセットされ
たままの状態では上述の通り、二入力アンド回路１１の
ゲートは開いており、電源部１からＮＭＩ信号６が出力
されると、このＮＭＩ信号６は二入力アンド回路１１を
通り、二入力オア回路１２の出力、つまり電源切断信号
７をハイレベルにする。これにより、電源部１に対して
電源の切断が指示される。ＮＭＩ信号６はマイクロプロ
セッサ１０へも出力され、これによりマイクロプロセッ
サ１０は電源部１からＮＭＩ信号６が発せられたことを
認識する。

【００１７】これに対し、例えば、ファイル装置３をア
クセスする際、マイクロプロセッサ１０は電源切断有効
リセット信号１６をフリップ・フロップ１３へ出力す
る。これにより、フリップ・フロップ１３はリセットさ
れ、二入力アンド回路１１のゲートが閉まり、ＮＭＩ信
号６は二入力アンド回路１１を通過することはない。し
たがって、電源部１からＮＭＩ信号６が出力されると、
このＮＭＩ信号６はマイクロプロセッサ１０へ出力され
るのみである。ＮＭＩ信号６を受信したマイクロプロセ
ッサ１０は、電源切断のための処理を実効した後、電源
切断信号１４（ハイレベル）を出力する。これにより、
二入力オア回路１２の出力、つまり電源切断信号７はハ
イレベルとなり、電源部１に対して電源の切断が指示さ
れる。

【００１８】以上のように、マイクロプロセッサ１０の
制御によってフリップ・フロップ１３がセット／リセッ
トされ、これにより、電源の切断方法を選択できる。つ
まり、マイクロプロセッサ１０による電源切断処理後に
電源を切断するか、そのような処理をしないで直ちに電
源を切断するかを選択することが可能となる。

【００１９】

【発明の効果】以上、詳細に説明したように、本発明に
よれば電源の切断方法をプロセッサが切り替えることが
可能となる。つまり、電源切断処理後に電源を切断する
か、そのような処理をしないで直ちに電源を切断するか
を切り替えることが可能となる。したがって、電源投入
切断スイッチを押下してからシステムが停止するまでの
時間を短縮させることができる。また、ハードウェア障
害、例えば、マイクロプロセッサへのＮＭＩ信号線、マ
イクロプロセッサからの電源切断信号線に係わる障害に
強く、電源投入切断スイッチを押下したときに確実に電
源を切断できることが期待できる。

【図面の簡単な説明】

【図１】本発明に係る制御部のブロック図である。

【図２】従来のマイクロコンピュータシステム構成図で
ある。

【図３】本発明のＮＭＩ処理部の詳細回路図である。

【符号の説明】 １ 電源部 ２ 制御部 ３ ファイル装置 ９ ＮＭＩ処理部 １０ マイクロプロセッサ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 電源投入切断スイッチにより電源部に電
   源投入指示が与えられると、電源部から制御部へ電力が
   供給され、電源投入切断スイッチにより電源部に電源切
   断指示が与えられると、電源部から制御部へ割込信号が
   与えられ、これにより制御部から電源部へ電源切断信号
   が与えられて電源が切断される電源制御装置において、 前記制御部は、 前記割込信号に応答して電源切断信号を出力するプロセ
   ッサと、 前記割込信号をゲートするためのゲート回路と、 前記プロセッサから出力される電源切断信号および前記
   ゲート回路から出力されるゲートされた割込信号を入力
   し、前記プロセッサから電源切断信号が入力された時、
   あるいは前記ゲートされた割込信号が入力された時に前
   記電源部へ電源切断信号を出力する回路と、 前記プロセッサの命令に基づいて前記ゲート回路の開閉
   を制御する回路とを有することを特徴とする電源制御装
   置。