KR20020023231A - 데이터 처리 회로, 데이터 처리 회로를 포함하는 장치,그리고 장치를 위한 컴퓨터 프로그램 제품 - Google Patents

데이터 처리 회로, 데이터 처리 회로를 포함하는 장치,그리고 장치를 위한 컴퓨터 프로그램 제품 Download PDF

Info

Publication number
KR20020023231A
KR20020023231A KR1020017015923A KR20017015923A KR20020023231A KR 20020023231 A KR20020023231 A KR 20020023231A KR 1020017015923 A KR1020017015923 A KR 1020017015923A KR 20017015923 A KR20017015923 A KR 20017015923A KR 20020023231 A KR20020023231 A KR 20020023231A
Authority
KR
South Korea
Prior art keywords
cache
memory
mode
power
processing circuit
Prior art date
Application number
KR1020017015923A
Other languages
English (en)
Other versions
KR100798020B1 (ko
Inventor
에몬스마르티즌제이엘
Original Assignee
롤페스 요하네스 게라투스 알베르투스
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롤페스 요하네스 게라투스 알베르투스, 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 롤페스 요하네스 게라투스 알베르투스
Publication of KR20020023231A publication Critical patent/KR20020023231A/ko
Application granted granted Critical
Publication of KR100798020B1 publication Critical patent/KR100798020B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

데이터 처리 회로가 캐시 모드와 캐시 바이패스 모드 사이를 전환할 수 있다. 캐시 바이패스 모드에서는, 캐시 메모리에 대한 전력 공급이 차단되어, 전력 소비를 줄인다.

Description

데이터 처리 회로, 데이터 처리 회로를 포함하는 장치, 그리고 장치를 위한 컴퓨터 프로그램 제품{DATA PROCESSING CIRCUIT WITH A CACHE MEMORY AND APPARATUS CONTAINING SUCH A CIRCUIT}
데이터 처리 회로는 주 메모리와 프로그램 명령어를 실행하는 처리 회로간의 속도차를 보완하기 위해 캐시 메모리를 이용한다. 캐시 메모리는, 예를 들면 최근에 처리 회로에 의해 액세스되었기 때문에 처리 회로에 의해 다시 액세스될 것이 예상되는 메모리 어드레스에 있는 주 메모리에 기억된 데이터의 사본(copies)을 포함한다. 캐시 메모리는 이 데이터를 주 메모리보다 더 빨리 전송할 수 있다.
데이터 처리 회로가 캐시 모드에서의 동작과 캐시 바이패스 모드에서의 동작 사이를 전환할 수 있도록 배열하는 것은 공지되어 있다. 캐시 모드에서는, 데이터 처리 회로가 주 메모리 위치를 어드레스 지정하고, 이 주 메모리 위치와 관련한 데이터가 캐시 메모리에서 이용 가능할 경우, 처리 회로에 데이터를 전송하는데 캐시 메모리가 이용된다. 캐시 바이패스 모드에서는 데이터가 항상 주 메모리로부터 전송된다. 이것은 예컨대 주 메모리의 데이터가 자율적으로 변경될 수 있는 경우에 필수적이다. 공지된 프로세서 회로가 캐시 메모리를 바이패스하는 것이 필요할 때, 이들의 프로그램은, 실행시 데이터 처리 회로를 캐시 바이패스 모드로 전환하라는 명령어를 포함한다. 더 이상 캐시 메모리를 바이패스할 필요가 없어지는 프로그램의 시점이 되면, 프로그램은, 실행시 데이터 처리 회로를 캐시 바이패스 모드에서 캐시 모드로 전환하라는 명령어를 포함한다. 결과적으로, 캐시 메모리는 프로그램 실행 동안 일시적으로 바이패스될 수 있다.
발명의 개요
본 발명의 목적은 데이터 처리 회로, 특히 배터리를 전력 공급원으로 이용하는 데이터 처리 회로와 관련하여 소비되는 전력을 줄이는 것이다.
본 발명에 따른 데이터 처리 회로는 청구항 제 1 항에 제시되었다. 본 발명에 따르면, 캐시 메모리에 대한 전원은 데이터 처리 회로가 캐시 바이패스 모드에서 동작할 때 차단된다. 결국, 전력이 절약된다. 선택적으로, 캐시 메모리에 대한 클럭 신호의 공급을 중단할 수도 있다. 그러나, 서브-마이크론의 피쳐 크기(feature size)를 갖는 집적 회로의 경우에는, 서브스레스홀드 누설 전류(subthreshold leakage currents)로 인해 상당한 전력 소모 문제가 여전히 남는다.
처리 회로에 프로그램이 기입될 때, 설계자는 프로그램 실행 중 언제 캐시 모드를 사용할 것인지, 그리고 언제 캐시 바이패스 모드를 사용할 것인지를 결정한다. 캐시 모드에서, 처리 회로는 가능하다면 캐시 메모리를 이용하므로 더 고속으로 프로그램을 실행하지만, 더 많은 전력을 소비한다. 캐시 바이패스 모드에서는, 처리 회로가 보다 저속이지만, 캐시 메모리가 전력을 소비하지 않기 때문에 처리 회로의 전력 소비가 덜하다. 바람직하게, 프로그램의 제 1 부분은 실시간 요건을 충족시키기 위해 처리 회로가 캐시 모드로 동작할 필요가 있는 것으로 식별하고, 제 2 부분은 캐시 모드로 동작할 필요가 없는 것으로 식별한다. 프로그램의 제 1 부분과 제 2 부분 사이에, 캐시 모드와 캐시 바이패스 모드간 전환 명령어를 적절히 삽입한다. 이것은 제 2 부분이 캐시 메모리를 이용해 정확하게 동작하느냐 혹은 부정확하게 동작하느냐는 것과는 무관하다. 전형적으로, 제 2 부분은 캐시 메모리를 이용할 때 비록 더 많은 전력을 소모하기는 해도 정확하게 동작한다.
본 발명은 캐시 메모리를 갖는 데이터 처리 회로에 관한 것이다.
본 발명의 이런 저런 이점들은 다음의 도면을 이용하여 더 상세히 설명될 것이다.
도 1은 데이터 처리 회로의 회로도를 도시한다.
도 1의 데이터 처리 회로는 프로세서 회로(10), 캐시 메모리(12), 캐시 인터페이스 회로(14), 전원 스위치(16) 및 주 메모리 인터페이스(18)를 포함한다. 데이터 처리 회로는 처리 회로(10)와 캐시 인터페이스 회로(14)에 접속된 전원 연결부 VDD 및 VSS를 갖는다. 캐시 메모리(12)는 전원 스위치(16)를 통해 VDD에 접속된다. 처리 회로(10)는 캐시 인터페이스 회로(14)에 접속된 데이터/어드레스 연결부 및 제어 출력을 구비한다. 캐시 인터페이스 회로(14)는 캐시 메모리에 대한 데이터/어드레스 연결부와, 주 메모리 인터페이스(18)에 대한 데이터/어드레스 연결부 및 전원 스위치(16)의 제어 입력에 접속된 제어 출력을 구비한다. 도 1의 데이터 처리 회로는 전형적으로 단일 집적 회로내에 포함된다. 도 1의 데이터 처리 회로가 장치에 포함되면, 주 메모리 인터페이스(18)는 외부 집적 회로의 주 메모리(도시 안됨)에 접속된다. 선택적으로, 주 메모리가 도 1의 회로와 동일한 집적 회로의 일부일 수도 있다.
동작시, 처리 회로(10)는 프로그램으로부터 일련의 명령어를 실행한다. 캐시 모드에서, 전원 스위치(16)는 도통된다. 명령어의 실행 결과, 처리 회로(10)는 예컨대 캐시 인터페이스 회로(14)에 어드레스를 발행하여 해당 어드레스에 대응하는 데이터를 판독한다. 그 응답으로, 캐시 인터페이스 회로(14)는 해당 어드레스와 관련한 데이터가 캐시 메모리(12)에서 입수 가능한지를 검사한다. 이것은 종래의 캐시 메모리 기술을 이용해 행해진다. 만약 어드레스와 관련한 데이터가 캐시 메모리에서 입수 가능하면, 캐시 인터페이스 회로(14)는 어드레스에 응답하여 그 데이터를 처리 회로(10)로 공급한다. 만약 해당 어드레스에 대해 데이터를 입수할 수 없다면, 캐시 인터페이스 회로(14)는 어드레스가 지정하는 주 메모리로부터 데이터를 입수한다. 다음, 이 데이터는 어드레스에 대한 응답으로서 처리 회로(10)로 공급되고, 처리 회로(10)로부터의 이후의 판독 명령어에 응답하여 이후에 사용되기 위해, 어드레스와 연계하여 캐시 메모리(12)에 기억된다. 캐시 메모리는 프로그램 명령어를 나타내는 데이터와 명령어의 오퍼랜드 데이터를 나타내는 데이터 모두를 판독하거나, 혹은 프로그램 명령어를 나타내는 데이터만 판독하거나, 혹은 오퍼랜드 데이터를 나타내는 데이터만을 판독하도록 이용될 수도 있다.
도 1의 처리 회로는 또한 캐시 바이패스 모드에서 동작할 수 있다. 이 모드에서, 캐시 인터페이스 회로(14)는 전원 스위치(16)를 비도통 상태로 만든다(전원 스위치(16)는 예컨대 전원 연결부 VDD를 캐시 메모리(12)의 전원 입력에 접속시키는 주 전류 채널을 갖는 PMOS 트랜지스터(도시 안됨)를 포함한다. PMOS 트랜지스터의 게이트는 제어 입력으로서 이용될 수도 있다. 그러나 물론 이 스위치와 관련해 다른 구현도 가능하다). 결국, 적어도 캐시 메모리(14)의 메모리 셀이 전원 전압을 수신하지 않아서 서브스레스홀드 누설 전류를 초래하지 않는 것이 보장된다.
캐시 바이패스 모드에서는, 캐시 인터페이스 회로(14)는 주 메모리 인터페이스(18)를 통해 처리 회로(10)로부터의 모든 메모리 판독 동작을 서비스한다. 캐시 인터페이스 회로(14)는 이 모드에서 캐시 메모리(14)로부터 데이터를 판독하지도 않고, 데이터를 기입하지도 않는다(간소화를 위해, 판독 및 기입 어드레스가 캐시 메모리(12)에 공급될 수는 있지만, 캐시 메모리(12)에 대한 전력이 차단되었기 때문에, 실제 판독이나 기입이 일어나지는 않는다).
캐시 인터페이스 회로(14)는 캐시 모드와 캐시 바이패스 모드간의 전환을 제어하기 위해 처리 회로(10)로부터 신호를 수신한다. 프로세서 회로(10)가 캐시 바이패스 모드로 전환하라는 명령어를 실행할 때, 프로세서 회로(10)는 캐시 바이패스 모드로 전환하기 위해 제어 신호를 캐시 인터페이스 회로(14)로 발행한다. 마찬가지로, 프로세서 회로(10)가 캐시 모드로 전환하라는 명령어를 실행할 때, 프로세서 회로(10)는 캐시 모드로 전환하기 위해 캐시 인터페이스 회로(14)에 신호를 발행한다. 캐시 인터페이스 회로(14)가 캐시 바이패스 모드에서 캐시 모드로 전환하면, 주 메모리 어드레스와 데이터간의 연관성이 제공되지 않도록, 캐시 인터페이스 회로는 캐시 메모리(12)를 초기화한다. 캐시 모드와 캐시 바이패스 모드간의 전환에 대한 명령어가 반드시 프로세서 회로(10)에 의해 실행되어야 하는 것은 아니다. 일반적으로 프로그램으로부터의 명령어가 캐시 인터페이스 회로(14)를 통해 프로세서 회로(10)로 갈 때, 캐시 인터페이스(14)가 캐시 모드와 캐시 바이패스 모드간의 전환에 대한 명령어를 해석하여, 프로세서 회로(10)로부터의 명시적 신호(explicit signal)없이 이 명령어들을 실행할 수도 있다.
도 1의 회로는 프로그램 실행동안 전력 소비를 감소시킨다. 캐시 메모리의 이용없이 실시간 요건을 충족시킬 수 있는 프로그램 부분이 존재한다면, 이 부분은 캐시 바이패스 모드로 바람직하게 실행된다. 오로지 캐시를 이용해서만이 실시간 요건을 충족시킬 수 있는 프로그램 부분은 캐시 모드에서 실행된다.
그 결과, 도 1의 회로와 주 메모리를 포함하는 장치는 또한 캐시 모드와 캐시 바이패스 모드간의 전환을 위한 전환 명령어를 포함하는 명령어를 갖는 프로그램을 포함한다. 만약 캐시를 이용하지 않을 경우에, 장치가 요구하는 정도의 속도로 실행되지 않는 프로그램의 부분(들)은 이 부분(들)이 캐시 모드에서 실행되도록 하는 모드 전환 명령어들 사이에 배치된다. 프로그램의 다른 부분(들)은 캐시 바이패스 모드에서 실행되도록 하는 명령들 사이에 배치된다.
이 모드들 사이를 전환하는 전환 명령어는 프로그램에서 수동으로 삽입될 수도 있다. 선택적으로, 예컨대 프로그램을 서브루틴에 대응하는 블록들로 세분화하는 자동 프로그램 발생 프로그램을 이용할 수도 있다. 이 발생 프로그램은 시간 임계적 블록들에 대해 최대 실행 기간을 제공한다. 캐시 메모리가 사용되지 않을 경우, 발생 프로그램은 그 블록을 실행하는데 필요한 시간을 계산한다. 만약 계산된 시간이 최대 실행 기간을 초과하면, 캐시 모드에서의 실행을 보장하도록 하는 명령어들이 그 블록들 주위에 배치된다. 만약 초과하지 않는다면, 캐시 바이패스 모드로 실행되도록 하는 명령어들이 배치된다.

Claims (5)

  1. 캐시 모드(cache mode)에서의 동작과 캐시 바이패스 모드(cache bypass mode)에서의 동작 사이를 전환 가능한 데이터 처리 회로에 있어서,
    전원 연결부와,
    캐시 메모리와,
    상기 전원 연결부와 상기 캐시 메모리의 전원 입력 사이에 접속되며, 상기 데이터 처리 회로가 상기 캐시 바이패스 모드에서 동작할 때, 상기 캐시 메모리에 대해 전원을 차단하는 전원 스위치를 포함하는
    데이터 처리 회로.
  2. 데이터 처리 회로에 있어서,
    프로그램 명령어를 실행하는 프로세서 회로와,
    주 메모리와 통신하는 메모리 인터페이스와,
    캐시 메모리와,
    전원 연결부와,
    상기 전원 연결부와 상기 캐시 메모리의 전원 입력 사이에 접속된 전원 스위치와,
    상기 프로세서 회로와 상기 메모리 인터페이스와 상기 캐시 메모리와 상기전원 스위치의 제어 입력에 접속되며, 상기 프로세서 회로에 의해 실행되는 명령어에 응답하여, 캐시 모드와 캐시 바이패스 모드 사이를 전환하도록 배열된 캐시 인터페이스 회로―상기 캐시 인터페이스 회로는, ㉠ 상기 프로세서의 메모리 판독 명령어에 응답하여 상기 메모리 인터페이스로부터 판독된 정보가 캐시 메모리에 일시 기억되도록 하여, 상기 판독된 정보가 상기 캐시 모드에서의 추후의 메모리 판독 명령어에 응답하여 재사용될 수 있게 하고, ㉡ 상기 캐시 바이패스 모드시, 주 메모리 인터페이스에 액세스함으로써 상기 처리 회로로부터의 모든 메모리 판독 명령어를 서비스(service)할 수 있고, ㉢ 상기 캐시 모드에서는, 상기 캐시 메모리로 전력을 공급하도록 상기 전원 스위치를 제어하고, 상기 바이패스 모드에서 동작할 때에는, 상기 캐시 메모리에 대한 전력 공급을 차단하도록 제어함―를 포함하는
    데이터 처리 회로.
  3. 캐시 모드(cache mode)에서의 동작과 캐시 바이패스 모드(cache bypass mode)에서의 동작 사이를 전환 가능한 데이터 처리 회로에 있어서,
    프로그램 명령어를 실행하는 프로세서 회로와,
    주 메모리와 통신하는 메모리 인터페이스와,
    캐시 메모리―상기 캐시 모드시, 상기 처리 회로는 상기 캐시 메모리로부터의 메모리 판독 명령어를 서비스 하고, 상기 캐시 바이패스 모드시에서는 모든 메모리 판독 명령어에 대해 상기 캐시를 바이패스(bypassing)함―와,
    전원 연결부와,
    상기 전원 연결부와 상기 캐시 메모리의 전원 입력 사이에 접속된 전원 스위치―상기 전원 스위치는, 상기 캐시 바이패스 모드에서, 상기 캐시 메모리에 대해 전원을 차단함―를 포함하는
    데이터 처리 회로.
  4. 장치에 있어서,
    ㉠ 캐시 모드와 캐시 바이패스 모드 사이를 전환 가능한 데이터 처리 회로로서, 전원 연결부와, 캐시 메모리와, 상기 전원 연결부와 상기 캐시 메모리의 전원 입력 사이에 접속된 전원 스위치―상기 전원 스위치는 상기 데이터 처리 회로가 상기 캐시 바이패스 모드에서 동작할 때 상기 캐시 메모리에 대해 전력 공급을 차단함―를 구비하는 상기 데이터 처리 회로와,
    ㉡ 상기 데이터 처리 회로를 위한 프로그램―상기 프로그램은 제 1 및 제 2 부분과, 상기 캐시 모드와 상기 캐시 바이패스 모드 사이를 전환하는 명령어를 포함하고, 상기 캐시 모드에서는 상기 제 1 부분이 실행되고, 상기 캐시 바이패스 모드에서는 상기 제 2 부분이 실행되되, 여기서 상기 제 1 부분은 상기 캐시 바이패스 모드에서 실행되었다면, 상기 제 1 부분의 실행이 장치의 동작을 위한 실시간 요건(a real time constraint)을 충족시키지 않았을 부분임―을 담고 있는 매체를 포함하는
    장치.
  5. 청구항 제 4 항의 장치를 위한 프로그램을 담고 있는 컴퓨터 프로그램 제품.
KR1020017015923A 2000-04-12 2001-04-03 데이터 처리 회로, 데이터 처리 회로를 포함하는 장치, 그리고 장치를 위한 컴퓨터 독출 가능 저장 매체 KR100798020B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP00201310 2000-04-12
EP00201310.0 2000-04-12

Publications (2)

Publication Number Publication Date
KR20020023231A true KR20020023231A (ko) 2002-03-28
KR100798020B1 KR100798020B1 (ko) 2008-01-24

Family

ID=8171332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017015923A KR100798020B1 (ko) 2000-04-12 2001-04-03 데이터 처리 회로, 데이터 처리 회로를 포함하는 장치, 그리고 장치를 위한 컴퓨터 독출 가능 저장 매체

Country Status (7)

Country Link
US (1) US7076612B2 (ko)
EP (1) EP1275046B1 (ko)
JP (1) JP2003530640A (ko)
KR (1) KR100798020B1 (ko)
AT (1) ATE484026T1 (ko)
DE (1) DE60143194D1 (ko)
WO (1) WO2001077836A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030145170A1 (en) * 2002-01-31 2003-07-31 Kever Wayne D. Dynamically adjusted cache power supply to optimize for cache access or power consumption
GB2390700B (en) * 2002-04-15 2006-03-15 Alphamosaic Ltd Narrow/wide cache
DE10338038B4 (de) * 2002-12-13 2005-11-17 Hewlett-Packard Development Co., L.P., Houston Vorrichtung zum Sparen einer Leistung, die durch ein System verbraucht wird, das eine integrierte Prozessorschaltung aufweist
US7284092B2 (en) * 2004-06-24 2007-10-16 International Business Machines Corporation Digital data processing apparatus having multi-level register file
US7472224B1 (en) * 2004-10-01 2008-12-30 Advanced Micro Devices, Inc. Reconfigurable processing node including first and second processor cores
US7257678B2 (en) * 2004-10-01 2007-08-14 Advanced Micro Devices, Inc. Dynamic reconfiguration of cache memory
US7237065B2 (en) * 2005-05-24 2007-06-26 Texas Instruments Incorporated Configurable cache system depending on instruction type
US8683139B2 (en) 2006-10-31 2014-03-25 Hewlett-Packard Development Company, L.P. Cache and method for cache bypass functionality
US7783830B2 (en) * 2006-11-29 2010-08-24 Seagate Technology Llc Solid state device pattern for non-solid state storage media
JP2009093559A (ja) * 2007-10-11 2009-04-30 Nec Corp プロセッサ、情報処理装置、プロセッサのキャッシュ制御方法
US8166326B2 (en) * 2007-11-08 2012-04-24 International Business Machines Corporation Managing power consumption in a computer
US20090132842A1 (en) * 2007-11-15 2009-05-21 International Business Machines Corporation Managing Computer Power Consumption In A Computer Equipment Rack
US8041521B2 (en) * 2007-11-28 2011-10-18 International Business Machines Corporation Estimating power consumption of computing components configured in a computing system
US8103884B2 (en) 2008-06-25 2012-01-24 International Business Machines Corporation Managing power consumption of a computer
TWI361372B (en) * 2008-07-11 2012-04-01 Htc Corp Touch-sensitive control systems and methods
TW201017421A (en) * 2008-09-24 2010-05-01 Panasonic Corp Cache memory, memory system and control method therefor
US8041976B2 (en) * 2008-10-01 2011-10-18 International Business Machines Corporation Power management for clusters of computers
US8514215B2 (en) * 2008-11-12 2013-08-20 International Business Machines Corporation Dynamically managing power consumption of a computer with graphics adapter configurations
CN102792289B (zh) * 2010-03-08 2015-11-25 惠普发展公司，有限责任合伙企业 数据存储装置
JP5484281B2 (ja) * 2010-09-21 2014-05-07 三菱電機株式会社 情報処理システム
JP5488709B2 (ja) 2010-10-14 2014-05-14 富士通株式会社 ストレージ制御装置における基準時間設定方法
CN103765394B (zh) * 2011-08-23 2016-08-24 富士通株式会社 信息处理装置和调度方法
KR102049265B1 (ko) * 2012-11-30 2019-11-28 삼성전자주식회사 최대절전 모드를 가지는 시스템 및 그 동작방법
US9568986B2 (en) * 2013-09-25 2017-02-14 International Business Machines Corporation System-wide power conservation using memory cache
KR102589298B1 (ko) 2016-05-11 2023-10-13 삼성전자주식회사 그래픽스 프로세싱 장치 및, 그래픽스 프로세싱 장치에서 캐시 바이패스를 제어하는 방법
US10592142B2 (en) * 2016-09-30 2020-03-17 International Business Machines Corporation Toggling modal transient memory access state

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4075686A (en) * 1976-12-30 1978-02-21 Honeywell Information Systems Inc. Input/output cache system including bypass capability
US4429363A (en) * 1981-10-15 1984-01-31 International Business Machines Corporation Method and apparatus for managing data movements from a backing store to a caching buffer store
US4506323A (en) * 1982-03-03 1985-03-19 Sperry Corporation Cache/disk file status indicator with data protection feature
JP2679363B2 (ja) * 1989-06-20 1997-11-19 日本電気株式会社 マイクロプロセッサ
US5875464A (en) * 1991-12-10 1999-02-23 International Business Machines Corporation Computer system with private and shared partitions in cache
US5913223A (en) * 1993-01-25 1999-06-15 Sheppard; Douglas Parks Low power set associative cache memory
US5682515A (en) * 1993-01-25 1997-10-28 Benchmarq Microelectronics, Inc. Low power set associative cache memory with status inhibit of cache data output
JPH06348595A (ja) * 1993-06-07 1994-12-22 Hitachi Ltd キャッシュ装置
US5809532A (en) * 1993-12-06 1998-09-15 Motorola Inc. Data processor with cache and method of operation
US5632038A (en) * 1994-02-22 1997-05-20 Dell Usa, L.P. Secondary cache system for portable computer
US5430683A (en) * 1994-03-15 1995-07-04 Intel Corporation Method and apparatus for reducing power in on-chip tag SRAM
US5551001A (en) * 1994-06-29 1996-08-27 Exponential Technology, Inc. Master-slave cache system for instruction and data cache memories
US5729713A (en) * 1995-03-27 1998-03-17 Texas Instruments Incorporated Data processing with first level cache bypassing after a data transfer becomes excessively long
JPH0950401A (ja) * 1995-08-09 1997-02-18 Toshiba Corp キャッシュメモリ及びそれを備えた情報処理装置
US5692202A (en) * 1995-12-29 1997-11-25 Intel Corporation System, apparatus, and method for managing power in a computer system
US6643745B1 (en) * 1998-03-31 2003-11-04 Intel Corporation Method and apparatus for prefetching data into cache
JP2000100054A (ja) * 1998-09-22 2000-04-07 Matsushita Electric Ind Co Ltd 二次記憶装置
US6282614B1 (en) * 1999-04-15 2001-08-28 National Semiconductor Corporation Apparatus and method for reducing the power consumption of a microprocessor with multiple levels of caches
US6496888B1 (en) * 1999-09-15 2002-12-17 Intel Corporation Incorporation of bus ratio strap options in chipset logic
KR100351504B1 (ko) * 2000-06-05 2002-09-05 삼성전자 주식회사 캐쉬 메모리, 그의 전력 소비 절감 방법 그리고 캐쉬메모리를 구비하는 데이터 처리 시스템
US6480938B2 (en) * 2000-12-15 2002-11-12 Hewlett-Packard Company Efficient I-cache structure to support instructions crossing line boundaries
US6772355B2 (en) * 2000-12-29 2004-08-03 Stmicroelectronics, Inc. System and method for reducing power consumption in a data processor having a clustered architecture
US6434076B1 (en) * 2001-01-22 2002-08-13 International Business Machines Corporation Refresh control circuit for low-power SRAM applications

Also Published As

Publication number Publication date
ATE484026T1 (de) 2010-10-15
KR100798020B1 (ko) 2008-01-24
EP1275046A1 (en) 2003-01-15
DE60143194D1 (de) 2010-11-18
WO2001077836A1 (en) 2001-10-18
EP1275046B1 (en) 2010-10-06
US20010032298A1 (en) 2001-10-18
JP2003530640A (ja) 2003-10-14
US7076612B2 (en) 2006-07-11

Similar Documents

Publication Publication Date Title
KR100798020B1 (ko) 데이터 처리 회로, 데이터 처리 회로를 포함하는 장치, 그리고 장치를 위한 컴퓨터 독출 가능 저장 매체
US5561384A (en) Input/output driver circuit for isolating with minimal power consumption a peripheral component from a core section
KR100603926B1 (ko) 여러 전원 관리 상태를 갖는 컴퓨터 시스템을 위한 전원 공급 제어 회로 및 그의 제어 방법
JP3714963B2 (ja) 別個に電源を落とす能力を有する集積回路の入出力セクション
US5515539A (en) Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom
JPH0113573B2 (ko)
JPH02201516A (ja) パワーセーブ方式
US5237698A (en) Microcomputer
JPS59200326A (ja) データ処理装置
US6542996B1 (en) Method of implementing energy-saving suspend-to-RAM mode
JPS61288725A (ja) 電子機器の電源制御方式
US5872903A (en) Integrated circuit device with a memory that preserves its content independently of a synchronizing signal when given a self-control request
KR20010060239A (ko) 입출력 포트의 보전성을 유지하면서 전원이 차단되는 코어로직을 갖는 마이크로 컨트롤러
EP0172344A2 (en) Power saving system
US5805904A (en) Power control circuit of at least one computer expansion slot
US7321980B2 (en) Software power control of circuit modules in a shared and distributed DMA system
US6502196B1 (en) Voltage converter for applying suspension voltage to a RAM when resume signal is low while suspension-to-RAM signal is high, and applying source voltage in a reverse condition
KR100295987B1 (ko) Usb코어의절전/활성모드전환방법
JP2003114742A (ja) 電源遮断制御装置
JPH11167439A (ja) 多段階の電源選択状態を有する情報処理装置
CN112394804A (zh) 电源调控装置、计算机系统及其相关电源调控方法
JP2000105639A (ja) 省電力化回路
EP0621526A1 (en) Method and apparatus for powering up and powering down peripheral elements
JPH0816275A (ja) 省電力型計算機
JPH0573349A (ja) スタンバイ制御回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20101013

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee