KR102589298B1 - 그래픽스 프로세싱 장치 및, 그래픽스 프로세싱 장치에서 캐시 바이패스를 제어하는 방법 - Google Patents

그래픽스 프로세싱 장치 및, 그래픽스 프로세싱 장치에서 캐시 바이패스를 제어하는 방법 Download PDF

Info

Publication number
KR102589298B1
KR102589298B1 KR1020160057805A KR20160057805A KR102589298B1 KR 102589298 B1 KR102589298 B1 KR 102589298B1 KR 1020160057805 A KR1020160057805 A KR 1020160057805A KR 20160057805 A KR20160057805 A KR 20160057805A KR 102589298 B1 KR102589298 B1 KR 102589298B1
Authority
KR
South Korea
Prior art keywords
cache
texture
pixels
scale factor
bypass
Prior art date
Application number
KR1020160057805A
Other languages
English (en)
Other versions
KR20170127312A (ko
Inventor
백승철
권권택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160057805A priority Critical patent/KR102589298B1/ko
Priority to US15/591,571 priority patent/US10417736B2/en
Publication of KR20170127312A publication Critical patent/KR20170127312A/ko
Application granted granted Critical
Publication of KR102589298B1 publication Critical patent/KR102589298B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/04—Texture mapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/40—Analysis of texture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/45—Caching of specific data in cache memory
    • G06F2212/455—Image or video data
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Software Systems (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Image Generation (AREA)

Abstract

스크린 스페이스 상의 픽셀들에 대한 텍스처의 크기 비율인 스케일 팩터(scale factor)에 기초하여, 텍스처에 관한 데이터가 캐시를 바이패스 하도록 제어하는 장치 및 방법을 나타낸다.

Description

그래픽스 프로세싱 장치 및, 그래픽스 프로세싱 장치에서 캐시 바이패스를 제어하는 방법 {Graphics Processing Unit and method for controlling Cache Bypass thereof}
본 개시는 그래픽스 프로세싱 장치 및, 그래픽스 프로세싱 장치에서 캐시 바이패스를 제어하는 방법에 관한 것이다.
일반적으로 CPU나 GPU와 같은 처리 장치는 대용량의 외부 메모리에 저장된 명령어나 데이터를 가져와서 처리한다. 대부분의 대용량 외부 메모리의 처리 속도는 처리 장치에 비해서 매우 느리기 때문에 동작 속도를 개선하기 위해 캐시를 사용하고 있다.
캐시는 처리 장치가 최근에 액세스(access)한 데이터를 저장하고 있다가, 처리 장치가 동일한 데이터를 다시 요구하는 경우, 외부 메모리를 액세스(access)하지 않고, 고속으로 캐시를 액세스(access)하도록 함으로써, 데이터 전송 속도를 향상시키는 역할을 한다.
그래픽스 프로세싱 장치 및, 그래픽스 프로세싱 장치에서 캐시 바이패스를 제어하는 방법을 제공하는데 있다. 본 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않으며, 이하의 실시예들로부터 또 다른 기술적 과제들이 유추될 수 있다.
일 측면에 따라, 캐시 바이패스(cache bypass)를 위한 제어 장치는, 스크린 스페이스(screen space) 상의 픽셀들 및, 픽셀들에 매핑되는 텍스처(texture)에 대한 정보를 획득하는 정보 획득부; 및 획득된 정보를 이용하여, 픽셀들에 대한 텍스처의 크기 비율인 스케일 팩터(scale factor)를 결정하고, 결정된 스케일 팩터에 기초하여, 텍스처에 관한 데이터가 캐시(cache)를 바이패스(bypass)하도록 제어하는 제어부;를 포함할 수 있다.
또한, 제어부는, 스케일 팩터와 임계값을 비교하여, 스케일 팩터가 임계값 이상인 경우, 텍스처에 관한 데이터가 캐시를 바이패스 하도록 제어할 수 있다.
또한, 제어부는, 스케일 팩터와 임계값을 비교하여, 스케일 팩터가 임계값 보다 작은 경우, 캐시 내의 각 캐시 라인 별로 카운터를 설정하여, 카운터의 값을 통해, 텍스처에 관한 데이터를 교체할 캐시 라인을 결정할 수 있다.
또한, 캐시는, 텍스처 캐시, L1 캐시, 및 L2 캐시 중 적어도 하나를 포함할 수 있다.
또한, 정보 획득부는, 정보를 디바이스 드라이버(device driver) 또는 텍스처 처리부(texture processing unit)로부터 획득할 수 있다.
또한, 정보 획득부는, 밉맵(mipmap)이 준비되지 않은 상태를 나타내는 정보를 획득하고, 제어부는, 밉맵이 준비되지 않은 상태인 경우, 텍스처에 관한 데이터가 캐시(cache)를 바이패스(bypass)하도록 제어할 수 있다.
다른 측면에 따른, 그래픽스 프로세싱 장치는, 상위 레벨 캐시; 하위 레벨 캐시; 스크린 스페이스(screen space) 상의 픽셀들에 대한, 픽셀들에 매핑되는 텍스처(texture)의 크기 비율인 스케일 팩터(scale factor)에 기초하여, 하위 레벨 캐시로부터 전달되는 텍스처에 관한 데이터가 상위 레벨 캐시를 바이패스(bypass)하도록 제어하는 제어 장치; 및 바이패스된 텍스처에 관한 데이터를 처리하는 텍스처 처리부;를 포함할 수 있다.
또한, 제어 장치는, 스케일 팩터와 임계값을 비교하여, 스케일 팩터가 임계값 이상인 경우, 텍스처에 관한 데이터가 상위 레벨 캐시를 바이패스 하도록 제어할 수 있다.
또한, 제어 장치는, 상위 레벨 캐시 또는 텍스처 처리부 중 어느 하나에 포함될 수 있다.
또한, 제어 장치는, 텍스처에 관한 데이터의 요청이 텍스처 처리부로부터 하위 레벨 캐시로 직접적으로 전달되도록 제어하고, 요청에 대응하여, 하위 레벨 캐시로부터 전달되는 텍스처에 관한 데이터가 상위 레벨 캐시를 바이패스(bypass)하도록 제어할 수 있다.
또한, 상위 레벨 캐시는 텍스처 캐시 및 L1 캐시 중 적어도 하나를 포함하고, 하위 레벨 캐시는 L2 캐시일 수 있다.
또 다른 측면에 따른, 캐시 바이패스(cache bypass)를 위한 제어 방법은, 스크린 스페이스(screen space) 상의 픽셀들 및, 픽셀들에 매핑되는 텍스처(texture)에 대한 정보를 획득하는 단계; 획득된 정보를 이용하여, 픽셀들에 대한 텍스처의 크기 비율인 스케일 팩터(scale factor)를 결정하는 단계; 및 결정된 스케일 팩터에 기초하여, 텍스처에 관한 데이터가 캐시(cache)를 바이패스(bypass)하도록 제어하는 단계;를 포함할 수 있다.
또 다른 측면에 따라, 캐시 바이패스를 위한 제어 방법을 구현하기 위한 프로그램이 기록된 컴퓨터로 판독 가능한 기록 매체가 제공된다.
본 실시예들에 따르면, 텍스처에 관한 데이터가 캐시를 바이패스하도록 제어함으로써, 불필요한 데이터를 캐시에 쓰는/캐시로부터 읽는 파워 소모를 줄일 수 있고, 캐시 폴루션(cache pollution) 및 캐시 트래픽(cache traffic)을 줄일 수 있다.
도 1은 그래픽스 처리 장치의 일 예를 나타낸다.
도 2는 그래픽스 처리 장치가 3차원 그래픽스를 처리하는 과정을 설명하는 도면이다.
도 3은 캐시 바이패스(cache bypass)를 위한 제어 장치의 일 예를 나타낸다.
도 4은 픽셀들과 텍스처의 매핑을 설명하기 위한 도면이다.
도 5는 제어 장치가 텍스처에 관한 데이터가 캐시를 바이패스하지 않도록 제어하는 일 예를 나타낸다.
도 6은 제어 장치가 텍스처에 관한 데이터가 캐시를 바이패스하도록 제어하는 일 예를 나타낸다.
도 7은 그래픽스 프로세싱 장치의 일 예를 나타낸다.
도 8은 그래픽스 처리 장치의 다른 예를 나타낸다.
도 9는 그래픽스 처리 장치의 또 다른 예를 나타낸다.
도 10은 그래픽스 처리 장치의 또 다른 예를 나타낸다.
도 11은 캐시 바이패스를 위한 제어 방법을 설명하는 도면이다.
본 실시예들에서 사용되는 용어는 본 실시예들에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 기술분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 임의로 선정된 용어도 있으며, 이 경우 해당 실시예의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서, 본 실시예들에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 실시예들의 전반에 걸친 내용을 토대로 정의되어야 한다.
실시예들에 대한 설명들에서, 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라, 그 중간에 다른 구성요소를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 실시예들에 기재된 "...부", "...모듈"의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.
본 실시예들에서 사용되는 "구성된다" 또는 "포함한다" 등의 용어는 명세서 상에 기재된 여러 구성 요소들, 도는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.
하기 실시예들에 대한 설명은 권리범위를 제한하는 것으로 해석되지 말아야 하며, 해당 기술분야의 당업자가 용이하게 유추할 수 있는 것은 실시예들의 권리범위에 속하는 것으로 해석되어야 할 것이다.
이하 첨부된 도면들을 참조하면서 오로지 예시를 위한 실시예들을 상세히 설명하기로 한다.
도 1은 그래픽스 처리 장치(Graphics Processing Unit)의 일 예를 나타낸다.
그래픽스 처리 장치(10)는 래스터라이저(rasterizer)(11), 쉐이더-코어(shader-cor)(12), 텍스처 처리부(Texture processing unit)(13), 픽셀 처리부(Pixel processing unit)(14), 및 캐시(15)를 포함할 수 있다. 그래픽 처리 장치(10)는 버스(BUS)(20)를 통하여 외부의 메모리(30)와 데이터를 송수신할 수 있다.
그래픽스 처리 장치(10)는 3차원 또는 2차원 그래픽스 데이터를 처리하는 장치로써, OpenGL (Open Graphic(s) Library), DirectX, CUDA(Compute Unified Device Architecture) 등의 다양한 종류들의 그래픽스 파이프라인을 수행할 수 있다.
쉐이더-코어(12)는 픽셀 쉐이더(pixel shader)를 포함할 수 있다. 쉐이더-코어(12)는 버텍스 쉐이더(vertex shader)를 더 포함한 형태이거나, 버텍스 쉐이더와 픽셀 쉐이더가 통합된 형태의 통합 쉐이더일 수도 있다. 쉐이더-코어(12)가 버텍스 쉐이더의 기능을 수행할 수 있는 경우, 오브젝트를 나타내는 프리미티브(primitive)를 생성하여 래스터라이저(11)에 전달할 수 있다. 또한, 쉐이더-코어(12)는 래스터라이저(11)로부터 래스터화(rasterization)된 프리미티브를 전달받아, 픽셀 쉐이딩을 수행할 수 있다.
래스터라이저(11)는 기하 변환 과정을 거쳐 버텍스 쉐이더로부터 생성된 프리미티브에 대해 래스터화를 수행할 수 있다.
쉐이더-코어(12)는 래스터화(rasterization)를 거쳐 생성된 픽셀들의 색상을 결정하는 픽셀 쉐이딩을 수행할 수 있다. 쉐이더-코어(12)는 픽셀 쉐이딩 과정에서 입체적이고 현실감있는 3차원 그래픽스를 생성하기 위해 텍스처를 이용하여 생성된 픽셀 값을 사용할 수 있다.
쉐이더-코어(12)가 원하는 픽셀에 대응되는 픽셀 값을 전달해 줄 것을 텍스처 처리부(13)에 요청하면, 텍스처 처리부(13)는 텍스처를 처리하여 생성된 픽셀 값을 전달해 줄 수 있다. 이때, 텍스처 처리부(13)는 텍스처를 처리하기 위해, 텍스처에 관한 데이터를 캐시(15)에 요청할 수 있다. 캐시(15)에 요청된 텍스처에 관한 데이터가 존재하는 경우, 텍스처 처리부(13)는 캐시(15)로부터 텍스처에 관한 데이터를 전달 받아 처리할 수 있다. 캐시(15)에 요청된 텍스처에 관한 데이터가 존재하지 않은 경우, 캐시(15)는 버스(20)를 통해 외부의 메모리(30)로 접근하여, 텍스처에 관한 데이터를 전달 받을 수 있다.
픽셀 처리부(14)는 각 픽셀에 대하여, 다양한 테스트(예를 들어, 스텐실 테스트 및 깊이 테스트)를 수행하여, 픽셀 표시 여부를 결정한다.
도 2는 그래픽스 처리 장치가 3차원 그래픽스를 처리하는 과정을 설명하는 도면이다.
도 2를 참조하면, 3차원 그래픽스를 처리하는 과정은 단계 21 내지 단계 27를 포함할 수 있다. 3차원 그래픽스를 처리하는 과정은 크게 기하변환, 래스터화, 픽셀 쉐이딩의 3단계로 나눌 수 있으며, 보다 세부적인 과정으로 나누어, 이하 설명한다.
21 단계는 버텍스들(vertices)을 생성하는 단계이다. 버텍스들은 3차원 그래픽스에 포함된 오브젝트(object)들을 나타내기 위해 생성된다.
22 단계는 생성된 버텍스들을 버텍스 쉐이딩(vertex shading)하는 단계이다. 버텍스 쉐이더는 21 단계에서 생성된 버텍스들의 위치들을 정의함으로써, 버텍스 쉐이딩을 수행할 수 있다.
23 단계는 프리미티브들을 생성하는 단계이다. 프리미티브는 하나 이상의 버텍스들을 이용하여 형성되는 점, 선, 다각형(polygon)등을 의미한다. 예를 들어, 프리미티브는 3개의 버텍스들이 연결된 삼각형일 수 있다.
24 단계는 프리미티브를 래스터라이징(rasterizing)하는 단계이다. 프리미티브의 래스터화(rasterization)는 프리미티브를 프레그먼트들(fragments)로 분할하는 것을 의미한다. 프레그먼트는 프리미티브에 대한 그래픽스 처리를 수행하기 위한 기본 단위일 수 있다. 프리미티브는 버텍스에 대한 정보만을 포함하므로, 래스터라이징을 통해 버텍스와 버텍스 사이의 프레그먼트들이 생성됨으로써, 3차원 그래픽스 처리가 수행될 수 있다.
25 단계는 픽셀들을 쉐이딩하는 단계이다. 래스터라이징에 의해 생성된, 프리미티브를 구성하는 프레그먼트들은 스크린 스페이스(screen space) 상의 픽셀들에 대응될 수 있다. 당해 분야에서, 프레그먼트와 픽셀이란 용어는 경우에 따라 혼용되어 사용되기도 한다. 예를 들어, 픽셀 쉐이딩은 프레그먼트 쉐이딩이라고 호칭될 수도 있다. 일반적으로, 프리미티브를 구성하는 그래픽 처리의 기본 단위를 프레그먼트라고 지칭하고, 이후에 픽셀 쉐이딩에 의해 수행될 그래픽 처리의 기본 단위를 픽셀이라 지칭할 수 있다. 픽셀 쉐이딩에 의하여 픽셀들의 값들, 속성들 등(예를 들어 픽셀의 컬러)이 결정될 수 있다.
26 단계는 픽셀의 컬러를 결정하기 위한 텍스쳐링 단계이다. 텍스쳐링은 미리 준비된 텍스쳐들을 이용하여 픽셀들의 컬러들을 결정하는 과정을 의미할 수 있다. 다양한 컬러들과 패턴들이 픽셀들에서 표현되기 위해서는 모든 픽셀들의 컬러들이 각각 계산되고 결정되어야 한다.
일 예에 따라, 픽셀들의 컬러들을 결정하기 위해, 미리 준비된 텍스처들이 이용될 수 있다. 이때, 어느 픽셀들에 그려질 오브젝트의 크기에 적응적으로 대응할 수 있도록, 서로 다른 해상도들의 텍스쳐들이 미리 정의되어 준비될 수 있다. 서로 다른 해상도들을 갖는, 미리 정의된 텍스쳐들을 밉맵(mipmap)이라고 한다.
27 단계는 테스트 및 믹싱(testing and mixing) 단계이다. 깊이 테스트(depth test), 컬링(curling), 클리핑(clipping) 등을 통해 최종적으로 표시될 픽셀 값들이 결정된다.
28 단계는 21 단계 내지 27 단계를 통해 생성된 프레임을 프레임 버퍼에 저장하고, 프레임 버퍼에 저장된 프레임을 디스플레이 장치를 통해 표시하는 단계이다.
도 2에서 설명된 위와 같은 3차원 그래픽스를 처리하는 과정에 대한 설명은 개괄적인 것으로서, 보다 세부적인 과정들에 대해서는 당해 기술분야의 통상의 기술자에게 자명하다.
도 3은 캐시 바이패스(cache bypass)를 위한 제어 장치의 일 예를 나타낸다.
제어 장치(100)는 정보 획득부(110), 및 제어부(120)를 포함할 수 있다.
정보 획득부(110)는 스크린 스페이스 상의 픽셀들, 및 픽셀들에 매핑되는 텍스처(texture)에 대한 정보를 획득할 수 있다. 보다 구체적으로, 오브젝트(object)가 스크린 스페이스 상의 픽셀들에서 나타날 때, 정보 획득부(110)는 픽셀들의 크기에 대한 정보, 및 픽셀들에 매칭되는 텍스처의 크기에 대한 정보를 획득할 수 있다. 예를 들어, 정보 획득부(110)는 픽셀들의 픽셀 해상도(pixel resolution), 및 픽셀들에 매핑되는 텍스처의 텍셀 해상도(texel resolution)에 대한 정보를 획득할 수 있다.
도 4은 픽셀들과 텍스처의 매핑을 설명하기 위한 도면이다.
도 4를 참고하면, 오브젝트의 표시를 위해 래스터라이징에 의하여 스크린 스페이스 상의 픽셀들(410)이 생성된 경우, 픽셀들(410)에 매핑될 텍스처(420)가 결정될 수 있다. 텍스처(420)는 오브젝트의 일부의 컬러, 질감, 패턴 등에 대한 정보를 갖고, 텍셀들(texels)로 구성된 텍스쳐 스페이스 상의 텍스쳐 좌표들로 정의될 수 있다.
또한, 도 4를 참조하면, 일 예에 따라, 픽셀들(410)은 4ⅹ4 크기 또는 해상도의 픽셀들을 갖고, 텍스처(420)는 8ⅹ8 크기 또는 해상도의 텍셀들을 갖는다.
따라서, 픽셀들(410)과 텍스처(420)가 매핑된 경우, 픽셀 쉐이더는 매핑된 텍스처(420)가 갖는 컬러, 질감, 패턴 등에 대응되도록 픽셀들(410)의 값들(예로, 컬러 값들)을 결정함으로써, 스크린 스페이스 상의 픽셀들(410)을 쉐이딩할 수 있다.
다시 도 3을 참조하면, 일 예에 따라, 정보 획득부(110)는 픽셀들 및 픽셀들에 매핑되는 텍스처에 대한 정보를 디바이스 드라이버(device driver)로부터 획득할 수 있다. 예로, 정보 획득부(110)는 디바이스 드라이버의 드로우 커맨드(draw command)로부터 픽셀들 및 텍스처에 대한 정보를 획득할 수 있다. 또한, 다른 예에 따라, 정보 획득부(110)는 텍스처링을 수행하는 텍스처 처리부로부터 픽셀들 및, 텍스처에 대한 정보를 획득할 수 있다.
제어부(120)는 정보 획득부(110)에 의해 획득된 정보를 이용하여, 픽셀들에 대한 텍스처의 크기 비율인 스케일 팩터(scale factor)를 결정할 수 있다. 즉, 제어부(120)는 픽셀들의 크기 및 픽셀들에 매핑되는 텍스처의 크기 간의 비율인 스케일 팩터를 계산할 수 있다.
예를 들어, 픽셀들이 4ⅹ4 해상도의 픽셀들로 구성되고, 텍스처가 8ⅹ8 해상도의 텍셀들로 구성된 경우, 제어부(120)는 하기 수학식 1을 이용하여, 스케일 팩터를 결정할 수 있다.
제어부(120)는 결정된 스케일 팩터에 기초하여, 텍스처에 관한 데이터가 캐시(130)를 바이패스 하도록 제어할 수 있다. 다시 말해, 제어부(120)는 결정된 스케일 팩터에 기초하여, 외부로부터 전달되는 텍스처에 관한 데이터를 캐시(130)에 저장하지 않고, 텍스처에 관한 데이터를 요청한 대상에게 전달되도록 제어할 수 있다. 예를 들어, 제어부(120)는 캐시(130) 보다 하위 레벨의 캐시로부터 전달되는 텍스처에 관한 데이터를 캐시(130)에 저장하지 않은 상태로, 텍스처에 관한 데이터가 텍스처 처리부로 전달되도록 제어할 수 있다. 텍스처에 관한 데이터는, 텍스처 자체에 대한 데이터뿐만 아니라, 렌더링 과정에서 텍스처에 바인딩되어 사용될 수 있는 모든 데이터가 될 수 있다. 또한, 캐시(130)는 텍스처 캐시, L1 캐시(level 1 cache), 및 L2 캐시(level 2 cache) 중 적어도 하나를 포함할 수 있다.
제어부(120)는 스케일 팩터와 임계값을 비교하여, 스케일 팩터가 임계값 이상인 경우, 텍스처에 관한 데이터가 캐시(130)를 바이패스하도록 제어할 수 있다. 예를 들어, 기 결정된 스케일 팩터가 임계값인 2 이상인 경우, 제어부(120)는 텍스처에 관한 데이터가 캐시(130)를 바이패스하도록 제어할 수 있고, 기 결정된 스케일 팩터가 임계값 2 미만인 경우, 제어부(120)는 텍스처에 관한 데이터가 캐시(130)를 바이패스하지 않도록 제어할 수 있다.
도 5는 제어 장치가 텍스처에 관한 데이터가 캐시를 바이패스하지 않도록 제어하는 일 예를 나타낸다.
도 5를 참조하면, 픽셀들(510)은 텍스처(520)에 매핑될 수 있고, 픽셀들(510) 각각은 텍스처(520) 내의 4개의 텍셀들에 매핑될 수 있다. 또한, 제어부(120)는 수학식 1을 이용하여, 스케일 팩터를 1로 결정할 수 있다.
스케일 팩터가 1인 경우, 텍스처(520)에 관한 데이터에 대한 캐시 히트율은 75%로 결정될 수 있다. 보다 구체적으로, 각 캐시 라인 별로 16개의 텍셀들에 관한 데이터가 저장 가능한 경우, 우선적으로 픽셀 0에 대한 렌더링(예로, 픽셀 쉐이딩)을 위해, 픽셀 0에 대응되는 텍셀 0, 1, 8 및 9에 관한 데이터가 캐시에 요청될 수 있고, '캐시 미스'가 발생한 후에, 텍셀들(521)에 대한 데이터가 캐시 라인에 저장될 수 있다. 이어서, 픽셀 1, 4, 및 5 각각에 대한 렌더링을 위해, 픽셀 1, 4, 및 5에 대응되는 텍셀들에 관한 데이터가 캐시에 요청될 수 있고, 3번의 '캐시 히트'가 발생할 수 있다. 따라서, 스케일 팩터가 1인 경우, 총 4번의 데이터 요청 중 3번의 캐시 히트가 발생하므로, 캐시 히트율은 75%로 결정될 수 있다.
스케일 팩터가 1인 경우 캐시 히트율이 75%이므로, 텍스처에 관한 데이터가 캐시에 저장되고 재사용될 가능성이 있을 수 있다. 따라서, 제어부(120)는 스케일 팩터가 1인 경우, 텍스처에 관한 데이터가 캐시를 바이패스 하지 않고, 캐시에 저장되도록 제어할 수 있다.
도 6은 제어 장치가 텍스처에 관한 데이터가 캐시를 바이패스하도록 제어하는 일 예를 나타낸다.
도 6을 참조하면, 픽셀들(610)은 텍스처(620)에 매핑될 수 있고, 픽셀들(610) 각각은 텍스처(620) 내의 16개의 텍셀들에 매핑될 수 있다. 또한, 제어부(120)는 수학식 1을 이용하여, 스케일 팩터를 2로 결정할 수 있다.
스케일 팩터가 2인 경우, 텍스처(620)에 관한 데이터에 대한 캐시 히트율은 0%로 결정될 수 있다. 보다 구체적으로, 각 캐시 라인 별로 16개의 텍셀들에 관한 데이터가 저장 가능한 경우, 우선적으로 픽셀 0에 대한 렌더링을 위해, 픽셀 0에 대응되는 텍셀들(621)에 관한 데이터가 캐시에 요청될 수 있고, '캐시 미스'가 발생한 후에, 텍셀들(621)에 대한 데이터가 캐시 라인에 저장될 수 있다. 하지만, 다른 픽셀 1, 2, 및 3 각각에 대한 렌더링을 위해, 픽셀 1, 2, 및 3에 대응되는 텍셀들에 관한 데이터가 캐시에 요청될 수 있고, 3번의 '캐시 미스'가 발생할 수 있다. 즉, 픽셀 0, 1, 2, 및 3 각각에 대응되는 텍셀들에 대한 데이터가 캐시 라인에 저장된 후 재사용되는 경우가 발생하지 않는다. 따라서, 스케일 팩터가 2인 경우, 총 4번의 데이터 요청 중 0번의 캐시 히트가 발생하므로, 캐시 히트율은 0%로 결정될 수 있다.
스케일 팩터가 2인 경우 캐시 히트율이 0%이므로, 텍스처에 관한 데이터가 캐시에 저장되고 재사용될 가능성이 있을 수 없다. 따라서, 제어부(120)는 스케일 팩터가 2인 경우, 텍스처에 관한 데이터가 캐시를 바이패스 하도록 제어할 수 있다.
따라서, 제어 장치(100)는 스케일 팩터를 통해 텍스처에 관한 데이터가 캐시(130)에 저장된 후 재사용될 가능성을 판단할 수 있고, 재사용될 가능성이 없는 경우, 텍스처에 관한 데이터가 캐시(130)를 바이패스 하도록 제어함으로써, 불필요한 데이터를 캐시(130)에 쓰고/읽는 파워 소모를 줄일 수 있다. 또한, 제어 장치(100)는 불필요한 데이터가 캐시(130)를 바이패스 하도록 제어함으로써, 캐시 폴루션(cache pollution) 및 캐시 트래픽(cache traffic)을 줄일 수 있다.
다시 도 3을 참조하면, 정보 획득부(110)는 밉맵이 준비되지 않은 상태를 나타내는 정보를 획득할 수 있고, 제어부(120)는 밉맵이 준비되지 않은 상태인 경우, 텍스처에 관한 데이터가 캐시(130)를 바이패스하도록 제어할 수 있다. 일 예에 따라, 정보 획득부(110)는 밉맵이 준비되지 않은 상태를 나타내는 정보를 디바이스 드라이버로부터 획득할 수 있고, 다른 예에 따라, 정보 획득부(110)는 밉맵이 준비되지 않은 상태를 나타내는 정보를 텍스처 처리부로부터 획득할 수 있다.
제어부(120)는 스케일 팩터에 기초하여, 텍스처에 관한 데이터를 캐시(130) 내에 저장하도록 제어하는 경우, 제어부(120)는 캐시(130) 내의 각 캐시 라인 별로 카운터를 설정하여, 카운터의 값을 통해, 텍스처에 관한 데이터를 교체할 캐시 라인을 결정할 수 있다. 다시 말해, 제어부(120)는, 스케일 팩터가 임계값 보다 작은 경우, 각 캐시 라인 별로 설정된 카운터 값을 이용하여, 기존에 저장된 데이터를 새로운 텍스처에 관한 데이터로 교체할 캐시 라인을 결정할 수 있다.
예를 들어, 도 5와 같이 스케일 팩터가 1인 경우, 픽셀 0에 대한 렌더링을 위해 캐시 라인에 저장된 데이터는, 픽셀 1, 4, 및 5 각각에 대한 렌더링을 위해 3번에 걸쳐 이용될 수 있다. 따라서, 캐시 라인에 대해 3번의 '캐시 히트'가 발생한다면, 더 이상 캐시 라인에 저장된 데이터가 이용될 필요가 없어지므로, 기존에 저장된 데이터가 새로운 데이터로 교체될 필요가 있다. 따라서, 제어부(120)는 캐시(130) 내의 각 캐시 라인에 대해 카운터를 설정하여, 각 캐시 라인에 대해 '캐시 히트'가 발생하는 횟수를 카운팅할 수 있다. 또한, 제어부(120)는 각 캐시 라인에 설정된 카운터의 값을 통해 '캐시 히트'가 3번 발생하였지 여부를 판단하여, 텍스처에 관한 데이터를 교체할 캐시 라인을 결정할 수 있다. 캐시 교체 정책(cache replacement policy)의 일 예에 따라, 제어부(120)는 3번의 '캐시 히트'가 발생하였는지 여부를 카운팅하기 위해 각 캐시 라인별로 2 bit를 할당할 수 있고, 스케일 팩터가 1인지 여부를 판단하기 위해 각 캐시 라인별로 1 bit를 할당할 수 있다. 또한, 캐시 교체 정책(cache replacement policy)의 다른 예에 따라, 제어부(120)는 3번의 '캐시 히트'가 발생하였는지 여부 및 스케일 팩터가 1인지 여부를 판단하기 위해, 각 캐시 라인 별로 1 bit을 할당할 수 있다.
제어부(120)는 하기 표 1의 알고리즘을 이용하여, 텍스처에 관한 데이터를 교체할 캐시 라인을 결정할 수 있다.
IF (Hit)
{
MRU(Way);
IF(Way.LOD==1)
Way.Reference--;
}
ELSE
{
IF(Way.LOD==1 && Way.Reference==0)
{
VictimSelect(Way);
DataStore(Way);
Way.Reference=3;
}
ELSE
{
VictimSelect(getLRU());
DataStore(Way);
MRU(Way);
}
}
표 1의 알고리즘은 LRU(Least Recently Used)에 따른 캐시 교체 정책에 기반하는 알고리즘이다. 표 1의 알고리즘의 연산과정을 순서대로 살펴보면, 캐시 라인에 대해 '캐시 히트'가 발생한 경우, 제어부(120)는 '캐시 히트'가 발생한 캐시 라인에 대응하는 스케일 팩터(LOD)가 1인 경우, 캐시 라인에 대응하는 카운터 값을 감소시킬 수 있다.
또한, 캐시 라인에 대해 '캐시 미스'가 발생한 경우, 제어부(120)는 텍스처에 관한 데이터를 교체할 캐시 라인으로, 스케일 팩터가 1이면서 카운터 값이 0에 해당하는 캐시 라인을 결정할 수 있다. 이어서, 결정된 캐시 라인에 카운터 값 3을 부여할 수 있다.
도 7은 그래픽스 프로세싱 장치의 일 예를 나타낸다.
그래픽스 프로세싱 장치(200)는 텍스처 처리부(210), 상위 레벨 캐시(220), 하위 레벨 캐시(230), 및 제어 장치(100)를 포함할 수 있다. 도 7에 도시된 그래픽스 프로세싱 장치(200)는 본 실시예와 관련된 구성요소들만이 도시되어 있다. 따라서, 도 7에 도시된 구성요소들 외에 다른 범용적인 구성요소들이 더 포함될 수 있음을 본 실시예와 관련된 기술분야에서 통상의 지식을 가진 자라면 이해할 수 있다.
또한, 제어 장치(100)는 도 3의 제어 장치(100)와 대응될 수 있는 바, 중복되는 내용에 대해서는 설명을 생략한다.
일 예에 따라, 상위 레벨 캐시(220) 및 하위 레벨 캐시(230) 각각은 텍스처 캐시 및 L1 캐시가 될 수 있다. 다른 예에 따라, 상위 레벨 캐시(220) 및 하위 레벨 캐시(230) 각각은 L1 캐시 및 L2 캐시가 될 수 있다. 또 다른 예에 따라, 상위 레벨 캐시(220)는 2이상의 캐시들을 포함할 수 있고, 하위 레벨 캐시(230)는 라스트 레벨 캐시(last-level-cache)가 될 수 있다. 예를 들어, 상위 레벨 캐시(220)는 텍스처 캐시 및 L1 캐시를 포함할 수 있고, 하위 레벨 캐시(230)는 L2 캐시가 될 수 있다.
제어 장치(100)는 스크린 스페이스 상의 픽셀들에 대한, 픽셀들에 매핑되는 텍스처의 크기 비율인 스케일 팩터에 기초하여, 하위 레벨 캐시(220)로부터 전달되는 텍스처에 관한 데이터(이하, 텍스처 데이터라고 한다.)가 상위 레벨 캐시(230)를 바이패스하도록 제어할 수 있다.
보다 구체적으로, 텍스처 처리부(210)는 텍스처 데이터에 대한 요청을 상위 레벨 캐시(220)로 할 수 있다. 상위 레벨 캐시(220)에 요청되는 텍스처 데이터가 이미 저장되어 있다면,(즉, 캐시 히트라면,) 상위 레벨 캐시(220)는 요청되는 텍스처 데이터를 텍스처 처리부(210)로 전송할 수 있지만, 상위 레벨 캐시(22)0에 요청되는 텍스처 데이터가 저장되어 있지 않다면,(즉, 캐시 미스라면,) 상위 레벨 캐시(220)는 하위 레벨 캐시(230)로 텍스처 데이터에 대한 요청을 할 수 있다.
이어서, 텍스처 데이터에 대한 요청에 대응하여, 하위 레벨 캐시(230)는 텍스처 데이터를 상위 레벨 캐시(220)에 전송할 수 있다. 텍스처 데이터가 하위 레벨 캐시(230)로부터 상위 레벨 캐시(220)로 전송되는 경우, 제어 장치(100)는 스케일 팩터에 기초하여, 텍스처 데이터가 상위 레벨 캐시(220)를 바이패스하도록 제어할 수 있다. 다시 말해, 제어 장치(100)는, 스케일 팩터가 임계값 이상인 경우, 하위 레벨 캐시(230)로부터 전달되는 텍스처 데이터가 상위 레벨 캐시(220)에 저장되지 않고, 곧바로 텍스처 처리부(210)로 전달되도록 제어할 수 있다.
따라서, 제어 장치(100)는 텍스처 데이터가 상위 레벨 캐시(220)에 저장된 후 재사용될 가능성을 나타내는 스케일 팩터에 기초하여, 텍스처 데이터가 재사용될 가능성이 없다고 판단되는 경우, 하위 레벨 캐시(230)로부터 전달되는 텍스처 데이터가 상위 레벨 캐시(220)를 바이패스하도록 제어할 수 있다.
도 7에서는 일 예에 따라, 제어 장치(100)가 텍스처 처리부(210), 상위 레벨 캐시(220) 및 하위 레벨 캐시(230)와 구분되어 도시되었지만, 이에 제한되지 않고, 제어 장치(100)는 텍스처 처리부(210) 또는 상위 레벨 캐시(220)에 포함될 수 있다. 또한, 제어 장치(100)는 디바이스 드라이버에 포함될 수 있다.
텍스처 처리부(210)는 바이패스된 텍스처 데이터를 처리할 수 있다. 즉, 텍스처 처리부(210)는 바이패스된 텍스처 데이터를 이용하여, 픽셀 값을 결정할 수 있다.
도 8은 그래픽스 처리 장치의 다른 예를 나타낸다.
그래픽스 처리 장치(200a)는 텍스처 처리부(210), 텍스처 캐시(221), 및 L1 캐시(231)를 포함할 수 있고, 텍스처 캐시(221)는 제어 장치(100)를 포함할 수 있다.
텍스처 처리부(210) 및 제어 장치(100)는 도 7의 텍스처 처리부(210) 및 제어 장치(100)와 대응될 수 있고, 텍스처 캐시(221)는 도 7의 상위 레벨 캐시(220)와 대응될 수 있고, L1 캐시(231)는 도 7의 하위 레벨 캐시(230)와 대응될 수 있는 바, 중복되는 내용에 대해서는 설명을 생략한다.
텍스처 캐시(221)는 제어 장치(100)를 포함할 수 있는 바, 텍스처 캐시(221)는 스케일 팩터에 기초하여, L1 캐시(231)로부터 전달되는 텍스처 데이터를 저장할 지 여부를 결정할 수 있다. 보다 구체적으로, 스케일 팩터가 임계값보다 작은 경우, 텍스처 캐시(221)는 L1 캐시(231)로부터 전달되는 텍스처 데이터를 텍스처 캐시(221) 내에 저장한 후, 텍스처 데이터를 텍스처 처리부(210)에 전달할 수 있다. 또한, 스케일 팩터가 임계값 이상인 경우, 텍스처 캐시(221)는 L1 캐시(231)로부터 전달되는 텍스처 데이터가 텍스처 캐시(221)를 바이패스 하도록 제어할 수 있다. 다시 말해, 텍스처 캐시(221)는 L1 캐시(231)로부터 전달되는 텍스처 데이터를 텍스처 캐시(221) 내에 저장하지 않은 상태로, 텍스처 데이터를 텍스처 처리부(210)에 전달할 수 있다.
도 9는 그래픽스 처리 장치의 또 다른 예를 나타낸다.
그래픽스 처리 장치(200b)는 텍스처 처리부(210), 텍스처 캐시(221), L1 캐시(222), 및 L2 캐시(232)를 포함할 수 있고, 텍스처 처리부(210)는 제어 장치(100)를 포함할 수 있다.
텍스처 처리부(210) 및 제어 장치(100)는 도 7의 텍스처 처리부(210) 및 제어 장치(100)와 대응될 수 있고, 텍스처 캐시(221) 및 L1 캐시(222)는 도 7의 상위 레벨 캐시(220)와 대응될 수 있고, L2 캐시(232)는 도 7의 하위 레벨 캐시(230)와 대응될 수 있는 바, 중복되는 내용에 대해서는 설명을 생략한다.
텍스처 처리부(210)는 텍스처 데이터에 대한 요청을 텍스처 캐시(221)로 할 수 있다. 또한, 텍스처 처리부(210)는 텍스처 데이터에 대한 요청과 함께, 텍스처 캐시(221) 또는 L1 캐시(222)가 텍스처 데이터를 저장할 지 여부를 나타내는 정보 또한 텍스처 캐시(221)로 전달할 수 있다. 즉, 텍스처 처리부(210)가 제어 장치(100)를 포함하는 바, 텍스처 처리부(210)는 스케일 팩터가 임계값 이상인 경우, 텍스처 캐시(221) 또는 L1 캐시(222)가 텍스처 데이터를 저장하지 않도록 제어할 수 있다.
따라서, 도 9에 도시된 바와 같이, L2 캐시(232)로의 연쇄적인 텍스처 데이터에 대한 요청에 대응하여, 텍스처 처리부(210)는 L2 캐시(232)로부터 전달되는 텍스처 데이터가 L1 캐시(222) 및 텍스처 캐시(221)를 바이패스한 후에, 텍스처 처리부(210)에 직접적으로 전달되도록 제어할 수 있다.
도 10은 그래픽스 처리 장치의 또 다른 예를 나타낸다.
그래픽스 처리 장치(200c)는 텍스처 처리부(210), 텍스처 캐시(221), L1 캐시(222), L2 캐시(232), 및 제어 장치(100)를 포함할 수 있다.
텍스처 처리부(210) 및 제어 장치(100)는 도 7의 텍스처 처리부(210) 및 제어 장치(100)와 대응될 수 있고, 텍스처 캐시(221) 및 L1 캐시(222)는 도 7의 상위 레벨 캐시(220)와 대응될 수 있고, L2 캐시(232)는 도 7의 하위 레벨 캐시(230)와 대응될 수 있는 바, 중복되는 내용에 대해서는 설명을 생략한다.
제어 장치(100)는 스케일 팩터에 기초하여, 텍스처 처리부(210)가 텍스처 데이터 요청을 텍스처 캐시(221)가 아닌 L2 캐시(232)로 하도록 제어할 수 있다. 다시 말해, 제어 장치(100)는 스케일 팩터가 임계값 이상인 경우, 텍스트 처리부(210)가 텍스처 데이터 요청을 텍스처 캐시(221) 및 L1 캐시(222)를 거치지 않고, 곧바로 라스트 레벨 캐시인 L2 캐시(232)로 하도록 제어할 수 있다.
이어서, 제어 장치(100)는 L2 캐시(232)로부터 전달되는 텍스처 데이터가 L1 캐시(222) 및 텍스처 캐시(221)를 바이패스한 후 텍스처 처리부(210)로 전달되도록 제어할 수 있다.
도 11은 캐시 바이패스를 위한 제어 방법을 설명하는 도면이다.
도 11에 도시된 방법은, 도 3의 제어 장치(100)의 각 구성요소에 의해 수행될 수 있고, 중복되는 설명에 대해서는 생략한다.
단계 s1110에서, 제어 장치(100)는 스크린 스페이스 상의 픽셀들, 및 픽셀들에 매핑되는 텍스처(texture)에 대한 정보를 획득할 수 있다. 보다 구체적으로, 오브젝트(object)가 스크린 스페이스 상의 픽셀들에서 나타날 때, 제어 장치(100)는 픽셀들의 크기에 대한 정보, 및 픽셀들에 매칭되는 텍스처의 크기에 대한 정보를 획득할 수 있다. 제어 장치(100)는 픽셀들 및 픽셀들에 매핑되는 텍스처에 대한 정보를 디바이스 드라이로부터, 또는 텍스처 처리부로부터 획득할 수 있다.
또한, 제어 장치(100)는 밉맵이 준비되지 않은 상태를 나타내는 정보를 획득할 수 있다. 일 예에 따라, 제어 장치(100)는 밉맵이 준비되지 않은 상태를 나타내는 정보를 디바이스 드라이버로부터 획득할 수 있고, 다른 예에 따라, 제어 장치(100)는 밉맵이 준비되지 않은 상태를 나타내는 정보를 텍스처 처리부로부터 획득할 수 있다.
단계 s1120에서, 제어 장치(100)는 s1110에서 획득된 정보를 이용하여, 픽셀들에 대한 텍스처의 크기 비율인 스케일 팩터(scale factor)를 결정할 수 있다. 즉, 제어 장치(100)는 픽셀들의 크기 및 픽셀들에 매핑되는 텍스처의 크기 간의 비율인 스케일 팩터를 계산할 수 있다.
단계 s1130에서, 제어 장치(100)는 s1120에서 결정된 스케일 팩터에 기초하여, 텍스처에 관한 데이터가 캐시를 바이패스 하도록 제어할 수 있다. 제어 장치(100)는 스케일 팩터와 임계값을 비교하여, 스케일 팩터가 임계값 이상인 경우, 텍스처에 관한 데이터가 캐시를 바이패스하도록 제어할 수 있다. 예를 들어, 기 결정된 스케일 팩터가 임계값인 2 이상인 경우, 제어 장치(100)는 텍스처에 관한 데이터가 캐시를 바이패스하도록 제어할 수 있고, 기 결정된 스케일 팩터가 임계값 2 미만인 경우, 제어 장치(100)는 텍스처에 관한 데이터가 캐시를 바이패스하지 않도록 제어할 수 있다.
또한, 제어 장치(100)는 스케일 팩터에 기초하여, 텍스처에 관한 데이터를 캐시 내에 저장하도록 제어하는 경우, 제어 장치(100)는 캐시 내의 각 캐시 라인 별로 카운터를 설정하여, 카운터의 값을 통해, 텍스처에 관한 데이터를 교체할 캐시 라인을 결정할 수 있다. 다시 말해, 제어 장치(100)는, 스케일 팩터가 임계값 보다 작은 경우, 각 캐시 라인 별로 설정된 카운터 값을 이용하여, 기존에 저장된 데이터를 새로운 텍스처에 관한 데이터로 교체할 캐시 라인을 결정할 수 있다.
또한, 제어 장치(100)는 밉맵이 준비되지 않은 상태인 경우, 텍스처에 관한 데이터가 캐시를 바이패스하도록 제어할 수 있다.
상기 살펴 본 실시 예들에 따른 장치는 프로세서, 프로그램 데이터를 저장하고 실행하는 메모리, 디스크 드라이브와 같은 영구 저장부(permanent storage), 외부 장치와 통신하는 통신 포트, 터치 패널, 키(key), 버튼 등과 같은 사용자 인터페이스 장치 등을 포함할 수 있다. 소프트웨어 모듈 또는 알고리즘으로 구현되는 방법들은 상기 프로세서상에서 실행 가능한 컴퓨터가 읽을 수 있는 코드들 또는 프로그램 명령들로서 컴퓨터가 읽을 수 있는 기록 매체 상에 저장될 수 있다. 여기서 컴퓨터가 읽을 수 있는 기록 매체로 마그네틱 저장 매체(예컨대, ROM(read-only memory), RAM(random-access memory), 플로피 디스크, 하드 디스크 등) 및 광학적 판독 매체(예컨대, 시디롬(CD-ROM), 디브이디(DVD: Digital Versatile Disc)) 등이 있다. 컴퓨터가 읽을 수 있는 기록 매체는 네트워크로 연결된 컴퓨터 시스템들에 분산되어, 분산 방식으로 컴퓨터가 판독 가능한 코드가 저장되고 실행될 수 있다. 매체는 컴퓨터에 의해 판독가능하며, 메모리에 저장되고, 프로세서에서 실행될 수 있다.
본 실시 예는 기능적인 블록 구성들 및 다양한 처리 단계들로 나타내어질 수 있다. 이러한 기능 블록들은 특정 기능들을 실행하는 다양한 개수의 하드웨어 또는/및 소프트웨어 구성들로 구현될 수 있다. 예를 들어, 실시 예는 하나 이상의 마이크로프로세서들의 제어 또는 다른 제어 장치들에 의해서 다양한 기능들을 실행할 수 있는, 메모리, 프로세싱, 로직(logic), 룩 업 테이블(look-up table) 등과 같은 직접 회로 구성들을 채용할 수 있다. 구성 요소들이 소프트웨어 프로그래밍 또는 소프트웨어 요소들로 실행될 수 있는 것과 유사하게, 본 실시 예는 데이터 구조, 프로세스들, 루틴들 또는 다른 프로그래밍 구성들의 조합으로 구현되는 다양한 알고리즘을 포함하여, C, C++, 자바(Java), 어셈블러(assembler) 등과 같은 프로그래밍 또는 스크립팅 언어로 구현될 수 있다. 기능적인 측면들은 하나 이상의 프로세서들에서 실행되는 알고리즘으로 구현될 수 있다. 또한, 본 실시 예는 전자적인 환경 설정, 신호 처리, 및/또는 데이터 처리 등을 위하여 종래 기술을 채용할 수 있다. "매커니즘", "요소", "수단", "구성"과 같은 용어는 넓게 사용될 수 있으며, 기계적이고 물리적인 구성들로서 한정되는 것은 아니다. 상기 용어는 프로세서 등과 연계하여 소프트웨어의 일련의 처리들(routines)의 의미를 포함할 수 있다.
본 실시 예에서 설명하는 특정 실행들은 예시들로서, 어떠한 방법으로도 기술적 범위를 한정하는 것은 아니다. 명세서의 간결함을 위하여, 종래 전자적인 구성들, 제어 시스템들, 소프트웨어, 상기 시스템들의 다른 기능적인 측면들의 기재는 생략될 수 있다. 또한, 도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재들은 기능적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거나 추가의 다양한 기능적인 연결, 물리적인 연결, 또는 회로 연결들로서 나타내어질 수 있다.
본 명세서(특히 특허청구범위에서)에서 "상기"의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 또한, 범위(range)를 기재한 경우 상기 범위에 속하는 개별적인 값을 포함하는 것으로서(이에 반하는 기재가 없다면), 상세한 설명에 상기 범위를 구성하는 각 개별적인 값을 기재한 것과 같다. 마지막으로, 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 한정되는 것은 아니다. 모든 예들 또는 예시적인 용어(예들 들어, 등등)의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으로서 특허청구범위에 의해 한정되지 않는 이상 상기 예들 또는 예시적인 용어로 인해 범위가 한정되는 것은 아니다. 또한, 당업자는 다양한 수정, 조합 및 변경이 부가된 특허청구범위 또는 그 균등물의 범주 내에서 설계 조건 및 팩터에 따라 구성될 수 있음을 알 수 있다.

Claims (18)

  1. 캐시 바이패스(cache bypass)를 위한 제어 장치에 있어서,
    스크린 스페이스(screen space) 상의 픽셀들 및, 상기 픽셀들에 매핑되는 텍스처(texture)에 대한 정보를 획득하는 정보 획득부; 및
    상기 획득된 정보를 이용하여, 상기 픽셀들에 대한 상기 텍스처의 크기 비율인 스케일 팩터(scale factor)를 결정하고, 상기 결정된 스케일 팩터에 기초하여, 상기 텍스처에 관한 데이터가 캐시(cache)를 바이패스(bypass)하도록 제어하는 제어부;를 포함하고,
    상기 정보 획득부는,
    밉맵(mipmap)이 준비되지 않은 상태를 나타내는 정보를 획득하고,
    상기 제어부는,
    상기 밉맵이 준비되지 않은 상태인 경우, 상기 텍스처에 관한 데이터가 캐시(cache)를 바이패스(bypass)하도록 제어하는, 제어 장치.
  2. 제 1 항에 있어서,
    상기 제어부는,
    상기 스케일 팩터와 임계값을 비교하여, 상기 스케일 팩터가 상기 임계값 이상인 경우, 상기 텍스처에 관한 데이터가 상기 캐시를 바이패스 하도록 제어하는, 제어 장치.
  3. 제 1 항에 있어서,
    상기 제어부는,
    상기 스케일 팩터와 임계값을 비교하여, 상기 스케일 팩터가 상기 임계값 보다 작은 경우, 상기 캐시 내의 각 캐시 라인 별로 카운터를 설정하여, 상기 카운터의 값을 통해, 상기 텍스처에 관한 데이터를 교체할 캐시 라인을 결정하는, 제어 장치.
  4. 제 1 항에 있어서,
    상기 캐시는,
    텍스처 캐시, L1 캐시, 및 L2 캐시 중 적어도 하나를 포함하는, 제어 장치.
  5. 제 1 항에 있어서,
    상기 정보 획득부는,
    상기 정보를 디바이스 드라이버(device driver) 또는 텍스처 처리부(texture processing unit)로부터 획득하는, 제어 장치.
  6. 삭제
  7. 그래픽스 처리 장치에 있어서,
    상위 레벨 캐시;
    하위 레벨 캐시;
    스크린 스페이스(screen space) 상의 픽셀들 및, 상기 픽셀들에 매핑되는 텍스처(texture)에 대한 정보인 밉맵(mipmap)이 준비되지 않은 상태를 나타내는 정보를 획득하고,
    상기 스크린 스페이스 상의 픽셀들에 대한, 상기 픽셀들에 매핑되는 텍스처의 크기 비율인 스케일 팩터(scale factor)에 기초하여, 상기 하위 레벨 캐시로부터 전달되는 상기 텍스처에 관한 데이터가 상기 상위 레벨 캐시를 바이패스(bypass)하도록 제어하는 제어 장치; 및
    상기 바이패스된 텍스처에 관한 데이터를 처리하는 텍스처 처리부;를 포함하고,
    상기 제어 장치는,
    상기 밉맵이 준비되지 않은 상태인 경우, 상기 텍스처에 관한 데이터가 캐시를 바이패스하도록 제어하는, 그래픽스 처리 장치.
  8. 제 7 항에 있어서,
    상기 제어 장치는,
    상기 스케일 팩터와 임계값을 비교하여, 상기 스케일 팩터가 상기 임계값 이상인 경우, 상기 텍스처에 관한 데이터가 상기 상위 레벨 캐시를 바이패스 하도록 제어하는, 그래픽스 처리 장치.
  9. 삭제
  10. 제 7 항에 있어서,
    상기 제어 장치는,
    상기 텍스처에 관한 데이터의 요청이 상기 텍스처 처리부로부터 상기 하위 레벨 캐시로 직접적으로 전달되도록 제어하고,
    상기 요청에 대응하여, 상기 하위 레벨 캐시로부터 전달되는 상기 텍스처에 관한 데이터가 상기 상위 레벨 캐시를 바이패스(bypass)하도록 제어하는, 그래픽스 처리 장치.
  11. 삭제
  12. 그래픽스 처리 장치에 의해 수행되는, 캐시 바이패스(cache bypass)를 위한 제어 방법에 있어서,
    스크린 스페이스(screen space) 상의 픽셀들 및, 상기 픽셀들에 매핑되는 텍스처(texture)에 대한 정보인 밉맵(mipmap)이 준비되지 않은 상태를 나타내는 정보를 획득하는 단계;
    상기 획득된 정보를 이용하여, 상기 픽셀들에 대한 상기 텍스처의 크기 비율인 스케일 팩터(scale factor)를 결정하는 단계; 및
    상기 밉맵이 준비되지 않은 상태인 경우, 상기 결정된 스케일 팩터에 기초하여, 상기 텍스처에 관한 데이터가 캐시(cache)를 바이패스(bypass)하도록 제어하는 단계;를 포함하는, 제어 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 제 12 항의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR1020160057805A 2016-05-11 2016-05-11 그래픽스 프로세싱 장치 및, 그래픽스 프로세싱 장치에서 캐시 바이패스를 제어하는 방법 KR102589298B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160057805A KR102589298B1 (ko) 2016-05-11 2016-05-11 그래픽스 프로세싱 장치 및, 그래픽스 프로세싱 장치에서 캐시 바이패스를 제어하는 방법
US15/591,571 US10417736B2 (en) 2016-05-11 2017-05-10 Graphics processing unit and method of controlling cache bypass thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160057805A KR102589298B1 (ko) 2016-05-11 2016-05-11 그래픽스 프로세싱 장치 및, 그래픽스 프로세싱 장치에서 캐시 바이패스를 제어하는 방법

Publications (2)

Publication Number Publication Date
KR20170127312A KR20170127312A (ko) 2017-11-21
KR102589298B1 true KR102589298B1 (ko) 2023-10-13

Family

ID=60297078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160057805A KR102589298B1 (ko) 2016-05-11 2016-05-11 그래픽스 프로세싱 장치 및, 그래픽스 프로세싱 장치에서 캐시 바이패스를 제어하는 방법

Country Status (2)

Country Link
US (1) US10417736B2 (ko)
KR (1) KR102589298B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10417134B2 (en) * 2016-11-10 2019-09-17 Oracle International Corporation Cache memory architecture and policies for accelerating graph algorithms
CN109376098B (zh) * 2018-10-12 2022-12-27 芯来科技(武汉)有限公司 前向旁路缓存电路
US11609858B2 (en) * 2018-12-26 2023-03-21 Samsung Electronics Co., Ltd. Bypass predictor for an exclusive last-level cache
US11113207B2 (en) * 2018-12-26 2021-09-07 Samsung Electronics Co., Ltd. Bypass predictor for an exclusive last-level cache

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120151149A1 (en) 2010-12-14 2012-06-14 Lsi Corporation Method and Apparatus for Caching Prefetched Data

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4413317A (en) * 1980-11-14 1983-11-01 Sperry Corporation Multiprocessor system with cache/disk subsystem with status routing for plural disk drives
EP1275046B1 (en) 2000-04-12 2010-10-06 DSP Group Switzerland AG Data processing circuit with a cache memory and apparatus containing such a circuit
US7228388B2 (en) 2004-11-19 2007-06-05 International Business Machines Corporation Enabling and disabling cache bypass using predicted cache line usage
US8683139B2 (en) 2006-10-31 2014-03-25 Hewlett-Packard Development Company, L.P. Cache and method for cache bypass functionality
US7890699B2 (en) 2008-01-10 2011-02-15 International Business Machines Corporation Processing unit incorporating L1 cache bypass
US8103822B2 (en) 2009-04-26 2012-01-24 Sandisk Il Ltd. Method and apparatus for implementing a caching policy for non-volatile memory
US9639479B2 (en) * 2009-09-23 2017-05-02 Nvidia Corporation Instructions for managing a parallel cache hierarchy
US9645866B2 (en) * 2010-09-20 2017-05-09 Qualcomm Incorporated Inter-processor communication techniques in a multiple-processor computing platform
US8683129B2 (en) * 2010-10-21 2014-03-25 Oracle International Corporation Using speculative cache requests to reduce cache miss delays
KR102109130B1 (ko) 2013-08-12 2020-05-08 삼성전자주식회사 그래픽스 프로세싱 유닛, 이의 동작 방법, 및 이를 포함하는 장치들
KR102100161B1 (ko) 2014-02-04 2020-04-14 삼성전자주식회사 Gpu 데이터 캐싱 방법 및 그에 따른 데이터 프로세싱 시스템
US9524201B2 (en) * 2014-06-19 2016-12-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Safe and efficient dirty data flush for dynamic logical capacity based cache in storage systems
US20160041914A1 (en) 2014-08-05 2016-02-11 Advanced Micro Devices, Inc. Cache Bypassing Policy Based on Prefetch Streams
KR102006505B1 (ko) 2014-09-24 2019-08-02 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102264163B1 (ko) * 2014-10-21 2021-06-11 삼성전자주식회사 텍스쳐를 처리하는 방법 및 장치
US10229471B2 (en) * 2015-08-28 2019-03-12 Apple Inc. Graphics processing unit providing thermal control via render quality degradation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120151149A1 (en) 2010-12-14 2012-06-14 Lsi Corporation Method and Apparatus for Caching Prefetched Data

Also Published As

Publication number Publication date
US20170330304A1 (en) 2017-11-16
US10417736B2 (en) 2019-09-17
KR20170127312A (ko) 2017-11-21

Similar Documents

Publication Publication Date Title
US20230102320A1 (en) Tile-Based Graphics
KR101626236B1 (ko) 목적지 알파값들에 기초한 그래픽스 프로세싱 시스템에서 메모리 액세스 대역폭을 감소시키기 위한 기법들
US8704826B1 (en) Primitive re-ordering between world-space and screen-space pipelines with buffer limited processing
KR100703709B1 (ko) 그래픽스 처리장치와 처리방법, 및 그 기록 매체
US9773476B2 (en) Cache memory system for a pixel shader and method of operating the same
KR102258100B1 (ko) 텍스쳐 처리 방법 및 장치
US11593265B2 (en) Cache arrangement for graphics processing systems
KR102589298B1 (ko) 그래픽스 프로세싱 장치 및, 그래픽스 프로세싱 장치에서 캐시 바이패스를 제어하는 방법
KR102264163B1 (ko) 텍스쳐를 처리하는 방법 및 장치
US9349210B2 (en) Methods of and apparatus for using textures in graphics processing systems
JP2012033173A (ja) タイル化されたプリフェッチ及びキャッシングされたデプスバッファ
WO2013101150A1 (en) A sort-based tiled deferred shading architecture for decoupled sampling
KR102659643B1 (ko) 레지던시 맵 디스크립터
CN109978977A (zh) 使用预取的图形数据执行基于图块的渲染的装置和方法
US11720499B2 (en) Selective generation of miss requests for cache lines
CN111052172A (zh) 使用压缩元数据的纹理驻留检查
KR20060116916A (ko) 텍스쳐 캐쉬 및 이를 구비한 3차원 그래픽 시스템, 그리고그것의 제어 방법
US9659401B2 (en) Methods of and apparatus for using textures in graphics processing systems
US10706607B1 (en) Graphics texture mapping
GB2598226A (en) Cache arrangement for graphics processing system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant