JPH0527880A - システムリスタート装置 - Google Patents
システムリスタート装置Info
- Publication number
- JPH0527880A JPH0527880A JP3205672A JP20567291A JPH0527880A JP H0527880 A JPH0527880 A JP H0527880A JP 3205672 A JP3205672 A JP 3205672A JP 20567291 A JP20567291 A JP 20567291A JP H0527880 A JPH0527880 A JP H0527880A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- checksum
- power supply
- cpu
- crc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】 主電源断に応じてＣＰＵの内部情報及びメモ
リのチェックサム・ＣＲＣ等を記憶させ、復電後にチェ
ックサム・ＣＲＣ等の照合を行うことで、停電などによ
る電源遮断時におけるコンピュータシステムの立ち上が
りが迅速に行えるようにする。 【構成】 バッテリ８を電源としてダイオード７及びＤ
Ｃ−ＤＣコンバータ９を含んで構成されてメモリに対す
る一定時間の電源供給を可能にするバックアップ電源
と、主電源である交流電源の遮断を検出する停電検出部
２、この停電検出部２による交流電源の遮断検出に基づ
いてＣＰＵの処理を中止すると共に前記ＣＰＵの内部情
報及びメモリのチェックサム・ＣＲＣ等の計算結果を前
記メモリに格納するバックアップ手段と、停電検出部２
が交流電源の復電を検出したことをもって復電後に計算
したメモリのチェックサム・ＣＲＣ等とメモリに格納さ
れているチェックサム・ＣＲＣ等とを比較し、両者が一
致しているときにアプリケーションプログラムの再開を
許可する復帰手段とを設ける。
リのチェックサム・ＣＲＣ等を記憶させ、復電後にチェ
ックサム・ＣＲＣ等の照合を行うことで、停電などによ
る電源遮断時におけるコンピュータシステムの立ち上が
りが迅速に行えるようにする。 【構成】 バッテリ８を電源としてダイオード７及びＤ
Ｃ−ＤＣコンバータ９を含んで構成されてメモリに対す
る一定時間の電源供給を可能にするバックアップ電源
と、主電源である交流電源の遮断を検出する停電検出部
２、この停電検出部２による交流電源の遮断検出に基づ
いてＣＰＵの処理を中止すると共に前記ＣＰＵの内部情
報及びメモリのチェックサム・ＣＲＣ等の計算結果を前
記メモリに格納するバックアップ手段と、停電検出部２
が交流電源の復電を検出したことをもって復電後に計算
したメモリのチェックサム・ＣＲＣ等とメモリに格納さ
れているチェックサム・ＣＲＣ等とを比較し、両者が一
致しているときにアプリケーションプログラムの再開を
許可する復帰手段とを設ける。
Description
【０００１】
【産業上の利用分野】本発明は停電などに対してコンピ
ュータシステムの再立ち上げを短時間に行えるようにし
たシステムリスタート装置に関するものである。
ュータシステムの再立ち上げを短時間に行えるようにし
たシステムリスタート装置に関するものである。
【０００２】
【従来の技術】コンピュータシステムはプログラムやデ
ータをＲＡＭなどの揮発性メモリに記憶しており、停電
や不注意によって電源が断たれるとメモリ内のデータは
瞬時に消失する。このため、電源を再投入した後、コン
ピュータに接続される各機器は直ちに始動できる状態に
なるが、コンピュータ本体はプログラムやデータ読み込
みあるいはデータ入力を再度行った後でなければ立ち上
がらない。これに対し、従来とられていた対策は、シス
テム全体をバックアップ電源によってバックアップし、
あるいは一旦システムダウンさせた後に再立ち上げを行
うものであった。しかしながら、システムによっては、
制御対象の動作状態を考慮しないと、プログラムやデー
タの読み込みだけでは再起動ができない場合がある。例
えば、制御対象が圧延設備（加熱炉で加熱したスラブを
粗圧延及び仕上げ圧延を行ってコイルを製造する設備）
である場合、その制御はアプリケーションプログラムを
実行するプロセスコンピュータによって行われる。この
とき、スラブの各々には、製造ナンバーが与えられ、そ
のナンバー毎に粗圧延及び仕上げ圧延の条件、実績がデ
ータとして確保されている。このデータはハードディス
ク等に記録されているが、各スラブが現在どこにあるか
というトラッキングデータはメモリにしかない（ｅｘ、
スラブ（１），（２）は加熱炉、スラブ（３）は粗圧
延、スラブ（４）は仕上げ圧延、スラブ（５），（６）
はコイラー、スラブ（７）〜（１１）は精製というよう
なデータ）。このようなデータを再起動後、オペレータ
がキー入力しなければならない。
ータをＲＡＭなどの揮発性メモリに記憶しており、停電
や不注意によって電源が断たれるとメモリ内のデータは
瞬時に消失する。このため、電源を再投入した後、コン
ピュータに接続される各機器は直ちに始動できる状態に
なるが、コンピュータ本体はプログラムやデータ読み込
みあるいはデータ入力を再度行った後でなければ立ち上
がらない。これに対し、従来とられていた対策は、シス
テム全体をバックアップ電源によってバックアップし、
あるいは一旦システムダウンさせた後に再立ち上げを行
うものであった。しかしながら、システムによっては、
制御対象の動作状態を考慮しないと、プログラムやデー
タの読み込みだけでは再起動ができない場合がある。例
えば、制御対象が圧延設備（加熱炉で加熱したスラブを
粗圧延及び仕上げ圧延を行ってコイルを製造する設備）
である場合、その制御はアプリケーションプログラムを
実行するプロセスコンピュータによって行われる。この
とき、スラブの各々には、製造ナンバーが与えられ、そ
のナンバー毎に粗圧延及び仕上げ圧延の条件、実績がデ
ータとして確保されている。このデータはハードディス
ク等に記録されているが、各スラブが現在どこにあるか
というトラッキングデータはメモリにしかない（ｅｘ、
スラブ（１），（２）は加熱炉、スラブ（３）は粗圧
延、スラブ（４）は仕上げ圧延、スラブ（５），（６）
はコイラー、スラブ（７）〜（１１）は精製というよう
なデータ）。このようなデータを再起動後、オペレータ
がキー入力しなければならない。
【０００３】図４は電源断時におけるコンピュータの従
来の復電動作の一例を示すタイミングチャートである。
来の復電動作の一例を示すタイミングチャートである。
【０００４】商用電源（ＡＣ１００Ｖ）が停電等により
断たれ、時間ｔ１の時点で通電が再開された場合、ＡＣ
−ＤＣコンバータが動作し、コンピュータを動作させる
ためのＤＣ５Ｖの出力を開始する。この一定時間後にＣ
ＰＵ（中央処理装置）が不図示のリセット手段によりｔ
２の時点でリセットされ、ついでＣＰＵが動作を開始す
る。この時点からメモリイニシャライズ、自己診断、ハ
ードディスクからのプログラムブート、各種ソフトの立
ち上げがｔ３の時点まで順次実行され、この後、アプリ
ケーションプログラム（ＡＰ）の実行が開始される。こ
のような制御方法によれば、ｔ２〜ｔ３までを実行する
のに５〜１０分の時間を要する。特に、ハードディスク
からのプログラムブート及び各種ソフトの立ち上げのた
めに大半の時間を浪費している。
断たれ、時間ｔ１の時点で通電が再開された場合、ＡＣ
−ＤＣコンバータが動作し、コンピュータを動作させる
ためのＤＣ５Ｖの出力を開始する。この一定時間後にＣ
ＰＵ（中央処理装置）が不図示のリセット手段によりｔ
２の時点でリセットされ、ついでＣＰＵが動作を開始す
る。この時点からメモリイニシャライズ、自己診断、ハ
ードディスクからのプログラムブート、各種ソフトの立
ち上げがｔ３の時点まで順次実行され、この後、アプリ
ケーションプログラム（ＡＰ）の実行が開始される。こ
のような制御方法によれば、ｔ２〜ｔ３までを実行する
のに５〜１０分の時間を要する。特に、ハードディスク
からのプログラムブート及び各種ソフトの立ち上げのた
めに大半の時間を浪費している。
【０００５】
【発明が解決しようとする課題】しかし、上記した従来
技術にあっては、電源断が生じると、その時点のデータ
が全て消失する。そこで、システムの立ち上げ後にキー
操作により再設定を行うわけであるが、頓雑であり、シ
ステムの稼働開始までに多大の時間を要することにな
り、実績データの破壊を招く恐れ（ｅｘ、実績データと
コイルＮｏ．がずれたりすると使い物にならなくなるか
修復は大変）がある。これを解決する１つの方法はシス
テム全体をバックアップすることであるが、システムが
大型化すると共にコストアップを招く不具合がある。
技術にあっては、電源断が生じると、その時点のデータ
が全て消失する。そこで、システムの立ち上げ後にキー
操作により再設定を行うわけであるが、頓雑であり、シ
ステムの稼働開始までに多大の時間を要することにな
り、実績データの破壊を招く恐れ（ｅｘ、実績データと
コイルＮｏ．がずれたりすると使い物にならなくなるか
修復は大変）がある。これを解決する１つの方法はシス
テム全体をバックアップすることであるが、システムが
大型化すると共にコストアップを招く不具合がある。
【０００６】そこで、本発明の目的は、停電等による電
源遮断時におけるコンピュータシステムの立ち上がりを
迅速に行えるようにしたシステムリスタート装置を提供
することにある。
源遮断時におけるコンピュータシステムの立ち上がりを
迅速に行えるようにしたシステムリスタート装置を提供
することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、主電源以外を電源としてメモリに対する
一定時間の電源供給を可能にするバックアップ電源と、
前記主電源の遮断を検出する検出手段と、この検出手段
による主電源の遮断検出に基づいてＣＰＵの処理を中止
すると共に前記ＣＰＵの内部情報及びメモリのチェック
サム・ＣＲＣ等の計算結果を前記メモリに格納するバッ
クアップ手段と、前記検出手段が復電を検出したことを
もって復電後に計算した前記メモリのチェックサム・Ｃ
ＲＣ等と前記メモリに格納されているチェックサムとが
一致したときにプログラムの再開を許可する復帰手段と
を設けている。
に、本発明は、主電源以外を電源としてメモリに対する
一定時間の電源供給を可能にするバックアップ電源と、
前記主電源の遮断を検出する検出手段と、この検出手段
による主電源の遮断検出に基づいてＣＰＵの処理を中止
すると共に前記ＣＰＵの内部情報及びメモリのチェック
サム・ＣＲＣ等の計算結果を前記メモリに格納するバッ
クアップ手段と、前記検出手段が復電を検出したことを
もって復電後に計算した前記メモリのチェックサム・Ｃ
ＲＣ等と前記メモリに格納されているチェックサムとが
一致したときにプログラムの再開を許可する復帰手段と
を設けている。
【０００８】
【作用】上記した手段によれば、主電源の電源断（停
電）の検出に基づいてＣＰＵの処理を中止するための割
り込みがＣＰＵにかけられ、ＣＰＵの内部情報及びチェ
ックサム・ＣＲＣ計算結果が揮発メモリに格納され、ま
たメモリに対するバックアップが開始される。そして、
主電源の復電が検出されると、チェックサム・ＣＲＣの
計算が行われ、この計算結果とメモリに格納されている
復電前のチェックサムとの照合が行われ、一致時にアプ
リケーションプログラムの実行を再開する。したがっ
て、システムのリスタートまでの時間を短縮することが
でき、データの破壊などを防止することができる。
電）の検出に基づいてＣＰＵの処理を中止するための割
り込みがＣＰＵにかけられ、ＣＰＵの内部情報及びチェ
ックサム・ＣＲＣ計算結果が揮発メモリに格納され、ま
たメモリに対するバックアップが開始される。そして、
主電源の復電が検出されると、チェックサム・ＣＲＣの
計算が行われ、この計算結果とメモリに格納されている
復電前のチェックサムとの照合が行われ、一致時にアプ
リケーションプログラムの実行を再開する。したがっ
て、システムのリスタートまでの時間を短縮することが
でき、データの破壊などを防止することができる。
【０００９】
【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。
ながら説明する。
【００１０】図１は本発明によるシステムリスタート装
置の一実施例を示すブロック図である。
置の一実施例を示すブロック図である。
【００１１】主電源としての交流電流源（ＡＣ１００
Ｖ）に接続するためのライン１には、交流電流源（＝商
用電源）の停電の有無を検出する検出手段としての停電
検出部２、＋５Ｖの直流（ＤＣ）を出力する直流電源部
３、及びバックアップ用の直流電圧（＋３０Ｖ）を出力
する直流電源部４の各々が接続されている。なお、直流
電源部３は、その出力電圧が後記するボードを接続した
状態で１０〜２０ｍＳは＋５Ｖを保持するように設計さ
れている。直流電源部４の出力ラインには、ダイオード
５が順方向に接続され、そのカソードにはバックアップ
用の直流＋５Ｖを出力するＤＣ−ＤＣ（直流−直流）コ
ンバータ９が接続されている。ダイオード５のカソード
とアース間には、ダイオード７を並列接続した抵抗６を
介してバッテリ８（例えば、２４Ｖを出力できるもの）
が接続されている。ダイオード７は、バッテリ８に対し
て順方向となるように接続されている。更に、ＤＣ−Ｄ
Ｃコンバータ９には、ボード１０が接続されている。こ
のボード１０には、更に停電検出部２から出力される割
り込み信号（ＮＭＩ）及び直流電源部３の出力電圧が印
加されている。以上の直流電源部４、ダイオード５，
７、抵抗６、バッテリ８及びＤＣ−ＤＣコンバータ９か
らなる回路によりバックアップ電源が構成される。
Ｖ）に接続するためのライン１には、交流電流源（＝商
用電源）の停電の有無を検出する検出手段としての停電
検出部２、＋５Ｖの直流（ＤＣ）を出力する直流電源部
３、及びバックアップ用の直流電圧（＋３０Ｖ）を出力
する直流電源部４の各々が接続されている。なお、直流
電源部３は、その出力電圧が後記するボードを接続した
状態で１０〜２０ｍＳは＋５Ｖを保持するように設計さ
れている。直流電源部４の出力ラインには、ダイオード
５が順方向に接続され、そのカソードにはバックアップ
用の直流＋５Ｖを出力するＤＣ−ＤＣ（直流−直流）コ
ンバータ９が接続されている。ダイオード５のカソード
とアース間には、ダイオード７を並列接続した抵抗６を
介してバッテリ８（例えば、２４Ｖを出力できるもの）
が接続されている。ダイオード７は、バッテリ８に対し
て順方向となるように接続されている。更に、ＤＣ−Ｄ
Ｃコンバータ９には、ボード１０が接続されている。こ
のボード１０には、更に停電検出部２から出力される割
り込み信号（ＮＭＩ）及び直流電源部３の出力電圧が印
加されている。以上の直流電源部４、ダイオード５，
７、抵抗６、バッテリ８及びＤＣ−ＤＣコンバータ９か
らなる回路によりバックアップ電源が構成される。
【００１２】ボード１０は、ＣＰＵならびに周辺回路か
らなるＣＰＵブロック１１及びメモリ及びこのメモリを
制御するためのメモリ／制御回路１２が実装されてい
る。このコンピュータシステムは、ボード１０のほか、
ＣＰＵブロック１１によって制御される回路、あるいは
特定の制御を実行するための独立したＣＰＵを実装した
ボードを複数枚有しており、同一ラック内に実装されて
いる。そして、メモリ／制御回路１２においては、直流
電源部３とメモリ／制御回路１２の間にはダイオード１
３が挿入接続され、更にＤＣ−ＤＣコンバータ９とメモ
リ／制御回路１２の間にはダイオード１４が挿入されて
いる。
らなるＣＰＵブロック１１及びメモリ及びこのメモリを
制御するためのメモリ／制御回路１２が実装されてい
る。このコンピュータシステムは、ボード１０のほか、
ＣＰＵブロック１１によって制御される回路、あるいは
特定の制御を実行するための独立したＣＰＵを実装した
ボードを複数枚有しており、同一ラック内に実装されて
いる。そして、メモリ／制御回路１２においては、直流
電源部３とメモリ／制御回路１２の間にはダイオード１
３が挿入接続され、更にＤＣ−ＤＣコンバータ９とメモ
リ／制御回路１２の間にはダイオード１４が挿入されて
いる。
【００１３】次に、以上の構成による実施例の動作につ
いて、図２及び図３のタイミングチャートを参照して説
明する。
いて、図２及び図３のタイミングチャートを参照して説
明する。
【００１４】通常時には、直流電源部３から出力される
直流電源（＋５Ｖ）がＣＰＵブロック１１に供給され、
メモリ／制御回路１２に対してはダイオード１３を介し
て直流電源部３の出力及びダイオード１４を介してＤＣ
−ＤＣコンバータ９の出力が並列にされている。このと
き、直流電流３とＤＣ−ＤＣコンバータ９の出力間は、
２つのダイオードが逆向きに接続されているので、電圧
差かあっても一方から他方へ逆流する恐れはない。ま
た、バッテリ８には、ダイオード５及び抵抗６を介して
直流電源部４の出力電圧が印加されており、抵抗６を介
して微小な電流がバッテリ８に供給されている。したが
って、バッテリ８は交流電源が正常であれば、常時フロ
ーティング充電が行われている。そして、ダイオード５
の出力電圧がダイオード７の出力を阻止するように機能
しているので、バッテリ８から電流が流れ出ることはな
い。
直流電源（＋５Ｖ）がＣＰＵブロック１１に供給され、
メモリ／制御回路１２に対してはダイオード１３を介し
て直流電源部３の出力及びダイオード１４を介してＤＣ
−ＤＣコンバータ９の出力が並列にされている。このと
き、直流電流３とＤＣ−ＤＣコンバータ９の出力間は、
２つのダイオードが逆向きに接続されているので、電圧
差かあっても一方から他方へ逆流する恐れはない。ま
た、バッテリ８には、ダイオード５及び抵抗６を介して
直流電源部４の出力電圧が印加されており、抵抗６を介
して微小な電流がバッテリ８に供給されている。したが
って、バッテリ８は交流電源が正常であれば、常時フロ
ーティング充電が行われている。そして、ダイオード５
の出力電圧がダイオード７の出力を阻止するように機能
しているので、バッテリ８から電流が流れ出ることはな
い。
【００１５】この状態で、図２に示すように、ｔ４の時
点において交流電源が停電等により遮断されると、停電
検出部２は停電状態の発生を検出し、ＮＭＩ信号をｔ５
の時点でボード１０のＣＰＵブロック１１へ送出する。
ＮＭＩ信号を受けたＣＰＵは、通常アプリケーションプ
ログラムの実行を中止し、メモリチェックサム・ＣＲＣ
等の停止処理（或はハードディスクへのセーブ処理）を
実行し、引き続いてＨＡＬＴ処理を実行する。このＨＡ
ＬＴ処理の実行過程のｔ６の時点でメモリへの書き込み
禁止処理を行う。また、このｔ６時点までは、メモリ内
容の変更は自由に行うことができ、ｔ６時点以後はメモ
リの保持状態になる。ＨＡＬＴ処理が終了したｔ７の時
点では、ＣＰＵのリセットが行われる。この時点から数
ｍＳ後のｔ８時点（ｔ４〜ｔ８までの時間は１０〜２０
ｍＳ程度である）に至ると、直流電源部３，４内の電解
コンデンサの電荷が完全に放電し、各直流電源部の出力
は消失し、以後はバッテリ８を電源としてバックアップ
が行われる。すなわち、バッテリ８の出力はダイオード
７を介してＤＣ−ＤＣコンバータ９に供給され（このと
き、ダイオード５が設けられているので、バッテリ８の
出力が直流電源部４へ逆流することはない）、コンバー
タ出力はダイオード１４を介してメモリ／制御回路１２
のメモリ部に供給され、メモリのバックアップが行われ
る。
点において交流電源が停電等により遮断されると、停電
検出部２は停電状態の発生を検出し、ＮＭＩ信号をｔ５
の時点でボード１０のＣＰＵブロック１１へ送出する。
ＮＭＩ信号を受けたＣＰＵは、通常アプリケーションプ
ログラムの実行を中止し、メモリチェックサム・ＣＲＣ
等の停止処理（或はハードディスクへのセーブ処理）を
実行し、引き続いてＨＡＬＴ処理を実行する。このＨＡ
ＬＴ処理の実行過程のｔ６の時点でメモリへの書き込み
禁止処理を行う。また、このｔ６時点までは、メモリ内
容の変更は自由に行うことができ、ｔ６時点以後はメモ
リの保持状態になる。ＨＡＬＴ処理が終了したｔ７の時
点では、ＣＰＵのリセットが行われる。この時点から数
ｍＳ後のｔ８時点（ｔ４〜ｔ８までの時間は１０〜２０
ｍＳ程度である）に至ると、直流電源部３，４内の電解
コンデンサの電荷が完全に放電し、各直流電源部の出力
は消失し、以後はバッテリ８を電源としてバックアップ
が行われる。すなわち、バッテリ８の出力はダイオード
７を介してＤＣ−ＤＣコンバータ９に供給され（このと
き、ダイオード５が設けられているので、バッテリ８の
出力が直流電源部４へ逆流することはない）、コンバー
タ出力はダイオード１４を介してメモリ／制御回路１２
のメモリ部に供給され、メモリのバックアップが行われ
る。
【００１６】次に、復電後の動作について図３を参照し
て説明する。
て説明する。
【００１７】ｔ９の時点で交流電源の停電が回復したと
すると、この直後のｔ１０の時点で直流電源部３，４が
動作を再開し、これらによってＣＰＵブロック１１及び
メモリ／制御回路１２への電源供給が開始される。つい
で、ｔ１１の時点でメモリに対する書き込み禁止がＣＰ
Ｕによって解除され、メモリ内容は自由に変更できる状
態になる。更に、ｔ１２の時点に到達すると、ＣＰＵの
リセットが行われ、ついでＣＰＵはメモリチェックサム
・ＣＲＣの計算を実行し、停電直後にメモリに格納した
メモリチェックサム・ＣＲＣとの照合をし、一致したと
きにはブートすることなく、直ちにアプリケーションプ
ログラムの実行を再開する。また、停電時に限らず、シ
ステムをプログラム開発などのために停止しても、ブー
ト時間の短縮が可能であるため、開発効率を高めること
もできる。また、工場等におけるトラッキングデータの
オペレータによるキー入力を不要とする。
すると、この直後のｔ１０の時点で直流電源部３，４が
動作を再開し、これらによってＣＰＵブロック１１及び
メモリ／制御回路１２への電源供給が開始される。つい
で、ｔ１１の時点でメモリに対する書き込み禁止がＣＰ
Ｕによって解除され、メモリ内容は自由に変更できる状
態になる。更に、ｔ１２の時点に到達すると、ＣＰＵの
リセットが行われ、ついでＣＰＵはメモリチェックサム
・ＣＲＣの計算を実行し、停電直後にメモリに格納した
メモリチェックサム・ＣＲＣとの照合をし、一致したと
きにはブートすることなく、直ちにアプリケーションプ
ログラムの実行を再開する。また、停電時に限らず、シ
ステムをプログラム開発などのために停止しても、ブー
ト時間の短縮が可能であるため、開発効率を高めること
もできる。また、工場等におけるトラッキングデータの
オペレータによるキー入力を不要とする。
【００１８】
【発明の効果】以上説明した通り、この発明は、主電源
以外を電源としてメモリに対する一定時間の電源供給を
可能にするバックアップ電源と、前記主電源の遮断を検
出する検出手段と、この検出手段による主電源の遮断検
出に基づいてＣＰＵの処理を中止すると共に前記ＣＰＵ
の内部情報及びチェックサムの計算結果を前記メモリに
格納するバックアップ手段と、前記検出手段が復電を検
出したことをもって復電後に計算した前記メモリのチェ
ックサム・ＣＲＣと前記メモリに格納されているチェッ
クサムとが一致したときにプログラムの再開を許可する
復帰手段とを設けるようにしたので、システムのリスタ
ートまでの時間を短縮することができ、システムの暴走
などを防止することができる。しかも、システム全体を
バックアップする場合に比べ、ローコスト化を図りなが
ら長時間のバックアップが可能になる。
以外を電源としてメモリに対する一定時間の電源供給を
可能にするバックアップ電源と、前記主電源の遮断を検
出する検出手段と、この検出手段による主電源の遮断検
出に基づいてＣＰＵの処理を中止すると共に前記ＣＰＵ
の内部情報及びチェックサムの計算結果を前記メモリに
格納するバックアップ手段と、前記検出手段が復電を検
出したことをもって復電後に計算した前記メモリのチェ
ックサム・ＣＲＣと前記メモリに格納されているチェッ
クサムとが一致したときにプログラムの再開を許可する
復帰手段とを設けるようにしたので、システムのリスタ
ートまでの時間を短縮することができ、システムの暴走
などを防止することができる。しかも、システム全体を
バックアップする場合に比べ、ローコスト化を図りなが
ら長時間のバックアップが可能になる。
【図１】本発明によるシステムリスタート装置の一実施
例を示すブロック図である。
例を示すブロック図である。
【図２】停電時のコンピュータシステム動作状態を示す
タイミングチャートである。
タイミングチャートである。
【図３】復電時のコンピュータシステム動作状態を示す
タイミングチャートである。
タイミングチャートである。
【図４】従来の電源遮断時に伴う復元動作の一例を示す
タイミングチャートである。
タイミングチャートである。
１ ライン ２ 停電検出部 ３ 直流電源部 ４ 直流電源部 ５ ダイオード ６ 抵抗 ７ ダイオード ８ バッテリ ９ ＤＣ−ＤＣコンバータ １０ ボード １１ ＣＰＵブロック １２ メモリ／制御回路 １３ ダイオード １４ ダイオード
Claims (1)
- 【特許請求の範囲】 【請求項１】 主電源以外を電源としてメモリに対する
一定時間の電源供給を可能にするバックアップ電源と、
前記主電源の遮断を検出する検出手段と、この検出手段
による主電源の遮断検出に基づいてＣＰＵの処理を中止
すると共に前記ＣＰＵの内部情報及びメモリのチェック
サム・ＣＲＣ等の計算結果を前記メモリに格納するバッ
クアップ手段と、前記検出手段が復電を検出したことを
もって復電後に計算した前記メモリのチェックサム・Ｃ
ＲＣ等と前記メモリに格納されているチェックサム・Ｃ
ＲＣ等とが一致したときにプログラムの再開を許可する
復帰手段とを具備することを特徴とするシステムリスタ
ート装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3205672A JPH0527880A (ja) | 1991-07-23 | 1991-07-23 | システムリスタート装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3205672A JPH0527880A (ja) | 1991-07-23 | 1991-07-23 | システムリスタート装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0527880A true JPH0527880A (ja) | 1993-02-05 |
Family
ID=16510784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3205672A Withdrawn JPH0527880A (ja) | 1991-07-23 | 1991-07-23 | システムリスタート装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0527880A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001079245A (ja) * | 1999-09-10 | 2001-03-27 | Sankyo Kk | 遊技機 |
| JP2001079246A (ja) * | 1999-09-10 | 2001-03-27 | Sankyo Kk | 遊技機 |
| JP2002017978A (ja) * | 2000-07-07 | 2002-01-22 | Sophia Co Ltd | 遊技機 |
| JP2002052206A (ja) * | 2000-08-09 | 2002-02-19 | Sankyo Kk | 遊技機 |
| JP2002065964A (ja) * | 2000-08-24 | 2002-03-05 | Sankyo Kk | 遊技機 |
| JP2002292085A (ja) * | 2001-04-02 | 2002-10-08 | Heiwa Corp | 遊技機 |
| DE102005047777A1 (de) * | 2005-10-05 | 2007-06-28 | Leuze Lumiflex Gmbh + Co. Kg | Gerät und Verfahren zur Einstellung der Betriebsart eines Geräts |
| JP2008220703A (ja) * | 2007-03-14 | 2008-09-25 | Daito Giken:Kk | 遊技台 |
| JP2010201230A (ja) * | 2010-06-22 | 2010-09-16 | Sankyo Co Ltd | 遊技機 |
| JP2010201231A (ja) * | 2010-06-22 | 2010-09-16 | Sankyo Co Ltd | 遊技機 |
| JP2011078845A (ja) * | 2011-01-25 | 2011-04-21 | Sankyo Co Ltd | 遊技機 |
| JP2011255206A (ja) * | 2011-08-25 | 2011-12-22 | Sankyo Co Ltd | 遊技機 |
| JP2012524353A (ja) * | 2009-04-20 | 2012-10-11 | ピルツ ゲーエムベーハー アンド コー．カーゲー | 安全関連制御ユニットおよび自動化設備の制御方法 |
| JP2013500691A (ja) * | 2009-07-24 | 2013-01-07 | フェイスブック，インク． | サーバシステムにおけるマザーボードへのバックアップ電源の直接接続 |
| US20150230080A1 (en) * | 2014-02-11 | 2015-08-13 | Pantech Co., Ltd. | Media scanning method and media scanning terminal |
-
1991
- 1991-07-23 JP JP3205672A patent/JPH0527880A/ja not_active Withdrawn
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001079245A (ja) * | 1999-09-10 | 2001-03-27 | Sankyo Kk | 遊技機 |
| JP2001079246A (ja) * | 1999-09-10 | 2001-03-27 | Sankyo Kk | 遊技機 |
| JP2002017978A (ja) * | 2000-07-07 | 2002-01-22 | Sophia Co Ltd | 遊技機 |
| JP2002052206A (ja) * | 2000-08-09 | 2002-02-19 | Sankyo Kk | 遊技機 |
| JP2002065964A (ja) * | 2000-08-24 | 2002-03-05 | Sankyo Kk | 遊技機 |
| JP2002292085A (ja) * | 2001-04-02 | 2002-10-08 | Heiwa Corp | 遊技機 |
| DE102005047777A1 (de) * | 2005-10-05 | 2007-06-28 | Leuze Lumiflex Gmbh + Co. Kg | Gerät und Verfahren zur Einstellung der Betriebsart eines Geräts |
| JP2008220703A (ja) * | 2007-03-14 | 2008-09-25 | Daito Giken:Kk | 遊技台 |
| JP2012524353A (ja) * | 2009-04-20 | 2012-10-11 | ピルツ ゲーエムベーハー アンド コー．カーゲー | 安全関連制御ユニットおよび自動化設備の制御方法 |
| JP2014225276A (ja) * | 2009-04-20 | 2014-12-04 | ピルツ ゲーエムベーハー アンド コー．カーゲー | 安全関連制御ユニットおよび自動化設備の制御方法 |
| JP2013500691A (ja) * | 2009-07-24 | 2013-01-07 | フェイスブック，インク． | サーバシステムにおけるマザーボードへのバックアップ電源の直接接続 |
| JP2010201231A (ja) * | 2010-06-22 | 2010-09-16 | Sankyo Co Ltd | 遊技機 |
| JP2010201230A (ja) * | 2010-06-22 | 2010-09-16 | Sankyo Co Ltd | 遊技機 |
| JP2011078845A (ja) * | 2011-01-25 | 2011-04-21 | Sankyo Co Ltd | 遊技機 |
| JP2011255206A (ja) * | 2011-08-25 | 2011-12-22 | Sankyo Co Ltd | 遊技機 |
| US20150230080A1 (en) * | 2014-02-11 | 2015-08-13 | Pantech Co., Ltd. | Media scanning method and media scanning terminal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0527880A (ja) | システムリスタート装置 | |
| JP2011258032A (ja) | 情報処理装置 | |
| CN101739315A (zh) | 自动启动备份韧件的系统与方法 | |
| JP2000516745A (ja) | 機能停止しているマスタｃｐｕのスレーブｄｓｐによる再ブート | |
| US10921875B2 (en) | Computer system, operational method for a microcontroller, and computer program product | |
| JPH0670769B2 (ja) | 電源制御方式 | |
| JP3487127B2 (ja) | 情報処理装置、商品登録装置、および、プログラム記憶媒体 | |
| JPS63816B2 (ja) | ||
| JPS58195968A (ja) | 再実行制御方式 | |
| JPH1078833A (ja) | コンピュータシステムの電源制御装置及び同装置に適用する制御方法 | |
| JPH0120775B2 (ja) | ||
| JPH0316656B2 (ja) | ||
| JP2854154B2 (ja) | 処理装置 | |
| JPH0628267A (ja) | 情報処理装置 | |
| JPH06242978A (ja) | 障害回復処理方式 | |
| JPH04178855A (ja) | パーソナルコンピュータ | |
| JPS61101377A (ja) | エレベ−タの制御装置 | |
| JPH0687213B2 (ja) | データ処理装置 | |
| JP2003216281A (ja) | 制御装置 | |
| JP2785997B2 (ja) | 情報処理装置の電源投入，切断制御方法 | |
| JPS60138625A (ja) | Ｃｐｕリセツト回路 | |
| JP2001218389A (ja) | 電子装置 | |
| JPS62196716A (ja) | 情報処理装置の運転管理方法 | |
| JPH02100744A (ja) | 電子機器 | |
| JPH06282360A (ja) | 停電復帰自動立上回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |