JPH02100744A - 電子機器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、バッテリーによりバックアップされる揮発性
記憶手段を備えた電子機器に関する。

例えば、ＲＡＭなどの揮発性記憶手段を有する電子キャ
ッシュレジスタや一般のコンピュータ機器などに利用で
きる。

［従来の技術］ 従来、例えばＲＡＭなどの揮発性記憶手段を有する電子
キャッシュレジスタや一般のコンピュータ機器などでは
、その揮発性記憶手段に記憶されたデータが電源オフ時
に消去されないようにバッテリーでバックアップしてい
る。

［発明が解決しようとする課題１ ＲＡ　Ｍなどの揮発性記憶手段をバッテリーでバックア
ップさせる方式では、バックアップ期間に限界があり、
長期間のバックアップには不利である。つまり、長期間
バッテリーでバックアップさせていると、そのバックア
ップ中にバッテリーエラー、例えばバッテリーの電圧レ
ベルが基準レベルより低下したり、または、バッテリー
未接触などの問題が生じからである。

すると、揮発性記憶手段内に保存されているデータが破
壊されてしまう事態を招く。このような事態が生じると
、データの修復作業には、複雑な手順で行わなければな
らないので、多大な時間と労力か必要であった。

ここに、本発明の目的は、このような従来の課題を解決
すべくなされたもので、バッテリーエラーによって揮発
性記憶装置のデータが破壊された場合でも、データの修
復作業をきわめて簡単に行なえる電子機器を提供するこ
とにある。

［課題を解決するための手段］ そのため、本発明では、揮発性記憶手段と、この発揮性
記憶手段をバックアップするバックアップバッテリーと
、前記揮発性記憶手段に記憶された内容の少なくとも一
部をセーブする不揮発性記憶手段と、前記バックアップ
バッテリー、揮発性記憶手段および不揮発性記憶手段に
駆動電源を供給する電源手段と、前記バックアップバッ
テリーがエラーであるかを検出するバッテリーエラー検
出手段と、電源オン時に萌記バッテリーエラー検出手Ｆ
Ｑによってバッテリーエラーが検出された際前記不揮発
性記憶手段に記・臆された内容を前記揮発性記憶手段に
ロードする手段と、を具備したことを特徴とする。

［作　用］ 電源オン時に、バッテリーエラー検出手段によってバッ
テリーエラーが検出されると、不揮発性記憶手段内の内
容か揮発性記憶手段にロードされる。従って、電源オフ
時にバッテリーの電圧レベル低下などによって揮発性記
憶手段のデータか破壊されても、電源オン時に不揮発性
記憶手段のデータが揮発性記憶手段にロードされるから
、データの修復作業をきわめて簡単に行なうことができ
る。

［実施例］ 以下、本発明の一実施例を図面に基づいて説明する。

第１図に本実施例のブロック図を示す。同図において、
ＣＰＵＩＩには、パスライン１２を通じて、ＤＭＡ　（
ダイレクト・メモリ・アクセス）１３、揮発性記憶手段
としてのＲＡＭ　（ランダム・アクセス・メモリ）１４
、フロッピーディスクやハードディスクなど不揮発性記
憶手段としての外部記憶装置１５およびＲＯＭ　（リー
ド・オンリ・メモリ）１６がそれぞれ接続されている。

ここで、ＲＡＭ１４には、システムプログラムの一部か
記憶されている。従って、ＣＰＵＩＩは、ＲＯＭ１６に
記憶されたプログラムおよびＲＡＭ１４に記憶されたプ
ログラムに従って所定の処理を実行するとともに、第２
図および第３図に示す処理を実行する。なお、第２図お
よび第３図に示す処理については、次の項で詳細に説明
する。

また、ＲＡＭ１４は、バックアップバッテリーを含んで
構成されたバッテリーバックアップ回路１７によりバッ
クアップされている。バッテリーバックアップ回路１７
には、バッテリーの電圧レベルと基準電圧レベルとを比
較し、バッテリーの電圧レベルが基準電圧レベルより低
下したときバッテリーエラー検出信号を前記ＣＰＵＩＩ
へ出力するバッテリーエラー検出回路１８が設けられて
いる６ ２１は電源手段としての電源回路である。電源回路２１
は、ＡＣ入力をＤＣ５Ｖに変換して前記ＣＰＵＩＩ、Ｄ
ＭＡ１２、Ｆ克ＡＭ１３、外部記憶装置１５、ＲＯＭ１
６およびバッテリーバックアップ回路１７に供給すると
ともに、内部にパワーコントロール回路２２を有する。

パワーコントロール回路２２は、電源スィッチ２３のオ
ン・オフ状態に基づく電源オン・オフ信号を前記ＣＰＵ
１１へ出力するとともに、電源スィッチ２３のオン・オ
フに関係なく電源オン状態を維持し、がっ、ＣＰＵＩＩ
からの電源オフ信号に基づき電源をオフする。

次に、本実施例の作用を第２図および第３図を参照しな
がら説明する。

電源オフ時 電源オフ時には、ＣＰＵＩＩは、第２図に示すフローチ
ャートに従って処理を実行する。

まず、ステップ（以下、ＳＴと略す。）■において入力
電圧（電源回路２１の出力電圧）をチエツクした後、Ｓ
　’！’　２へ進み停電かを判断する。ここで、入力電
圧が基準電圧より低下していれば停電と判断し、Ｓ　’
Ｔ”　５ヘジヤンプし停電処理を行う。

例えば、それまでに実行したプログラム番号などをＲＡ
Ｍ１４に保存する。続いて、ＳＴ６へ進み電源スィッチ
２３かオフかを判断する。つまり、パワーコントロール
回路２２からの電源スイツチオン・オフ信号から電源ス
ィッチ２３がオフであるかを判断する。電源スィッチ２
３がオフでなければＳＴ１へ戻り、Ｓ’ｆ’ｌ、ＳＴ２
、ＳＴ５、ＳＴ６の処理を繰返す、従って、停電の場合
には、電源スィッチ２３がオフされるまで停電処理が繰
返される。

一方、Ｓ　Ｔ　２の判断において、停電でなければ、Ｓ
　Ｔ　３へ進み電源スィッチ２３をチエツクした後、Ｓ
Ｔ４へ進み電源スィッチ２３がオフかを判断する。電源
スィッチ２３がオフでなければ、通常動作を実行する。

従って、停電でなく、電源スィッチ２３がオンであれば
、通常の処理が実行される。

さて、Ｓ　Ｔ　４の判断において、電源スィッチ２３が
オフであれば、Ｓ　’ｒ’　５へ進み停電処理を行った
後、Ｓ’ｒ６へ進み電源スィッチ２３かオフであるかを
判断する。ここで、電源スィッチ２３がオフであれば、
Ｓ　Ｔ７へ進みＲＡＭ１４の内容、ここではシステムプ
ログラムのデータを外部記憶装置１５にセーブする。続
いて、ＳＴ８の判断において、データセーブの実行か終
了したことを条件として、ＳＴ９へ進み電源オフ信号を
パワーコントロール２２へ出力する。これにより、パワ
ーコントロール回路２２がオフされる。従って、電源ス
ィッチ２３がオフされると、ＲＡＭ１４内のデータが外
部記憶装置１５ヘセーブされた後、電源がオフされる。

電源オン時 電源オン時には、ＣＰＵＩＩは、第３図に示すフローチ
ャートに従って処理を実行する。

まず、５Ｔ１１においてバッテリーバックアップ回路１
７のバッテリー電圧レベルをチエツクした後、Ｓ’ｌ”
１２へ進みバッテリーエラーかを判断する。ここで、バ
ッテリー電圧レベルが基準電圧レベルより低下していれ
ばバッテリーエラーと判断し、５Ｔ１３へ進み外部記憶
装置１５に保存されているデータ、つまりシステムプロ
グラムをＲＡＭ１４内にロードする。一方、バッテリー
電圧レベルが基準電圧レベルより高ければ、そのまま通
常の動作を実行する。従って、電源オン時に、バッテリ
ー電圧レベルが基準電圧レベルより低下していれば、外
部記憶装置１５からデータがＲＡＭ１４内にロードされ
る。

従って、本実施例によれば、電源スィッチ２３がオフさ
れた際、ＲＡＭ１４内のシステムプログラムのデータを
外部記憶装置１５にセーブした後、電源をオフするよう
にしたので、そのシステムプログラムのデータを長期間
安定して保護することができる。

また、電源がオンされた際、バッテリー電圧レベルをチ
エツクし、バッテリー電圧レベルが基準電圧レベルより
低下していれば、外部記憶装置１５に保存されているデ
ータをＲＡＭ１４ヘロードするようにしたので、バッテ
リー電圧レベルの低下によってＲＡＭ１４内のデータが
破壊されたとしても、ＲＡＭ１４内のデータの修復をき
わめて簡１；ｔに行うことができる。

なお、上記実施例では、電源スィッチ２３がオフされた
時にＲＡＭ１４内に記憶されたシステムプログラムのデ
ータを外部記憶装置１５ヘセーブし、また、電源オン時
にバッテリーエラーが検出された際外部記憶装置１５か
らシステム１０グラムのデータをＲＡＭ１４ヘロードす
るようにしたが、セーブまたはロードするデータとして
はこれに限られるものではない。

例えば、電子キャッシュレジスタやＰＯ８端末に適用し
た場合には、ＲＡＭ内のＰＬＵテーブル（プライス・ル
ック・アップ・テーブル）の内容、つまり各商品ごとに
予め設定された品名、単価、部門データを外部記憶装置
１５ヘセーブし、またはこれらのデータを外部記憶装置
１５からＲＡＭ１４にロードするようにしてもよい。

また、上記実施例では、データのセーブおよびロードを
ＣＰ　Ｕ　ｉ　１か実行するようにしたが、ＤＭＡ１３
で行うようにしてもよい。

なお、本発）！ＩＴは、上記説明で例示した電子キャッ
シュレジスタやｐｏｓａ末に限られるものでなく、バッ
テリーでバックアップされる揮発性記憶手段を有する電
子ａ器一般に適用することができる。

「発明の効果」 以上の通り、本発明によれば、電源オン時にバッテリー
エラーが検出された際、不揮発性記憶手段の内容を揮発
性記憶手段にロードするようにしたので、電源オフ時に
バッテリーエラーによって揮発性記憶ｆ−段のデータが
破壊されたとしても、そのデータの修復作業をきわめて
簡単に行うことができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
電源オフ時のフローチャート、第３図は電源オン時のフ
ローチャートである。 １１・・・ＣＰＵ、 １４・・・ＲＡＭ　（揮発性記憶手段）、１５・・・外
部記憶装置（不揮発性記憶手段）１７・・・バッテリー
バックアップ回路、１８・・・バッテリーエラー検出回
路 （バッテリーエラー検出手段）、 ２１・・・電源回路（電源手段）。

Claims (1)

【特許請求の範囲】
1. （１）揮発性記憶手段と、 この発揮性記憶手段をバックアップするバックアップバ
   ッテリーと、 前記揮発性記憶手段に記憶された内容の少なくとも一部
   をセーブする不揮発性記憶手段と、前記バックアップバ
   ッテリー、揮発性記憶手段および不揮発性記憶手段に駆
   動電源を供給する電源手段と、 前記バックアップバッテリーがエラーであるかを検出す
   るバッテリーエラー検出手段と、電源オン時に前記バッ
   テリーエラー検出手段によつてバッテリーエラーが検出
   された際前記不揮発性記憶手段に記憶された内容を前記
   揮発性記憶手段にロードする手段と、 を具備したことを特徴とする電子機器。