JP2000516745A - 機能停止しているマスタｃｐｕのスレーブｄｓｐによる再ブート - Google Patents

Abstract

(57)【要約】 ディジタルホームエンタテイメントシステムが、特定のタスクを処理する一つ以上のスレーブプロセッサ、例えば、ＤＳＰ及び当該システムの制御用マスタプロセッサ、例えば、ＣＰＵを有している。前記スレーブプロセッサは、前記マスタプロセッサが機能停止している場合該マスタプロセッサを再ブートすることが出来る。このスレーブにより処理される再ブートは、当該システムの手動によるコールド再ブートを回避し、とりわけ、非同期的に協働する各部品を持つオープンアーキテクチャマルチメディアシステムにおいて有利である。

Description

【発明の詳細な説明】 機能停止しているマスタＣＰＵのスレーブＤＳＰによる再ブート 技術分野 本発明は、請求項１の前特徴項に規定されるような、タスクを処理するスレー ブプロセッサ及び当該システムの制御用マスタプロセッサを具える情報処理シス テム、とりわけ、コンシューマエレクトロニクスホームエンタテイメントシステ ムに関する。 背景技術 階層編成を持つ典型的なマルチプロセッサシステムは、各々が特定のタスクを 処理する１つ以上のスレーブプロセッサと、１つ以上のスレーブプロセッサを駆 動し当該システムを制御するマスタプロセッサとを有している。例えば、前記シ ステムは、マスタがＣＰＵでありスレーブがＤＳＰである、マルチメディア民生 機器即ちディジタルエンタテイメントシステムである。これらスレーブの一つは オーディオデータを処理し、他のスレーブにはビデオデータを処理するものがあ る。 マルチプロセッサシステムにおいて、マスタが稼働停止するような事象に該マ スタが遭遇すると仮定する。例えば、マスタは自信のスタックを見失っていたり 、自信のメモリが完全に満たされている。この結果、システム全体が機能を停止 し、典型的には手動で再ブートされなければならない。システムが改めて始動で きる（即ち、コールド再ブート）にはパワーオフされなければならない。故に、 システムの完全な状態が失われるかもしれない。幸いにも、現在又は近い将来商 業的に利用可能な上述の形式の典型的な民生機器は、前記システム上で活性化す る全てのプロセッサが該システムの開発中ＯＥＭにより厳密に試験されているた め、そのような災害に対して良く保護されている。 発明の開示 それ故、本発明の目的は、機能停止しているマスタ即ち“ハング”システムの かなり破壊的な結果を制限する非同期式マルチプロセッサシステムを提供するこ とにある。他の目的は、コールド再ブートパワーシーケンスを不必要にすること にあり、これは、民生市場に向けられた機器にとりわけ興味深い。何かマスタが 障害を起こしている場合、消費者自身が、当該システムをジャンプスタートさせ ることができる唯一の外部エージェントである。殆どの消費者は、電源プラグを 置く場所及びリモート操作方法以外にシステムアーキテクチャのニュアンスにつ いての知識を特に持たず、持つ必要もない。時々コールド再ブートを行わなけれ ばならないことは、とりわけ魅力的でないだけでなく重大な欠点である、という ことは明らかである。 民生機器は、益々より複雑化されてきている。モジュラー構成及びオープンア ーキテクチャは、そのような機器に対する範例を構築すると考えられている。し かしながら、マスタの障害が典型的には各部品が非同期的に協働する場合にその ようなアーキテクチャにおいてより頻繁に生じる可能性があることを本発明者は 認識している。これに対する理由は以下の通りである。オープンアーキテクチャ システムは、思うままに変形され拡張され得る。その時点で未知の未来機能又は カスタマイズされた機能が、アフタマーケットアドオン(an after-market add-o n)として既存のシステムに追加されるであろう。どんな環境下でも適切に機能す るということを最早保証することが出来ない。なぜなら、単純に、製造者は、開 発段階で厳密に試験するのは無論だが、全てのあり得る処理の多くを予め予測で きないであろうからである。 このため、本発明は、タスクを処理するスレーブプロセッサ及び当該システム の制御用マスタプロセッサを持つ情報処理システムを提供する。スレーブプロセ ッサは、マスタプロセッサが機能停止している場合該マスタプロセッサを再ブー トするように動作する。スレーブは、マスタのハートビート(heart beat)を監視 することにより該マスタが機能停止していることを検出する。スレーブにより実 施されるこの自動的な再ブートにより、一時的に非活性化状態にあるマスタが使 用者の介入なしに再稼働を始めることが出来る。好ましくは、周期的な状態保存 が実施され、最後に既知となった有効チェックポイントにおいて当該システムが ピックアップする事を可能にする。機能停止の殆ど全てが非同期システムにおけ る相互に干渉する事象の結果として生じるため、前記最後に既知となった有効チ ェックポイントにおいてマスタを再始動することが、殆どの場合問題を解決する 。本発明によるシステムは、スレーブのＤＳＰが使用者の干渉なしにマスタのＣ ＰＵを再ブートすることが出来るような民生機器においてとりわけ有用である。 図面の簡単な説明 本発明のこれらの及び他の特徴は、添付の図面を例として参照することにより 更に詳細に説明されるであろう。 第１図は、本発明によるシステムのブロック図である。 発明を実施するための最良の形態 第１図は、本発明によるマルチプロセッサシステム１００のブロック図である 。システム１００は、マスタプロセッサ１０２並びに１つ以上のスレーブプロセ ッサ１０４及び１０６を持っている。マスタ１０２は、システム１００全体を駆 動する。スレーブ１０４及び１０６は各々、マスタ１０２の制御の下関連する特 定のタスクを処理する。当該システムは、例えば、マスタ１０２がＣＰＵであり スレーブ１０４及び１０６がＤＳＰ（ディジタル信号プロセッサ）であるような 、オープンアーキテクチャを持つマルチメディアシステムである。スレーブ１０ ４及び１０６は、互いに通信しても良い。マスタ１０２は、プログラムメモリ１ ０８を持っている。スレーブ１０４は、プログラムメモリ１１０を持ち、スレー ブ１０６は、プログラムメモリ１１２を持っている。 マスタ１０２は、周期的に特定のコマンドが生じるようにスレーブ１０４にデ ータ流１１８を送る。この唯一の目的は、マスタ１０２が依然稼働している事実 をスレーブ１０４に通知することである。この特定のコマンドは、一般に“ハー トビート”として参照される。典型的には、ハートビートは、毎秒一度送られる 。スレーブ１０４は、フェールセーフタイマ１１４を持っている。ハートビート を受信した場合、スレーブ１０４は、タイマ１１４をリセットする。タイマ１１ ４は、二つの連続するハートビートの間の期間よりもかなり長い、例えば、２秒 後 に満了する。マスタ１０２が機能停止する場合、スレーブ１０４は最早ハートビ ートを受信せず、タイマ１１４は満了する。これで、マスタ１０２が不活性状態 になっていることが確認される。この場合、スレーブ１０４は、マスタ１０２を リセットする。 第１の実施例においては、このリセットが、実行する義務のあるプログラムの 非常に初期の時点にマスタ１０２を戻し、マスタ１０２は改めてゼロ地点(groun d zero)から始動する。 第２の実施例においては、マスタ１０２が、チェックポイントメモリ１１６、 典型的には磁気ディスクに結合される。障害前に、マスタ１０２は、チェックポ イントメモリ１１６をＮハートビート毎に当該システムの状態でもって更新して いる。例えば、１０ハートビート毎に、Ｉ／Ｏレジスタ、制御レジスタを含むマ スタ１０２のレジスタ（図示せず）の内容及びメモリ１０８の内容がメモり１１ ６内に記憶される。このように、メモリ１１６は、周期的に当該システムのスナ ップショット、即ち、システム１００の状態を曖昧ではなく規定する即ち該シス テムの状態を復元するために必要とされる全ての情報を記憶する。ここで、マス タ１０２が機能停止していることをスレーブ１０４が認識した場合、スレーブ１ ０４は、リセットをマスタ１０２に送る。マスタ１０２が再ブートを開始した場 合、マスタ１０２は該マスタが再ブートしたことを指示する応答をスレーブ１０ ４に送る。この応答により、スレーブ１０４は、メモリ１１６内に記録されてい る最後の有効状態をフェッチし、この有効状態でレジスタ及びメモリ１０８をリ ロードし、そこからプログラムコードを実行開始するようにマスタ１０２にコマ ンドを出すことが可能である。 スレーブ１０４は、例えば、システムのディスプレイ（図示せず）上での短い メッセージにより、発生した問題は解決され、システム動作はレジュームされた ことを使用者に通知することができる。

Claims (1)

1. 【特許請求の範囲】 １．タスクを処理するスレーブプロセッサ及び当該システムの制御用マスタプロ セッサを持つ情報処理システムにおいて、 前記スレーブプロセッサは、前記マスタプロセッサが機能停止している場合 該マスタプロセッサを再ブートするように動作することを特徴とする情報処理 システム。 ２．請求項１に記載の情報処理システムにおいて、 −前記マスタプロセッサは、周期的にハートビートを前記スレーブプロセッサ に送り、 −前記スレーブプロセッサは、二つの連続するハートビートの間の期間よりも かなり長い最大タイミング間隔を持つタイマを持ち、 −前記スレーブプロセッサは、前記ハートビートを受信した場合前記タイマを リセットし、 −前記スレーブプロセッサは、前記最大タイミング間隔が満了した場合前記マ スタの再ブートを開始することを特徴とする情報処理システム。 ３．請求項２に記載の情報処理システムにおいて、 −当該システムは、該システムの有効な現在状態を周期的に保存するチェック ポイントメモリを有し、 −前記マスタプロセッサが機能停止していることを検出した場合、前記スレー ブプロセッサは、前記チェックポイントメモリ内に保存されている当該シス テムの最終的な有効状態を再確立するために前記マスタプロセッサにコマン ドを出すことを特徴とする情報処理システム。