JPS60241116A - 携帯型端末装置 - Google Patents
携帯型端末装置Info
- Publication number
- JPS60241116A JPS60241116A JP59096502A JP9650284A JPS60241116A JP S60241116 A JPS60241116 A JP S60241116A JP 59096502 A JP59096502 A JP 59096502A JP 9650284 A JP9650284 A JP 9650284A JP S60241116 A JPS60241116 A JP S60241116A
- Authority
- JP
- Japan
- Prior art keywords
- time
- signal
- portable terminal
- terminal device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 7
- 230000001960 triggered effect Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 abstract description 18
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 125000004122 cyclic group Chemical group 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は携帯型端末装置に係シ、特に常時バッテリ電圧
が印加されているCMO8集積回路で構成された携帯型
端末装置に関する。
が印加されているCMO8集積回路で構成された携帯型
端末装置に関する。
一般的な携帯型端末装置は、第1図にその外観を示すよ
うに、外からみるとプリンタ2、液晶表示器3、キーボ
ード4、上位計算機とリンケージするためのインターフ
ェイスコネクタ5等から成っている。そしてその内部の
データ用RAM(電源を切るとその内容も消えてしまう
)のバックアップ用電源と制御回路の電源を同一のもの
にするためと、電源スイッチ切シ忘れによるバッテリの
浪費防止と、データ処理中に電源スィッチを切ったとき
の回路の誤動作を防止するために、手動操作による電源
スィッチを設けないものが多かった。
うに、外からみるとプリンタ2、液晶表示器3、キーボ
ード4、上位計算機とリンケージするためのインターフ
ェイスコネクタ5等から成っている。そしてその内部の
データ用RAM(電源を切るとその内容も消えてしまう
)のバックアップ用電源と制御回路の電源を同一のもの
にするためと、電源スイッチ切シ忘れによるバッテリの
浪費防止と、データ処理中に電源スィッチを切ったとき
の回路の誤動作を防止するために、手動操作による電源
スィッチを設けないものが多かった。
とのように電源スィッチを設けない場合の制御ブロック
の従来例を第2図に示す。同図において、端末全体の制
御はマイクロプロセッサ6によシ行われ、各回路への電
力はバッテリ7から供給される。割込制御回路8は各人
出カ回路から発せられる割込要求信号を選択し、マイク
ロプロセッサ6がこれを読み出すことによって割込が行
われる。
の従来例を第2図に示す。同図において、端末全体の制
御はマイクロプロセッサ6によシ行われ、各回路への電
力はバッテリ7から供給される。割込制御回路8は各人
出カ回路から発せられる割込要求信号を選択し、マイク
ロプロセッサ6がこれを読み出すことによって割込が行
われる。
割込要因は、第2図の場合、キーボード4をキーインし
たときに発せられるキーイン割込信号31、シリアルイ
ンターフェース回路12より発せられる伝送割込信号3
4、バッテリ7の電圧が4.5Vになったときにバッテ
リアラーム回路9から発せられるバッテリアラーム割込
信号36、プリンタ2からのデータ転送要求割込信号3
5の4つがある。ROMl0は端末の制御を行うための
プログラムを格納するものである。RAMIIは、シリ
アルインターフェース回路12あるいはキーボード4よ
シ入力されたデータを格納するところである。リアルタ
イムクロック14は、マイクロプロセッサ6とは独立し
て実時間をカウントするもので、必要に応じてマイクロ
プロセッサが実時間を読みとる。液晶表示器3は必要に
応じてデータあるい紘端末の内部状態を表示するもので
ある。キーボード制御回路15はキーボード4のあるキ
ーがキーインされたときに、割込制御回路8に対し割込
要求信号31を発し、キーボード4の状態をマイクロプ
ロセッサ′6が読みとれる形に変換するものである。キ
ーインタイムアウト検出回路16は、キーボード制御回
路15から発せられるキーイン割込信号31によって起
動して、クロック回路17の動作を開始させるものであ
る。クロック回路17は装置全体にクロック信号を供給
する。
たときに発せられるキーイン割込信号31、シリアルイ
ンターフェース回路12より発せられる伝送割込信号3
4、バッテリ7の電圧が4.5Vになったときにバッテ
リアラーム回路9から発せられるバッテリアラーム割込
信号36、プリンタ2からのデータ転送要求割込信号3
5の4つがある。ROMl0は端末の制御を行うための
プログラムを格納するものである。RAMIIは、シリ
アルインターフェース回路12あるいはキーボード4よ
シ入力されたデータを格納するところである。リアルタ
イムクロック14は、マイクロプロセッサ6とは独立し
て実時間をカウントするもので、必要に応じてマイクロ
プロセッサが実時間を読みとる。液晶表示器3は必要に
応じてデータあるい紘端末の内部状態を表示するもので
ある。キーボード制御回路15はキーボード4のあるキ
ーがキーインされたときに、割込制御回路8に対し割込
要求信号31を発し、キーボード4の状態をマイクロプ
ロセッサ′6が読みとれる形に変換するものである。キ
ーインタイムアウト検出回路16は、キーボード制御回
路15から発せられるキーイン割込信号31によって起
動して、クロック回路17の動作を開始させるものであ
る。クロック回路17は装置全体にクロック信号を供給
する。
リセット回路18は、キーインタイムアウト検出回路1
6からの信号を遅延させ、マイクロプロセッサ6を所定
のプログラムアドレスから起動させる。キーインタイム
アウト検出回路16は、動作を開始してからキーインタ
イムアウト信号を出力する前にキーイン信号が再び入力
された場合は、その時刻からカウントを開始するので、
タイムアウトの設定時間よシ短かい時間間隔でキーイン
信号31が入力されれば、マイクロプロセッサ6は動作
しつづける。以上の装置内の集積回路はシリアルインタ
ーフェース回路12の一部を除いてすべて0MO8構造
のもので構成されている。
6からの信号を遅延させ、マイクロプロセッサ6を所定
のプログラムアドレスから起動させる。キーインタイム
アウト検出回路16は、動作を開始してからキーインタ
イムアウト信号を出力する前にキーイン信号が再び入力
された場合は、その時刻からカウントを開始するので、
タイムアウトの設定時間よシ短かい時間間隔でキーイン
信号31が入力されれば、マイクロプロセッサ6は動作
しつづける。以上の装置内の集積回路はシリアルインタ
ーフェース回路12の一部を除いてすべて0MO8構造
のもので構成されている。
上記構成から成る従来の携帯型端末装置の動作を第3図
を用いて簡単に説明する。クロック回路17の動作が停
止している状態では、装置内のすべての電気信号はハイ
レベルかロウレベルに固定されているため、0MO8構
造の各回路にはわずかなリーク電流しか流れず、電源ス
ィッチをオフにした状態とtlは同じになシ、且つデー
タRAM11の内容は保持されている。この状態で時刻
t1またはt3にキーインするとクロック回路17の動
作が開始し、マイクロプロセッサ6が動作し始め、少し
遅れた時刻t2またはt4にリセット回路18によシ所
定のアドレスからプログラムが起動される。このとき、
キーボードコントロール回路15からキーイン割込信号
31が発生しているため、マイクロプロセッサ6はキー
ボードコントロール回路15を読みどのキーがキーイン
されたかを知シ、所定の処理を実行する。クロック回路
17が動作している間に第3図の時刻1sに於るように
再びキーインされると、キーインタイムアウト検出回路
16はその時点から起動され、クロック回路17は動作
を続ける。キーインをしない状態でキーインタイムアウ
ト検出回路16の設定時間Tを過ぎる(第3図”6 +
’? )と、クロック回路17の動作は停止しスタン
バイ状態となる。
を用いて簡単に説明する。クロック回路17の動作が停
止している状態では、装置内のすべての電気信号はハイ
レベルかロウレベルに固定されているため、0MO8構
造の各回路にはわずかなリーク電流しか流れず、電源ス
ィッチをオフにした状態とtlは同じになシ、且つデー
タRAM11の内容は保持されている。この状態で時刻
t1またはt3にキーインするとクロック回路17の動
作が開始し、マイクロプロセッサ6が動作し始め、少し
遅れた時刻t2またはt4にリセット回路18によシ所
定のアドレスからプログラムが起動される。このとき、
キーボードコントロール回路15からキーイン割込信号
31が発生しているため、マイクロプロセッサ6はキー
ボードコントロール回路15を読みどのキーがキーイン
されたかを知シ、所定の処理を実行する。クロック回路
17が動作している間に第3図の時刻1sに於るように
再びキーインされると、キーインタイムアウト検出回路
16はその時点から起動され、クロック回路17は動作
を続ける。キーインをしない状態でキーインタイムアウ
ト検出回路16の設定時間Tを過ぎる(第3図”6 +
’? )と、クロック回路17の動作は停止しスタン
バイ状態となる。
キーインタイムアウト検出回路16とり四ツク回路17
の具体例を第4図に示す。キーインタイムアウト検出は
ワンショット回路2oによって行われる。キーイン割込
信号31によってワンショット回路20はトリガされ、
クロック回路17のナントゲート23が開かれ動作を開
始する。抵抗21、及びコンデンサ22によって設定さ
れた時間Tになるとナントゲート23が閉じられクロッ
クは停止する。
の具体例を第4図に示す。キーインタイムアウト検出は
ワンショット回路2oによって行われる。キーイン割込
信号31によってワンショット回路20はトリガされ、
クロック回路17のナントゲート23が開かれ動作を開
始する。抵抗21、及びコンデンサ22によって設定さ
れた時間Tになるとナントゲート23が閉じられクロッ
クは停止する。
ところで、以上のような従来の携帯型端末装置によれば
、1回のキーインに対する一連の処理時間がキーインタ
イムアウト検出回路16の設定時間Tによりハード的に
固定されてしまい問題があった。通常キーインタイムア
ウト時間Tは1公租度に設定されるが、プリンタ印字゛
時間やシリアルデータ伝送時間は1分を超えることがし
ばしばある。この動作時間に応じてタイムアウト検出時
間Tを長くしたので鉱、他の処理時間の短かい場合(通
常処理時間は数ミリ秒程度である)処理が終ってからも
しばらく動作をつづけるためバッテリが無駄に消費され
る。又、例えば、スタンバイ状態のときにバッテリの電
圧が低下してバッテリアラーム回路9からバッテリアラ
ーム割込が発せられても、従来方式によれば装置の起動
がキーインのみでしかできなかったためにマイクロプロ
セッサ6は停止しているため、いつバッテリアラームが
発生したか判らず、データRAMの内容が保持されてい
るかどうか装置を動作させてみる迄判らないという問題
があった。
、1回のキーインに対する一連の処理時間がキーインタ
イムアウト検出回路16の設定時間Tによりハード的に
固定されてしまい問題があった。通常キーインタイムア
ウト時間Tは1公租度に設定されるが、プリンタ印字゛
時間やシリアルデータ伝送時間は1分を超えることがし
ばしばある。この動作時間に応じてタイムアウト検出時
間Tを長くしたので鉱、他の処理時間の短かい場合(通
常処理時間は数ミリ秒程度である)処理が終ってからも
しばらく動作をつづけるためバッテリが無駄に消費され
る。又、例えば、スタンバイ状態のときにバッテリの電
圧が低下してバッテリアラーム回路9からバッテリアラ
ーム割込が発せられても、従来方式によれば装置の起動
がキーインのみでしかできなかったためにマイクロプロ
セッサ6は停止しているため、いつバッテリアラームが
発生したか判らず、データRAMの内容が保持されてい
るかどうか装置を動作させてみる迄判らないという問題
があった。
本発明の目的は、上記した従来技術の欠点をなくシ、無
駄な動作によってバッテリ電力を浪費せずかつ必要な動
作時間の間はタイムアウトせずに作動し、またスタンバ
イ状態であってもバッテリアラームによシ起動可能なよ
うにした携帯型端末装置を提供するにある。
駄な動作によってバッテリ電力を浪費せずかつ必要な動
作時間の間はタイムアウトせずに作動し、またスタンバ
イ状態であってもバッテリアラームによシ起動可能なよ
うにした携帯型端末装置を提供するにある。
本発明は、キーインタイムアウト検出時間を、マイクロ
プロセッサの実行するプログラム及び入出力機器の応答
信号によシ可変設定できるようにしたことを特徴として
おシ、またバッテリの電圧がいつ低下したかを確実に知
るために、バッテリアラーム信号によシスタンバイ状態
から動作状態に復帰してその時の時刻を記録する様にし
たことを特徴とするものである。
プロセッサの実行するプログラム及び入出力機器の応答
信号によシ可変設定できるようにしたことを特徴として
おシ、またバッテリの電圧がいつ低下したかを確実に知
るために、バッテリアラーム信号によシスタンバイ状態
から動作状態に復帰してその時の時刻を記録する様にし
たことを特徴とするものである。
第5図及び第6図は本発明の装置の一実施例を示すもの
で、第2図の従来例と異るのは、アドレスデコーダ13
が設けられ、その出力であるソフトトリガ信号39と割
込要求信号37が従来とは異るキーインタイムアウト検
出回路16Aへ入力されていることと、インターフェイ
スコネクタ5Aから伝送起動要求割込信号38が出力さ
れていることである(他の割込要因は第2図と同じ)。
で、第2図の従来例と異るのは、アドレスデコーダ13
が設けられ、その出力であるソフトトリガ信号39と割
込要求信号37が従来とは異るキーインタイムアウト検
出回路16Aへ入力されていることと、インターフェイ
スコネクタ5Aから伝送起動要求割込信号38が出力さ
れていることである(他の割込要因は第2図と同じ)。
他の回路は第2図と同じであって同じ符号が付されてお
シ、動作も同様である。
シ、動作も同様である。
第6図にキーインタイムアウト検出回路16Aとクロッ
ク回路17の詳細を示す。この回路16Aは、第4図の
キーインタイムアウト検出回路16にオアゲート19を
付加したものである。この回路16Aのキーインタイム
アウト時間Tは従来と同じく抵抗器21、コンデンサ2
2によシ設定される。しかしプログラムで設定時間を長
くするソフトトリガ信号39及びマイクロプロセッサ6
に対する割込要求信号37がオアゲート19へ入力され
、その出力とキーイン信号31が更にオアされておシ、
その出力の立下シエツジによって再トリガ可能なワンシ
ョット回路20は起動される。
ク回路17の詳細を示す。この回路16Aは、第4図の
キーインタイムアウト検出回路16にオアゲート19を
付加したものである。この回路16Aのキーインタイム
アウト時間Tは従来と同じく抵抗器21、コンデンサ2
2によシ設定される。しかしプログラムで設定時間を長
くするソフトトリガ信号39及びマイクロプロセッサ6
に対する割込要求信号37がオアゲート19へ入力され
、その出力とキーイン信号31が更にオアされておシ、
その出力の立下シエツジによって再トリガ可能なワンシ
ョット回路20は起動される。
従って、ワンショット回路20は、ソフトトリガ信号3
9、割込要求信号37、キーイン割込信号31のいずれ
によっても起動されてその出力28はハイレベルとなシ
クロツク回路17が動作を開始もしくは継続させること
ができる構成となっている。また、インター7エイスコ
ネクタ5Aからの割込信号38は、端子人を例えばp−
レベルに固定し、コネクタが接続されたらこのローレベ
ルの電圧が信号38として出力される。
9、割込要求信号37、キーイン割込信号31のいずれ
によっても起動されてその出力28はハイレベルとなシ
クロツク回路17が動作を開始もしくは継続させること
ができる構成となっている。また、インター7エイスコ
ネクタ5Aからの割込信号38は、端子人を例えばp−
レベルに固定し、コネクタが接続されたらこのローレベ
ルの電圧が信号38として出力される。
以上の実施例の動作を第7図のタイムチャートを用いて
説明する。時刻’1 + ’2に示すようにキーボード
4をキーインすると、キーボード制御回路15かもキー
イン割込信号31が発せられると同時にキーインタイム
アウト検出回路16Aが起動されクロック回路17が動
作を開始してスタンバイ状態が解除される。処理時間が
タイムアウト設定時間Tよシ短かいときはそのままの状
態にしておけばキーインタイムアウト信号によシクロツ
ク回路17紘停止しふたたびスタンバイ状態とカる。処
理時間がタイムアウト設定時間よシ長ければ、処理中に
おる特定のアドレスを設定時間Tよシ短い周期で周期的
にアクセスするようにプログラムしておき、とのアクセ
スによってアドレスデコード回路13が起動され、ここ
からソフトトリガ信号39が発せられてワンショット回
路20が再トリガされ(この状況は第7図では示してい
ない)、タイムアウト設定時間が等価的に長くなる。
説明する。時刻’1 + ’2に示すようにキーボード
4をキーインすると、キーボード制御回路15かもキー
イン割込信号31が発せられると同時にキーインタイム
アウト検出回路16Aが起動されクロック回路17が動
作を開始してスタンバイ状態が解除される。処理時間が
タイムアウト設定時間Tよシ短かいときはそのままの状
態にしておけばキーインタイムアウト信号によシクロツ
ク回路17紘停止しふたたびスタンバイ状態とカる。処
理時間がタイムアウト設定時間よシ長ければ、処理中に
おる特定のアドレスを設定時間Tよシ短い周期で周期的
にアクセスするようにプログラムしておき、とのアクセ
スによってアドレスデコード回路13が起動され、ここ
からソフトトリガ信号39が発せられてワンショット回
路20が再トリガされ(この状況は第7図では示してい
ない)、タイムアウト設定時間が等価的に長くなる。
そして処理が終了すれば周期的再トリガも中止するので
、スタンバイ状態となる。次にプリンタが動作している
時には、プリンタ割込信号35が時刻t7〜tloに示
したように周期的(その周期もTよシ小、以下同様)に
プリンタ側から出力されるようにしておき、この信号3
5によってソフトトリガと同様ワンショット回路20を
再トリガする。従ってプリンタが動作しているPl端末
はスタンバイ状態になることはなく、動作が終ればスタ
ンバイになる。シリアルインターフェース回路12が動
作しているときも同様であって、時刻t8〜t6の時点
に伝送割込信号34が周期的に発せられるため、シリア
ルインターフェース回路12が動作している限シ端末が
スタンバイ状態になることはない。端末がスタンバイ状
態のときにバッテリアラームが発生した場合(’=’c
s)には、バッテリアラーム回路9からバッテリアラー
ム割込信号36が発せられ、割込制御回路8からマイク
ロプロセッサ6に対して割込要求信号37が発せられる
。この割込要求信号によってワンショット回路20が起
動されスタンバイ状態が解除される。従ってマイクロプ
ロセッサ6は割込要求があるのを検知し、割込制御回路
3を読んでバッテリアラーム割込が有るのを知る。この
ときプリンタにバッチリア2−ムの発生と日付・時刻を
印字するプログラムを用意してこれを起動するようにし
ておけば、バッテリアラームが発生したときに、端末が
だれもいない所に放置されていたとしても、バッテリア
ラーム発生後の経過時間が判るためデータRAM11の
データの保持状態が判る。
、スタンバイ状態となる。次にプリンタが動作している
時には、プリンタ割込信号35が時刻t7〜tloに示
したように周期的(その周期もTよシ小、以下同様)に
プリンタ側から出力されるようにしておき、この信号3
5によってソフトトリガと同様ワンショット回路20を
再トリガする。従ってプリンタが動作しているPl端末
はスタンバイ状態になることはなく、動作が終ればスタ
ンバイになる。シリアルインターフェース回路12が動
作しているときも同様であって、時刻t8〜t6の時点
に伝送割込信号34が周期的に発せられるため、シリア
ルインターフェース回路12が動作している限シ端末が
スタンバイ状態になることはない。端末がスタンバイ状
態のときにバッテリアラームが発生した場合(’=’c
s)には、バッテリアラーム回路9からバッテリアラー
ム割込信号36が発せられ、割込制御回路8からマイク
ロプロセッサ6に対して割込要求信号37が発せられる
。この割込要求信号によってワンショット回路20が起
動されスタンバイ状態が解除される。従ってマイクロプ
ロセッサ6は割込要求があるのを検知し、割込制御回路
3を読んでバッテリアラーム割込が有るのを知る。この
ときプリンタにバッチリア2−ムの発生と日付・時刻を
印字するプログラムを用意してこれを起動するようにし
ておけば、バッテリアラームが発生したときに、端末が
だれもいない所に放置されていたとしても、バッテリア
ラーム発生後の経過時間が判るためデータRAM11の
データの保持状態が判る。
なおこの処理に必要な日付・時刻等はリアルタイムク四
ツク14をアクセスすることによシ知ることができる。
ツク14をアクセスすることによシ知ることができる。
また、バッテリ7の電圧が低下したためこれを充電する
ような時には、回路はむろんスタンバイ状態とされるが
この充電によって規定電圧以上になったことをバッテリ
アラーム回路9によシ検出した時も当骸回路9よシ割込
信号36を出して装置をスタンバイ状態から解除し、動
作させるようにすることもでき為。インターフェースコ
ネクタ5Aにケーブルを接続した場合には、その接続に
よって割込信号38が出力されるから、これによって端
末のスタンバイ状態が解除される。
ような時には、回路はむろんスタンバイ状態とされるが
この充電によって規定電圧以上になったことをバッテリ
アラーム回路9によシ検出した時も当骸回路9よシ割込
信号36を出して装置をスタンバイ状態から解除し、動
作させるようにすることもでき為。インターフェースコ
ネクタ5Aにケーブルを接続した場合には、その接続に
よって割込信号38が出力されるから、これによって端
末のスタンバイ状態が解除される。
そこでマイクロプロセッサはこの割込みに対してはシリ
アル伝送のためのプログラムを起動することができ、こ
のためのキー操作を必要としない。
アル伝送のためのプログラムを起動することができ、こ
のためのキー操作を必要としない。
本発明によれば、キーインタイムアウトの設定時間を、
プログラム処理時間、入出力装置の応答時間に応じて必
要なだけ等価的に延長することができるので、動作時間
に制限がなくなると同時に不必要なバッテリの浪費もな
くすことができる。
プログラム処理時間、入出力装置の応答時間に応じて必
要なだけ等価的に延長することができるので、動作時間
に制限がなくなると同時に不必要なバッテリの浪費もな
くすことができる。
又、スタンバイ状態からの解除手段が、キーボードだけ
でなくバッテリの状態及び外部端子接続によってもでき
るので、端末の動作を自動的にスタートさせられるとい
う効果がある。
でなくバッテリの状態及び外部端子接続によってもでき
るので、端末の動作を自動的にスタートさせられるとい
う効果がある。
【図面の簡単な説明】
第1図は一般的な携帯型端末装置の外観図、第2図は従
来の携帯型端末装置の制御ブロック図、第3図は第2図
の装置の動作タイムチャー:・、第4図は従来のキーイ
ンタイムアウト検出回路とりロック回路を示す図、第5
図は本発明の一実施例を示す制御ブロック図、第6図は
本発明のキーインタイムアウト検出回路とクロック回路
の一実施例を示す図、第7図は第5図、第6図の実施例
の動作タイムチャートである。 1・・・携帯型端末装置、2・・・プリンタ、4・・・
キーボード、5A・・・インターフェースコネクタ、6
・・・マイク四プロセッサ、7・・・バッテリ、8・・
・割込制御回路、9・・・バッテリアラーム回路、12
・・・シリアルインターフェース回路、13…アドレス
デコ一ド回路、14・・・リアルタイムクロック、15
・・・キーボード制御回路、16A・・・キーインタイ
ムアウト検出回路、17・・・クロック回路、18・・
・リセット回路、19・・・オアゲート、20・・・ワ
ンショット回路、21・・・抵抗器、22・・・コンデ
ンサ、23・・・第 1 図 竿 2 図 ′!43EJ
来の携帯型端末装置の制御ブロック図、第3図は第2図
の装置の動作タイムチャー:・、第4図は従来のキーイ
ンタイムアウト検出回路とりロック回路を示す図、第5
図は本発明の一実施例を示す制御ブロック図、第6図は
本発明のキーインタイムアウト検出回路とクロック回路
の一実施例を示す図、第7図は第5図、第6図の実施例
の動作タイムチャートである。 1・・・携帯型端末装置、2・・・プリンタ、4・・・
キーボード、5A・・・インターフェースコネクタ、6
・・・マイク四プロセッサ、7・・・バッテリ、8・・
・割込制御回路、9・・・バッテリアラーム回路、12
・・・シリアルインターフェース回路、13…アドレス
デコ一ド回路、14・・・リアルタイムクロック、15
・・・キーボード制御回路、16A・・・キーインタイ
ムアウト検出回路、17・・・クロック回路、18・・
・リセット回路、19・・・オアゲート、20・・・ワ
ンショット回路、21・・・抵抗器、22・・・コンデ
ンサ、23・・・第 1 図 竿 2 図 ′!43EJ
Claims (1)
- 【特許請求の範囲】 1、マイクロプロセッサを含む内部回路の状態がすべて
固定されたスタンバイ状態にある時にキーボードより何
らかの符号がキーインされることによって制御部がトリ
ガされると動作状態となシ、その後予め定められた設定
時間以内に再び上記制御部がトリガされなかった時には
スタンバイ状態へ戻るように構成された携帯型端末装置
に於て、プログラムの指定によって上記制御部をトリガ
するためのソフトトリガ信号発生手段を備えたことを特
徴とする携帯型端末装置。 2、シリアルデータ伝送装置、プリンタ等のキーボード
以外の入出力機器が作動中には当該作動中の入出力機器
から上記設定時間よシ短い周期で前記制御部をトリガす
るトリガ信号を発生する機能を各入出力機器に有せしめ
たことを特徴とする特許請求の範囲第1項記載の携帯型
端末装置。 3、外部との接続用のコネクタを、当該コネクタに接続
コードが接続された時にその1つの端子から前記制御部
をトリガする信号を出力する構造としたことを特徴とす
る特許請求の範囲第1項記載の携帯型端末装置。 4、前記スタンバイ状態の時に電源電圧がある特定レベ
ル以下になるとこれを検出して前記制御部をトリガする
信号を出力するバッテリアラ−みトリガ手段と、該手段
のトリガによってプロセッサが作動し当該トリガの発生
時刻と電圧低下を示すコメントをプリンタに出力する機
能を有せしめたことを特徴とする特許請求の範囲第1項
記載の携帯型端末装置。 5、電源として充電可能なバッテリが使用されておシ、
装置がスタンバイ状態にされてバッテリが充電されてい
る時に、バッテリ電圧が規定値に達して充電が完了した
ことを検出しかつその時前記制御部をトリガする機能を
上記バッチ′リアラームトリガ手段に有せしめたことを
特徴とする特許請求の範囲第4項記載の携帯型端末装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59096502A JPS60241116A (ja) | 1984-05-16 | 1984-05-16 | 携帯型端末装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59096502A JPS60241116A (ja) | 1984-05-16 | 1984-05-16 | 携帯型端末装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60241116A true JPS60241116A (ja) | 1985-11-30 |
JPH037963B2 JPH037963B2 (ja) | 1991-02-04 |
Family
ID=14166878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59096502A Granted JPS60241116A (ja) | 1984-05-16 | 1984-05-16 | 携帯型端末装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60241116A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6535985B1 (en) | 1990-03-23 | 2003-03-18 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US6782483B2 (en) | 1990-03-23 | 2004-08-24 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
JP2013054551A (ja) * | 2011-09-05 | 2013-03-21 | Ricoh Co Ltd | 画像形成装置、給電方法、およびプログラム |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5625703A (en) * | 1979-08-09 | 1981-03-12 | Nippon Telegr & Teleph Corp <Ntt> | Preparation of optical feber end lens |
-
1984
- 1984-05-16 JP JP59096502A patent/JPS60241116A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5625703A (en) * | 1979-08-09 | 1981-03-12 | Nippon Telegr & Teleph Corp <Ntt> | Preparation of optical feber end lens |
Cited By (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6535985B1 (en) | 1990-03-23 | 2003-03-18 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US6782483B2 (en) | 1990-03-23 | 2004-08-24 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US6792552B2 (en) | 1990-03-23 | 2004-09-14 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US6795929B2 (en) | 1990-03-23 | 2004-09-21 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US6804791B2 (en) | 1990-03-23 | 2004-10-12 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US6839855B2 (en) | 1990-03-23 | 2005-01-04 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US6882389B2 (en) | 1990-03-23 | 2005-04-19 | Matsushita Electric Industrial Co., Ltd. | Transflective LCD device with different transmission parts each having a particular transmittance |
US6909483B2 (en) | 1990-03-23 | 2005-06-21 | Matsushita Electric Industrial Co., Ltd. | Transflective LCD device with different transmission parts each having a particular transmittance |
US6941481B2 (en) | 1990-03-23 | 2005-09-06 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US6952248B2 (en) | 1990-03-23 | 2005-10-04 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US6952787B2 (en) | 1990-03-23 | 2005-10-04 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US6971037B2 (en) | 1990-03-23 | 2005-11-29 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US6990595B2 (en) | 1990-03-23 | 2006-01-24 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US7006181B2 (en) | 1990-03-23 | 2006-02-28 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US7024572B2 (en) | 1990-03-23 | 2006-04-04 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US7062667B2 (en) | 1990-03-23 | 2006-06-13 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US7073084B2 (en) | 1990-03-23 | 2006-07-04 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US7079108B2 (en) | 1990-03-23 | 2006-07-18 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US7080272B2 (en) | 1990-03-23 | 2006-07-18 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US7120809B2 (en) | 1990-03-23 | 2006-10-10 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US7213162B2 (en) | 1990-03-23 | 2007-05-01 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US7432921B2 (en) | 1990-03-23 | 2008-10-07 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
US7464281B2 (en) | 1990-03-23 | 2008-12-09 | Panasonic Corporation | Data processing apparatus |
US7548235B2 (en) | 1990-03-23 | 2009-06-16 | Panasonic Corporation | Data processing apparatus |
US7821489B2 (en) | 1990-03-23 | 2010-10-26 | Panasonic Corporation | Data processing apparatus |
JP2013054551A (ja) * | 2011-09-05 | 2013-03-21 | Ricoh Co Ltd | 画像形成装置、給電方法、およびプログラム |
Also Published As
Publication number | Publication date |
---|---|
JPH037963B2 (ja) | 1991-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920002754B1 (ko) | 전력 소비 절약용슬립 기능을 갖는 마이크로컴퓨터 시스템 | |
US4851987A (en) | System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur | |
US6125449A (en) | Controlling power states of a computer | |
JP3442810B2 (ja) | チップの消費電力を自動的に減少する方法および装置 | |
JP2838375B2 (ja) | Scsiディスクドライブパワーダウン装置 | |
JPS59200327A (ja) | 周辺装置の制御方式 | |
CA2172774A1 (en) | Active power management for a computer system | |
JPH10228340A (ja) | 電子装置 | |
US4694393A (en) | Peripheral unit for a microprocessor system | |
JPS61288725A (ja) | 電子機器の電源制御方式 | |
CN101281416A (zh) | 确保系统关机完成的方法 | |
JPS60241116A (ja) | 携帯型端末装置 | |
JPH0612376A (ja) | 携帯型電子装置 | |
JPH0459645B2 (ja) | ||
JP2535532Y2 (ja) | マイコンダイアラ | |
JPS63816B2 (ja) | ||
JPH096489A (ja) | 情報処理装置 | |
TW200521854A (en) | Method for waking up computer system and rapidly initializing application program | |
US12008181B2 (en) | Electronic device and control method thereof | |
JPH044276Y2 (ja) | ||
JPH10161624A (ja) | 表示制御装置 | |
JPH05259825A (ja) | クロック発生回路 | |
JPH075959A (ja) | 周辺装置をパワーアップまたはパワーダウンする方法及び装置 | |
JPS59178552A (ja) | 自己診断制御方式 | |
JP2003271266A (ja) | 電子機器、電子機器の省電力化方法 |