JPH10161624A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH10161624A JPH10161624A JP8322706A JP32270696A JPH10161624A JP H10161624 A JPH10161624 A JP H10161624A JP 8322706 A JP8322706 A JP 8322706A JP 32270696 A JP32270696 A JP 32270696A JP H10161624 A JPH10161624 A JP H10161624A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- unit
- memory
- processing unit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 表示制御装置の消費電力を低減させる。
【解決手段】 ＣＰＵアクセス処理部１０６は、ＣＰＵ
１０１からのメモリリードライト要求に従ってメモリ１
０２に対してリードライトを行う。ＩＤＬＥ検出部１０
７は、ＣＰＵアクセス処理部１０６の動作状態とＣＰＵ
１０１からのメモリリードライト要求信号とを入力し、
ＣＰＵ１０１から要求のあったメモリリードライトがＣ
ＰＵアクセス処理部１０６において実行中でないこと
（待機状態であること）、および、ＣＰＵ１０１から新
たなメモリリードライト要求がないことを、クロックを
停止させる条件として検出する。ＣＣＬＫ制御部１０９
は、ＩＤＬＥ検出部１０７がクロックを停止させる条件
を検出したときに、ＣＰＵアクセス処理部１０６へ供給
するクロックを停止させることにより、ＣＰＵアクセス
処理部１０６の消費電力を低減する。
１０１からのメモリリードライト要求に従ってメモリ１
０２に対してリードライトを行う。ＩＤＬＥ検出部１０
７は、ＣＰＵアクセス処理部１０６の動作状態とＣＰＵ
１０１からのメモリリードライト要求信号とを入力し、
ＣＰＵ１０１から要求のあったメモリリードライトがＣ
ＰＵアクセス処理部１０６において実行中でないこと
（待機状態であること）、および、ＣＰＵ１０１から新
たなメモリリードライト要求がないことを、クロックを
停止させる条件として検出する。ＣＣＬＫ制御部１０９
は、ＩＤＬＥ検出部１０７がクロックを停止させる条件
を検出したときに、ＣＰＵアクセス処理部１０６へ供給
するクロックを停止させることにより、ＣＰＵアクセス
処理部１０６の消費電力を低減する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばノートパソ
コン等の低消費電力を実現する必要のある表示制御装置
に関するものである。
コン等の低消費電力を実現する必要のある表示制御装置
に関するものである。
【０００２】
【従来の技術】近年、ノートブックパソコンなどの携帯
用途の表示制御装置も高性能なものが使用されるように
なり、消費電力が増大する傾向にある。一方、携帯用途
であるため、電池にて駆動するタイプが主流であり、電
池寿命の長時間化が必要とされており、それに伴い表示
制御装置の消費電力の低減が要望されている。
用途の表示制御装置も高性能なものが使用されるように
なり、消費電力が増大する傾向にある。一方、携帯用途
であるため、電池にて駆動するタイプが主流であり、電
池寿命の長時間化が必要とされており、それに伴い表示
制御装置の消費電力の低減が要望されている。
【０００３】以下に、従来の表示制御装置について説明
する。図１０に従来の表示制御装置のブロック図を示
す。図１において、１はＣＰＵであり、表示制御装置に
対してメモリのリードライト要求、もしくはコマンドの
要求を出力する。２はメモリであり、表示データを格納
しておく。３はクロック発生部である。４はＣＰＵ１か
らのメモリ２への要求を処理するためのクロック（以
下、ＣＣＬＫ）である。５は表示を行うためのクロック
（以下、ＤＣＬＫ）である。６はＣＰＵアクセス処理部
であり、ＣＣＬＫ４により動作しＣＰＵ１からの要求に
従ってメモリ２にリードライトを行う。７はＣＰＵコマ
ンド処理部で、ＣＰＵ１からのコマンドを受け付け、ク
ロック停止信号８を出力する。９はクロック制御部であ
り、クロック停止信号８によりＤＣＬＫ５を停止させ
る。１０は表示処理部であり、クロック制御部（以下、
ＤＣＬＫ制御部）９の出力をクロックとして動作し、メ
モリ２よりリードしたデータを処理して表示装置１１に
表示を行う。
する。図１０に従来の表示制御装置のブロック図を示
す。図１において、１はＣＰＵであり、表示制御装置に
対してメモリのリードライト要求、もしくはコマンドの
要求を出力する。２はメモリであり、表示データを格納
しておく。３はクロック発生部である。４はＣＰＵ１か
らのメモリ２への要求を処理するためのクロック（以
下、ＣＣＬＫ）である。５は表示を行うためのクロック
（以下、ＤＣＬＫ）である。６はＣＰＵアクセス処理部
であり、ＣＣＬＫ４により動作しＣＰＵ１からの要求に
従ってメモリ２にリードライトを行う。７はＣＰＵコマ
ンド処理部で、ＣＰＵ１からのコマンドを受け付け、ク
ロック停止信号８を出力する。９はクロック制御部であ
り、クロック停止信号８によりＤＣＬＫ５を停止させ
る。１０は表示処理部であり、クロック制御部（以下、
ＤＣＬＫ制御部）９の出力をクロックとして動作し、メ
モリ２よりリードしたデータを処理して表示装置１１に
表示を行う。
【０００４】以上のように構成された表示制御装置につ
いて、図１０を参照しながら以下その動作について説明
する。クロック発生部３は、ＣＰＵアクセス処理部６の
動作クロックであるＣＣＬＫ４と表示処理部１０の動作
クロックであるＤＣＬＫ５を発生する。ＣＰＵ１は、Ｃ
ＰＵコマンド処理部７に対し、表示を行うためにＤＣＬ
Ｋ５を動作させるように指示する。その結果、ＤＣＬＫ
制御部９は、クロック発生部３で発生したＤＣＬＫ５を
そのまま表示処理部１０に送る。このため、表示処理部
１０では、メモリ２よりデータをリードし、表示装置１
１に対してデータを出力する。一方、ＣＰＵ１からのメ
モリリードライト要求はＣＰＵアクセス処理部６にて処
理され、メモリ２に対してリードライト動作が行われ
る。
いて、図１０を参照しながら以下その動作について説明
する。クロック発生部３は、ＣＰＵアクセス処理部６の
動作クロックであるＣＣＬＫ４と表示処理部１０の動作
クロックであるＤＣＬＫ５を発生する。ＣＰＵ１は、Ｃ
ＰＵコマンド処理部７に対し、表示を行うためにＤＣＬ
Ｋ５を動作させるように指示する。その結果、ＤＣＬＫ
制御部９は、クロック発生部３で発生したＤＣＬＫ５を
そのまま表示処理部１０に送る。このため、表示処理部
１０では、メモリ２よりデータをリードし、表示装置１
１に対してデータを出力する。一方、ＣＰＵ１からのメ
モリリードライト要求はＣＰＵアクセス処理部６にて処
理され、メモリ２に対してリードライト動作が行われ
る。
【０００５】表示装置１１の表示を止めて表示制御装置
を低消費電力モードにするときには、ソフトウェア的に
ＣＰＵ１がＣＰＵコマンド処理部７にＤＣＬＫ５を停止
させる指示を出力し、ＤＣＬＫ制御部９にてクロックと
してローレベル信号を表示処理部１０に出力し、表示処
理部１０の動作を停止させ、表示処理部１０および表示
装置１１による電力の浪費を抑える。
を低消費電力モードにするときには、ソフトウェア的に
ＣＰＵ１がＣＰＵコマンド処理部７にＤＣＬＫ５を停止
させる指示を出力し、ＤＣＬＫ制御部９にてクロックと
してローレベル信号を表示処理部１０に出力し、表示処
理部１０の動作を停止させ、表示処理部１０および表示
装置１１による電力の浪費を抑える。
【０００６】上記のＤＣＬＫ５を停止させる指示は、Ｃ
ＰＵ１が実行するソフトウェア上でタイマを構成し、表
示装置１１上の画面の更新が止まってからの経過時間を
測定し、ある一定時間が経過したときに出力させること
により実現できる。また、キー入力等の画面の更新を開
始させる入力が加えられたのを検出して、ＤＣＬＫ５の
停止を解除させる指示を出すようにしている。
ＰＵ１が実行するソフトウェア上でタイマを構成し、表
示装置１１上の画面の更新が止まってからの経過時間を
測定し、ある一定時間が経過したときに出力させること
により実現できる。また、キー入力等の画面の更新を開
始させる入力が加えられたのを検出して、ＤＣＬＫ５の
停止を解除させる指示を出すようにしている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
従来の構成では、ＣＣＬＫ４を停止させる機能がないた
めに、ＣＰＵアクセス処理部６に対してＣＰＵ１からの
要求がない場合でも、ＣＰＵアクセス処理部６の動作は
停止せず、無駄な電力を消費するという問題点を有して
いた。
従来の構成では、ＣＣＬＫ４を停止させる機能がないた
めに、ＣＰＵアクセス処理部６に対してＣＰＵ１からの
要求がない場合でも、ＣＰＵアクセス処理部６の動作は
停止せず、無駄な電力を消費するという問題点を有して
いた。
【０００８】また、アクセラレータ部を備えている表示
制御装置も存在するが、この表示制御装置においては、
アクセラレータ部に対してＣＰＵからの動作指令がない
場合でも、アクセラレータ部の動作が停止せず、無駄な
電力を消費するという問題点を有していた。本発明の目
的は、ＣＰＵアクセス処理部での消費電力を低減させ、
表示制御装置全体の消費電力を低減させることである。
制御装置も存在するが、この表示制御装置においては、
アクセラレータ部に対してＣＰＵからの動作指令がない
場合でも、アクセラレータ部の動作が停止せず、無駄な
電力を消費するという問題点を有していた。本発明の目
的は、ＣＰＵアクセス処理部での消費電力を低減させ、
表示制御装置全体の消費電力を低減させることである。
【０００９】本発明の他の目的は、アクセラレータ部で
の消費電力を低減させ、表示制御装置全体の消費電力を
低減させることである。
の消費電力を低減させ、表示制御装置全体の消費電力を
低減させることである。
【００１０】
【課題を解決するための手段】この目的を達成するため
に、本発明の請求項１記載の表示制御装置は、表示デー
タを格納するメモリと、ＣＰＵからのメモリ読み出しも
しくは書き込み要求により、メモリからのデータ読み出
しもしくはメモリへのデータ書き込みを行うＣＰＵアク
セス処理部と、メモリのデータ読み出しを行い、表示装
置に表示を行うためのデータ変換を行う表示処理部と、
ＣＰＵからメモリ読み出しもしくは書き込み要求がな
く、かつＣＰＵアクセス処理部においてメモリからの読
み出しおよびメモリへの書き込みのいずれの処理もして
いない状態であることを検出する非動作状態検出部と、
非動作状態検出部が非動作状態であることを検出した場
合にＣＰＵアクセス処理部へのクロック供給を停止させ
るクロック制御部とを備えている。
に、本発明の請求項１記載の表示制御装置は、表示デー
タを格納するメモリと、ＣＰＵからのメモリ読み出しも
しくは書き込み要求により、メモリからのデータ読み出
しもしくはメモリへのデータ書き込みを行うＣＰＵアク
セス処理部と、メモリのデータ読み出しを行い、表示装
置に表示を行うためのデータ変換を行う表示処理部と、
ＣＰＵからメモリ読み出しもしくは書き込み要求がな
く、かつＣＰＵアクセス処理部においてメモリからの読
み出しおよびメモリへの書き込みのいずれの処理もして
いない状態であることを検出する非動作状態検出部と、
非動作状態検出部が非動作状態であることを検出した場
合にＣＰＵアクセス処理部へのクロック供給を停止させ
るクロック制御部とを備えている。
【００１１】この構成によると、ＣＰＵアクセス処理部
において処理を行っておらず、かつＣＰＵよりメモリ読
み出しおよび書き込みのいずれの要求もない状態である
ことを検出したときに、ＣＰＵアクセス処理部へのクロ
ック供給を停止させることによって、ＣＰＵアクセス処
理部の無駄な動作を停止させることができ、したがって
表示制御装置全体の消費電力を低減させることができ
る。
において処理を行っておらず、かつＣＰＵよりメモリ読
み出しおよび書き込みのいずれの要求もない状態である
ことを検出したときに、ＣＰＵアクセス処理部へのクロ
ック供給を停止させることによって、ＣＰＵアクセス処
理部の無駄な動作を停止させることができ、したがって
表示制御装置全体の消費電力を低減させることができ
る。
【００１２】また、本発明の請求項２記載の表示制御装
置は、表示データを格納するメモリと、ＣＰＵからのメ
モリ読み出しもしくは書き込み要求により、メモリから
のデータ読み出しもしくはメモリへの書き込みを行うＣ
ＰＵアクセス処理部と、メモリのデータ読み出しを行
い、表示装置に表示を行うためのデータ変換を行う表示
処理部と、ＣＰＵからメモリ読み出しまたは書き込み要
求がなく、かつＣＰＵアクセス処理部でメモリからの読
み出しおよびメモリへの書き込みのいずれの処理も実行
中でないことを検出する非動作状態検出部と、非動作状
態検出部にて非動作状態が連続している間クロックパル
スの計数を行う非動作状態カウンタ部と、非動作状態カ
ウンタ部にて所定値までの計数が完了した時にＣＰＵア
クセス処理部へのクロック供給を停止するクロック制御
部とを備えている。
置は、表示データを格納するメモリと、ＣＰＵからのメ
モリ読み出しもしくは書き込み要求により、メモリから
のデータ読み出しもしくはメモリへの書き込みを行うＣ
ＰＵアクセス処理部と、メモリのデータ読み出しを行
い、表示装置に表示を行うためのデータ変換を行う表示
処理部と、ＣＰＵからメモリ読み出しまたは書き込み要
求がなく、かつＣＰＵアクセス処理部でメモリからの読
み出しおよびメモリへの書き込みのいずれの処理も実行
中でないことを検出する非動作状態検出部と、非動作状
態検出部にて非動作状態が連続している間クロックパル
スの計数を行う非動作状態カウンタ部と、非動作状態カ
ウンタ部にて所定値までの計数が完了した時にＣＰＵア
クセス処理部へのクロック供給を停止するクロック制御
部とを備えている。
【００１３】この構成によると、ＣＰＵアクセス処理部
において処理を行っておらず、かつＣＰＵよりメモリ読
み出しおよび書き込みのいずれの要求もない状態を一定
時間連続して検出したときに、ＣＰＵアクセス処理部へ
のクロック供給を停止させることによって、ＣＰＵアク
セス処理部の無駄な動作を停止させることができ、した
がって表示制御装置全体の消費電力を低減させることが
できる。しかも、一定時間連続して検出した時にＣＰＵ
アクセス処理部へのクロック供給を停止させるので、ク
ロック供給の断続が頻繁に繰り返されることはなく、断
続動作を安定させることができる。
において処理を行っておらず、かつＣＰＵよりメモリ読
み出しおよび書き込みのいずれの要求もない状態を一定
時間連続して検出したときに、ＣＰＵアクセス処理部へ
のクロック供給を停止させることによって、ＣＰＵアク
セス処理部の無駄な動作を停止させることができ、した
がって表示制御装置全体の消費電力を低減させることが
できる。しかも、一定時間連続して検出した時にＣＰＵ
アクセス処理部へのクロック供給を停止させるので、ク
ロック供給の断続が頻繁に繰り返されることはなく、断
続動作を安定させることができる。
【００１４】また、本発明の請求項３記載の表示制御装
置は、表示データを格納するメモリと、ＣＰＵからのメ
モリ読み出しもしくは書き込み要求により、メモリから
のデータ読み出しもしくはメモリへの書き込みを行うＣ
ＰＵアクセス処理部と、ＣＰＵからメモリへのデータ処
理内容を登録し、ＣＰＵの指示によりメモリのデータの
読み出し、データ変更および書き込みを登録内容に従っ
て行うアクセラレータ部と、メモリのデータ読み出しを
行い、表示装置に表示を行うためのデータ変換を行う表
示処理部と、ＣＰＵアクセス処理部とアクセラレータ部
がともにメモリからの読み出しおよびメモリへの書き込
みのいずれの処理も実行中でなく、かつＣＰＵからメモ
リ読み出しおよびメモリへの書き込みおよびアクセラレ
ータ部への動作指示のいずれも発生していない状態であ
ることを検出する非動作状態検出部と、非動作状態検出
部が非動作状態であることを検出した場合にＣＰＵアク
セス処理部とアクセラレータ部へのクロック供給を停止
させるクロック制御部とを備えている。
置は、表示データを格納するメモリと、ＣＰＵからのメ
モリ読み出しもしくは書き込み要求により、メモリから
のデータ読み出しもしくはメモリへの書き込みを行うＣ
ＰＵアクセス処理部と、ＣＰＵからメモリへのデータ処
理内容を登録し、ＣＰＵの指示によりメモリのデータの
読み出し、データ変更および書き込みを登録内容に従っ
て行うアクセラレータ部と、メモリのデータ読み出しを
行い、表示装置に表示を行うためのデータ変換を行う表
示処理部と、ＣＰＵアクセス処理部とアクセラレータ部
がともにメモリからの読み出しおよびメモリへの書き込
みのいずれの処理も実行中でなく、かつＣＰＵからメモ
リ読み出しおよびメモリへの書き込みおよびアクセラレ
ータ部への動作指示のいずれも発生していない状態であ
ることを検出する非動作状態検出部と、非動作状態検出
部が非動作状態であることを検出した場合にＣＰＵアク
セス処理部とアクセラレータ部へのクロック供給を停止
させるクロック制御部とを備えている。
【００１５】この構成によると、ＣＰＵアクセス処理部
とアクセラレータ部がともに処理を実行中ではなく、か
つＣＰＵよりメモリ読み出しおよび書き込みのいずれの
要求もない状態であることを検出したときに、ＣＰＵア
クセス処理部とアクセラレータ部へのクロック供給を停
止させることによって、ＣＰＵアクセス処理部およびア
クセラレータ部の無駄な動作を停止させることができ、
したがって表示制御装置全体の消費電力を低減させるこ
とができる。
とアクセラレータ部がともに処理を実行中ではなく、か
つＣＰＵよりメモリ読み出しおよび書き込みのいずれの
要求もない状態であることを検出したときに、ＣＰＵア
クセス処理部とアクセラレータ部へのクロック供給を停
止させることによって、ＣＰＵアクセス処理部およびア
クセラレータ部の無駄な動作を停止させることができ、
したがって表示制御装置全体の消費電力を低減させるこ
とができる。
【００１６】また、本発明の請求項４記載の表示制御装
置は、表示データを格納するメモリと、ＣＰＵからのメ
モリ読み出しもしくは書き込み要求により、メモリから
のデータ読み出しもしくはメモリへの書き込みを行うＣ
ＰＵアクセス処理部と、ＣＰＵからメモリへのデータ処
理内容を登録し、ＣＰＵの指示によりメモリのデータの
読み出し、データ変更および書き込みを登録内容に従っ
て行うアクセラレータ部と、メモリのデータ読み出しを
行い、表示装置に表示を行うためのデータ変換を行う表
示処理部と、ＣＰＵアクセス処理部においてメモリから
の読み出しおよびメモリへの書き込みのいずれの処理も
実行中でなく、かつＣＰＵよりメモリ読み出しおよび書
き込みの要求がない状態であることを検出する第１の非
動作状態検出部と、アクセラレータ部においてメモリか
らの読み出しおよびメモリへの書き込みのいずれの処理
も実行中でなく、かつＣＰＵより動作指示がない状態で
あることを検出する第２の非動作状態検出部と、第１の
非動作状態検出部が非動作状態であることを検出した場
合にＣＰＵアクセス処理部へのクロック供給を停止させ
る第１のクロック制御部と、第２の非動作状態検出部が
非動作状態であることを検出した場合にアクセラレータ
部へのクロック供給を停止させる第２のクロック制御部
とを備えている。
置は、表示データを格納するメモリと、ＣＰＵからのメ
モリ読み出しもしくは書き込み要求により、メモリから
のデータ読み出しもしくはメモリへの書き込みを行うＣ
ＰＵアクセス処理部と、ＣＰＵからメモリへのデータ処
理内容を登録し、ＣＰＵの指示によりメモリのデータの
読み出し、データ変更および書き込みを登録内容に従っ
て行うアクセラレータ部と、メモリのデータ読み出しを
行い、表示装置に表示を行うためのデータ変換を行う表
示処理部と、ＣＰＵアクセス処理部においてメモリから
の読み出しおよびメモリへの書き込みのいずれの処理も
実行中でなく、かつＣＰＵよりメモリ読み出しおよび書
き込みの要求がない状態であることを検出する第１の非
動作状態検出部と、アクセラレータ部においてメモリか
らの読み出しおよびメモリへの書き込みのいずれの処理
も実行中でなく、かつＣＰＵより動作指示がない状態で
あることを検出する第２の非動作状態検出部と、第１の
非動作状態検出部が非動作状態であることを検出した場
合にＣＰＵアクセス処理部へのクロック供給を停止させ
る第１のクロック制御部と、第２の非動作状態検出部が
非動作状態であることを検出した場合にアクセラレータ
部へのクロック供給を停止させる第２のクロック制御部
とを備えている。
【００１７】この構成によると、ＣＰＵアクセス処理部
にて処理を実行中ではなく、ＣＰＵからメモリ読み出し
または書き込み要求がない状態を検出したときに、ＣＰ
Ｕアクセス処理部へのクロック供給を停止させ、またア
クセラレータ部にて処理を実行中ではなく、ＣＰＵから
アクセラレータ部への動作指示がないことを検出したと
きに、アクセラレータ部へのクロック供給を停止させる
ことによって、ＣＰＵアクセス処理部およびアクセラレ
ータ部の無駄な動作を停止させることができ、しかも、
ＣＰＵアクセス処理部およびアクセラレータ部へのクロ
ック供給の停止を独立に行えるようにしているので、表
示制御装置全体の消費電力を請求項３の表示制御装置に
比べていっそう低減させることができる。
にて処理を実行中ではなく、ＣＰＵからメモリ読み出し
または書き込み要求がない状態を検出したときに、ＣＰ
Ｕアクセス処理部へのクロック供給を停止させ、またア
クセラレータ部にて処理を実行中ではなく、ＣＰＵから
アクセラレータ部への動作指示がないことを検出したと
きに、アクセラレータ部へのクロック供給を停止させる
ことによって、ＣＰＵアクセス処理部およびアクセラレ
ータ部の無駄な動作を停止させることができ、しかも、
ＣＰＵアクセス処理部およびアクセラレータ部へのクロ
ック供給の停止を独立に行えるようにしているので、表
示制御装置全体の消費電力を請求項３の表示制御装置に
比べていっそう低減させることができる。
【００１８】また、本発明の請求項５記載の表示制御装
置は、表示データを格納するメモリと、ＣＰＵからのメ
モリ読み出しもしくは書き込み要求により、メモリから
のデータ読み出しもしくはメモリへの書き込みを行うＣ
ＰＵアクセス処理部と、ＣＰＵからメモリへのデータ処
理内容を登録し、ＣＰＵの指示によりメモリのデータの
読み出し、データ変更および書き込みを登録内容に従っ
て行うアクセラレータ部と、メモリのデータ読み出しを
行い、表示装置に表示を行うためのデータ変換を行う表
示処理部と、ＣＰＵアクセス部とアクセラレータ部がと
もにメモリからの読み出しおよびメモリへの書き込みの
いずれの処理も実行中でなく、かつＣＰＵからメモリ読
み出しまたは書き込み要求およびアクセラレータ部への
動作指示がないことを検出する非動作状態検出部と、非
動作状態検出部にて非動作状態が連続している間クロッ
クパルスの計数を行う非動作状態カウンタ部と、非動作
状態カウンタ部にて所定値までの計数が完了した時にＣ
ＰＵアクセス処理部とアクセラレータ部へのクロック供
給を停止するクロック制御部とを備えている。
置は、表示データを格納するメモリと、ＣＰＵからのメ
モリ読み出しもしくは書き込み要求により、メモリから
のデータ読み出しもしくはメモリへの書き込みを行うＣ
ＰＵアクセス処理部と、ＣＰＵからメモリへのデータ処
理内容を登録し、ＣＰＵの指示によりメモリのデータの
読み出し、データ変更および書き込みを登録内容に従っ
て行うアクセラレータ部と、メモリのデータ読み出しを
行い、表示装置に表示を行うためのデータ変換を行う表
示処理部と、ＣＰＵアクセス部とアクセラレータ部がと
もにメモリからの読み出しおよびメモリへの書き込みの
いずれの処理も実行中でなく、かつＣＰＵからメモリ読
み出しまたは書き込み要求およびアクセラレータ部への
動作指示がないことを検出する非動作状態検出部と、非
動作状態検出部にて非動作状態が連続している間クロッ
クパルスの計数を行う非動作状態カウンタ部と、非動作
状態カウンタ部にて所定値までの計数が完了した時にＣ
ＰＵアクセス処理部とアクセラレータ部へのクロック供
給を停止するクロック制御部とを備えている。
【００１９】この構成によると、ＣＰＵアクセス処理部
とアクセラレータ部がともに処理を実行中でなく、ＣＰ
Ｕからメモリ読み出しまたは書き込み要求およびアクセ
ラレータ部への動作指示がない状態を一定時間の間連続
して検出した場合にＣＰＵアクセス処理部とアクセラレ
ータ部へのクロック供給を停止させることにより、ＣＰ
Ｕアクセス処理部およびアクセラレータ部の無駄な動作
を停止させることができ、したがって表示制御装置全体
の消費電力を低減させることができる。しかも、一定時
間連続して検出した時にＣＰＵアクセス処理部へのクロ
ック供給を停止させるので、クロック供給の断続が頻繁
に繰り返されることはなく、断続動作を安定させること
ができる。
とアクセラレータ部がともに処理を実行中でなく、ＣＰ
Ｕからメモリ読み出しまたは書き込み要求およびアクセ
ラレータ部への動作指示がない状態を一定時間の間連続
して検出した場合にＣＰＵアクセス処理部とアクセラレ
ータ部へのクロック供給を停止させることにより、ＣＰ
Ｕアクセス処理部およびアクセラレータ部の無駄な動作
を停止させることができ、したがって表示制御装置全体
の消費電力を低減させることができる。しかも、一定時
間連続して検出した時にＣＰＵアクセス処理部へのクロ
ック供給を停止させるので、クロック供給の断続が頻繁
に繰り返されることはなく、断続動作を安定させること
ができる。
【００２０】また、本発明の請求項６記載の表示制御装
置は、表示データを格納するメモリと、ＣＰＵからのメ
モリ読み出しもしくはメモリへのデータ要求により、メ
モリからのデータ読み出しもしくはメモリへの書き込み
を行うＣＰＵアクセス処理部と、ＣＰＵからメモリへの
データ処理内容を登録し、ＣＰＵの指示によりメモリの
データの読み出し、データ変更および書き込みを登録内
容に従って行うアクセラレータ部と、メモリのデータ読
み出しを行い、表示装置に表示を行うためのデータ変換
を行う表示処理部と、ＣＰＵアクセス処理部にてメモリ
からの読み出しおよびメモリへの書き込みのいずれの処
理も実行中でなく、かつＣＰＵからメモリ読み出しまた
は書き込み要求がないことを検出する第１の非動作状態
検出部と、アクセラレータ部がメモリからの読み出しお
よびメモリへの書き込みのいずれの処理も実行中でな
く、かつＣＰＵからアクセラレータ部への動作指示がな
いことを検出する第２の非動作状態検出部と、第１の非
動作状態検出部にて非動作状態が連続している間クロッ
クパルスの計数を行う第１の非動作状態カウンタ部と、
第２の非動作状態検出部にて非動作状態が連続している
間クロックパルスの計数を行う第２の非動作状態カウン
タ部と、第１の非動作状態カウンタ部にて所定値までの
計数が完了した時にＣＰＵアクセス処理部へのクロック
供給を停止する第１のクロック制御部と、第２の非動作
状態カウンタ部にて所定値までの計数が完了した時にア
クセラレータ部へのクロック供給を停止する第２のクロ
ック制御部とを備えている。
置は、表示データを格納するメモリと、ＣＰＵからのメ
モリ読み出しもしくはメモリへのデータ要求により、メ
モリからのデータ読み出しもしくはメモリへの書き込み
を行うＣＰＵアクセス処理部と、ＣＰＵからメモリへの
データ処理内容を登録し、ＣＰＵの指示によりメモリの
データの読み出し、データ変更および書き込みを登録内
容に従って行うアクセラレータ部と、メモリのデータ読
み出しを行い、表示装置に表示を行うためのデータ変換
を行う表示処理部と、ＣＰＵアクセス処理部にてメモリ
からの読み出しおよびメモリへの書き込みのいずれの処
理も実行中でなく、かつＣＰＵからメモリ読み出しまた
は書き込み要求がないことを検出する第１の非動作状態
検出部と、アクセラレータ部がメモリからの読み出しお
よびメモリへの書き込みのいずれの処理も実行中でな
く、かつＣＰＵからアクセラレータ部への動作指示がな
いことを検出する第２の非動作状態検出部と、第１の非
動作状態検出部にて非動作状態が連続している間クロッ
クパルスの計数を行う第１の非動作状態カウンタ部と、
第２の非動作状態検出部にて非動作状態が連続している
間クロックパルスの計数を行う第２の非動作状態カウン
タ部と、第１の非動作状態カウンタ部にて所定値までの
計数が完了した時にＣＰＵアクセス処理部へのクロック
供給を停止する第１のクロック制御部と、第２の非動作
状態カウンタ部にて所定値までの計数が完了した時にア
クセラレータ部へのクロック供給を停止する第２のクロ
ック制御部とを備えている。
【００２１】この構成によると、ＣＰＵアクセス処理部
にて処理を実行中ではなく、ＣＰＵからメモリ読み出し
または書き込み要求がない状態を検出したときに、ＣＰ
Ｕアクセス処理部へのクロック供給を停止させ、またア
クセラレータ部にて処理を実行中ではなく、ＣＰＵから
アクセラレータ部への動作指示がないことを検出したと
きに、アクセラレータ部へのクロック供給を停止させる
ことによって、ＣＰＵアクセス処理部およびアクセラレ
ータ部の無駄な動作を停止させることができ、しかも、
ＣＰＵアクセス処理部およびアクセラレータ部へのクロ
ック供給の停止を独立に行えるようにしているので、表
示制御装置全体の消費電力を請求項５の表示制御装置に
比べていっそう低減させることができる。さらに、一定
時間連続して検出した時にＣＰＵアクセス処理部へのク
ロック供給を停止させるので、クロック供給の断続が頻
繁に繰り返されることはなく、断続動作を安定させるこ
とができる。
にて処理を実行中ではなく、ＣＰＵからメモリ読み出し
または書き込み要求がない状態を検出したときに、ＣＰ
Ｕアクセス処理部へのクロック供給を停止させ、またア
クセラレータ部にて処理を実行中ではなく、ＣＰＵから
アクセラレータ部への動作指示がないことを検出したと
きに、アクセラレータ部へのクロック供給を停止させる
ことによって、ＣＰＵアクセス処理部およびアクセラレ
ータ部の無駄な動作を停止させることができ、しかも、
ＣＰＵアクセス処理部およびアクセラレータ部へのクロ
ック供給の停止を独立に行えるようにしているので、表
示制御装置全体の消費電力を請求項５の表示制御装置に
比べていっそう低減させることができる。さらに、一定
時間連続して検出した時にＣＰＵアクセス処理部へのク
ロック供給を停止させるので、クロック供給の断続が頻
繁に繰り返されることはなく、断続動作を安定させるこ
とができる。
【００２２】また、本発明の請求項７記載の表示制御装
置は、表示データを格納するメモリと、ＣＰＵからのメ
モリ読み出しもしくは書き込み要求により、メモリから
のデータ読み出しもしくはメモリへの書き込みを行うＣ
ＰＵアクセス処理部と、メモリのデータ読み出しを行
い、表示装置に表示を行うためのデータ変換を行う表示
処理部と、ＣＰＵからの指示によりＣＰＵアクセス処理
部へのクロック供給を停止させるクロック制御部とを備
えている。
置は、表示データを格納するメモリと、ＣＰＵからのメ
モリ読み出しもしくは書き込み要求により、メモリから
のデータ読み出しもしくはメモリへの書き込みを行うＣ
ＰＵアクセス処理部と、メモリのデータ読み出しを行
い、表示装置に表示を行うためのデータ変換を行う表示
処理部と、ＣＰＵからの指示によりＣＰＵアクセス処理
部へのクロック供給を停止させるクロック制御部とを備
えている。
【００２３】この構成によると、ＣＰＵからソフトウェ
ア的にクロック制御部の制御を行って、ＣＰＵアクセス
処理部へのクロック供給を停止させることにより、ＣＰ
Ｕアクセス処理部の無駄な動作を停止させることがで
き、したがって表示制御装置全体の消費電力を低減させ
ることができる。また、本発明の請求項８記載の表示制
御装置は、表示データを格納するメモリと、ＣＰＵから
のメモリ読み出しもしくは書き込み要求により、メモリ
からのデータ読み出しもしくはメモリへの書き込みを行
うＣＰＵアクセス処理部と、ＣＰＵからメモリへのデー
タ処理内容を登録し、ＣＰＵの指示によりメモリのデー
タの読み出し、データ変更および書き込みを登録内容に
従って行うアクセラレータ部と、メモリのデータ読み出
しを行い、表示装置に表示を行うためのデータ変換を行
う表示処理部と、ＣＰＵからの指示によりＣＰＵアクセ
ス処理部とアクセラレータ部へのクロック供給を停止さ
せるクロック制御部とを備えている。
ア的にクロック制御部の制御を行って、ＣＰＵアクセス
処理部へのクロック供給を停止させることにより、ＣＰ
Ｕアクセス処理部の無駄な動作を停止させることがで
き、したがって表示制御装置全体の消費電力を低減させ
ることができる。また、本発明の請求項８記載の表示制
御装置は、表示データを格納するメモリと、ＣＰＵから
のメモリ読み出しもしくは書き込み要求により、メモリ
からのデータ読み出しもしくはメモリへの書き込みを行
うＣＰＵアクセス処理部と、ＣＰＵからメモリへのデー
タ処理内容を登録し、ＣＰＵの指示によりメモリのデー
タの読み出し、データ変更および書き込みを登録内容に
従って行うアクセラレータ部と、メモリのデータ読み出
しを行い、表示装置に表示を行うためのデータ変換を行
う表示処理部と、ＣＰＵからの指示によりＣＰＵアクセ
ス処理部とアクセラレータ部へのクロック供給を停止さ
せるクロック制御部とを備えている。
【００２４】この構成によると、ＣＰＵからソフトウェ
ア的にクロック制御部の制御を行って、ＣＰＵアクセス
処理部とアクセラレータ部へのクロック供給を停止させ
ることにより、ＣＰＵアクセス処理部とアクセラレータ
部の無駄な動作を停止させることができ、したがって表
示制御装置全体の消費電力を低減させることができる。
ア的にクロック制御部の制御を行って、ＣＰＵアクセス
処理部とアクセラレータ部へのクロック供給を停止させ
ることにより、ＣＰＵアクセス処理部とアクセラレータ
部の無駄な動作を停止させることができ、したがって表
示制御装置全体の消費電力を低減させることができる。
【００２５】また、本発明の請求項９記載の表示制御装
置は、表示データを格納するメモリと、ＣＰＵからのメ
モリ読み出しもしくは書き込み要求により、メモリから
のデータ読み出しもしくはメモリへの書き込みを行うＣ
ＰＵアクセス処理部と、ＣＰＵからメモリへのデータ処
理内容を登録し、ＣＰＵの指示によりメモリのデータの
読み出し、データ変更および書き込みを登録内容に従っ
て行うアクセラレータ部と、メモリのデータ読み出しを
行い、表示装置に表示を行うためのデータ変換を行う表
示処理部とＣＰＵからの指示によりＣＰＵアクセス処理
部へのクロック供給を停止させる第１のクロック制御部
と、ＣＰＵからの指示によりアクセラレータ部へのクロ
ック供給を停止させる第２のクロック制御部とを備えて
いる。
置は、表示データを格納するメモリと、ＣＰＵからのメ
モリ読み出しもしくは書き込み要求により、メモリから
のデータ読み出しもしくはメモリへの書き込みを行うＣ
ＰＵアクセス処理部と、ＣＰＵからメモリへのデータ処
理内容を登録し、ＣＰＵの指示によりメモリのデータの
読み出し、データ変更および書き込みを登録内容に従っ
て行うアクセラレータ部と、メモリのデータ読み出しを
行い、表示装置に表示を行うためのデータ変換を行う表
示処理部とＣＰＵからの指示によりＣＰＵアクセス処理
部へのクロック供給を停止させる第１のクロック制御部
と、ＣＰＵからの指示によりアクセラレータ部へのクロ
ック供給を停止させる第２のクロック制御部とを備えて
いる。
【００２６】この構成によると、ＣＰＵからソフトウェ
ア的に第１および第２のクロック制御部の制御を行っ
て、ＣＰＵアクセス処理部へのクロック供給とアクセラ
レータ部へのクロック供給を停止させることにより、Ｃ
ＰＵアクセス処理部とアクセラレータ部の無駄な動作を
停止させることができ、しかも、ＣＰＵアクセス処理部
およびアクセラレータ部へのクロック供給の停止を独立
に行えるようにしているので、表示制御装置全体の消費
電力を請求項８の表示制御装置に比べていっそう低減さ
せることができる。
ア的に第１および第２のクロック制御部の制御を行っ
て、ＣＰＵアクセス処理部へのクロック供給とアクセラ
レータ部へのクロック供給を停止させることにより、Ｃ
ＰＵアクセス処理部とアクセラレータ部の無駄な動作を
停止させることができ、しかも、ＣＰＵアクセス処理部
およびアクセラレータ部へのクロック供給の停止を独立
に行えるようにしているので、表示制御装置全体の消費
電力を請求項８の表示制御装置に比べていっそう低減さ
せることができる。
【００２７】
【発明の実施の形態】以下、本発明の実施の形態の表示
制御装置について、図面を参照しながら説明する。 〔第１の実施の形態（請求項１に対応）〕図１に本発明
の第１の実施の形態の表示制御装置のブロック図を示
す。図１において、１０１はＣＰＵであり、メモリリー
ドライト、コマンドの要求を出力する。１０２はメモリ
であり、表示データを記憶している。１０３はクロック
発生部で、ＣＰＵ１０１のメモリリードライト処理を行
うクロック１０４（以下、ＣＣＬＫ）と表示を行うため
のクロック１０５（以下、ＤＣＬＫ）を発生する。１０
６はＣＰＵアクセス処理部であり、ＣＰＵ１０１からの
メモリリードライト要求に従ってメモリ１０２に対して
リードライトを行う。
制御装置について、図面を参照しながら説明する。 〔第１の実施の形態（請求項１に対応）〕図１に本発明
の第１の実施の形態の表示制御装置のブロック図を示
す。図１において、１０１はＣＰＵであり、メモリリー
ドライト、コマンドの要求を出力する。１０２はメモリ
であり、表示データを記憶している。１０３はクロック
発生部で、ＣＰＵ１０１のメモリリードライト処理を行
うクロック１０４（以下、ＣＣＬＫ）と表示を行うため
のクロック１０５（以下、ＤＣＬＫ）を発生する。１０
６はＣＰＵアクセス処理部であり、ＣＰＵ１０１からの
メモリリードライト要求に従ってメモリ１０２に対して
リードライトを行う。
【００２８】１０７はＣＰＵアクセス処理部１０６の動
作状態とＣＰＵ１０１からのメモリリードライト要求信
号を入力し、ＣＰＵ１０１から要求のあったメモリリー
ドライトがＣＰＵアクセス処理部１０６で実行中でない
こと（ＣＰＵアクセス処理部１０６が待機状態であるこ
と）、かつ、新たなメモリリードライト要求がないこと
を検出するＩＤＬＥ検出部であり、特許請求の範囲にお
ける非動作状態検出部に対応する。１０８はＩＤＬＥ検
出部１０７の出力であり、ＣＰＵアクセス処理部１０６
にてＣＣＬＫ１０４を停止させることを指示するＩＤＬ
Ｅ検出信号である。
作状態とＣＰＵ１０１からのメモリリードライト要求信
号を入力し、ＣＰＵ１０１から要求のあったメモリリー
ドライトがＣＰＵアクセス処理部１０６で実行中でない
こと（ＣＰＵアクセス処理部１０６が待機状態であるこ
と）、かつ、新たなメモリリードライト要求がないこと
を検出するＩＤＬＥ検出部であり、特許請求の範囲にお
ける非動作状態検出部に対応する。１０８はＩＤＬＥ検
出部１０７の出力であり、ＣＰＵアクセス処理部１０６
にてＣＣＬＫ１０４を停止させることを指示するＩＤＬ
Ｅ検出信号である。
【００２９】１０９はＩＤＬＥ検出信号１０８がハイレ
ベルの時にＣＣＬＫ１０４を動作させ、ローレベルの時
にＣＣＬＫ１０４を停止させてＣＰＵアクセス処理部１
０６に出力するＣＣＬＫ制御部である。１１０はＣＰＵ
１０１からのコマンドを受け付け、表示処理部１１２の
クロック停止信号１１４を出力するＣＰＵコマンド処理
部である。１１２はメモリ１０２よりデータをリードし
表示装置１１３にデータを出力する表示処理部である。
１１１はＣＰＵコマンド処理部１１０の指示によりＤＣ
ＬＫ１０５を動作もしくは停止させて表示処理部１１２
に出力するＤＣＬＫ制御部である。
ベルの時にＣＣＬＫ１０４を動作させ、ローレベルの時
にＣＣＬＫ１０４を停止させてＣＰＵアクセス処理部１
０６に出力するＣＣＬＫ制御部である。１１０はＣＰＵ
１０１からのコマンドを受け付け、表示処理部１１２の
クロック停止信号１１４を出力するＣＰＵコマンド処理
部である。１１２はメモリ１０２よりデータをリードし
表示装置１１３にデータを出力する表示処理部である。
１１１はＣＰＵコマンド処理部１１０の指示によりＤＣ
ＬＫ１０５を動作もしくは停止させて表示処理部１１２
に出力するＤＣＬＫ制御部である。
【００３０】以上のように構成された表示制御装置につ
いて、以下その動作を説明する。まず、クロック発生部
１０３は、ＣＰＵアクセス処理部１０６の動作クロック
であるＣＣＬＫ１０４と表示処理部１１２の動作クロッ
クであるＤＣＬＫ１０５を発生する。ＣＰＵ１０１は、
ＣＰＵコマンド処理部１１０に表示を行うために、ＤＣ
ＬＫ１０５を動作させるように指示する。その結果、Ｄ
ＣＬＫ制御部１１１は、クロック発生部１０３で発生し
たＤＣＬＫ１０５をそのまま表示処理部１１２に送る。
このため、表示処理部１１２では、メモリ１０２よりデ
ータをリードし、表示装置１１３に対してデータを出力
する。
いて、以下その動作を説明する。まず、クロック発生部
１０３は、ＣＰＵアクセス処理部１０６の動作クロック
であるＣＣＬＫ１０４と表示処理部１１２の動作クロッ
クであるＤＣＬＫ１０５を発生する。ＣＰＵ１０１は、
ＣＰＵコマンド処理部１１０に表示を行うために、ＤＣ
ＬＫ１０５を動作させるように指示する。その結果、Ｄ
ＣＬＫ制御部１１１は、クロック発生部１０３で発生し
たＤＣＬＫ１０５をそのまま表示処理部１１２に送る。
このため、表示処理部１１２では、メモリ１０２よりデ
ータをリードし、表示装置１１３に対してデータを出力
する。
【００３１】ＣＰＵ１０１は、メモリリードライト要求
を出力し、ＣＰＵアクセス処理部１０６にてメモリ１０
２にリードライトを行わせる。ＣＰＵアクセス処理部１
０６がＣＰＵ１０１の要求によりデータ処理を行ってい
る場合に、ＩＤＬＥ検出部１０７では、ＣＣＬＫ制御部
１０９にＣＣＬＫ１０４を能動化させるように、ＩＤＬ
Ｅ検出信号１０８にハイレベルの状態を出力する。ＣＣ
ＬＫ制御部１０９では、ＣＣＬＫ１０４をそのままＣＰ
Ｕアクセス処理部１０６に出力するため、ＣＰＵアクセ
ス処理部１０６は動作状態となる。
を出力し、ＣＰＵアクセス処理部１０６にてメモリ１０
２にリードライトを行わせる。ＣＰＵアクセス処理部１
０６がＣＰＵ１０１の要求によりデータ処理を行ってい
る場合に、ＩＤＬＥ検出部１０７では、ＣＣＬＫ制御部
１０９にＣＣＬＫ１０４を能動化させるように、ＩＤＬ
Ｅ検出信号１０８にハイレベルの状態を出力する。ＣＣ
ＬＫ制御部１０９では、ＣＣＬＫ１０４をそのままＣＰ
Ｕアクセス処理部１０６に出力するため、ＣＰＵアクセ
ス処理部１０６は動作状態となる。
【００３２】ＣＰＵ１０１よりのメモリリードライト要
求が止まった後、ＩＤＬＥ検出部１０７では、ＣＰＵア
クセス処理部１０６がデータを処理していない状態（待
機状態）を検出し、かつＣＰＵ１０１が新たなメモリリ
ードライト要求を発生していないことを検出すると、Ｉ
ＤＬＥ検出信号１０８にローレベルを出力する。これに
より、ＣＣＬＫ制御部１０９ではＣＣＬＫ１０４をロー
レベルに固定してＣＰＵアクセス処理部１０６に出力す
るため、ＣＰＵアクセス処理部１０６の動作が停止す
る。この場合、上記の条件が検出されるとすぐにＣＣＬ
Ｋ１０４が停止することになる。
求が止まった後、ＩＤＬＥ検出部１０７では、ＣＰＵア
クセス処理部１０６がデータを処理していない状態（待
機状態）を検出し、かつＣＰＵ１０１が新たなメモリリ
ードライト要求を発生していないことを検出すると、Ｉ
ＤＬＥ検出信号１０８にローレベルを出力する。これに
より、ＣＣＬＫ制御部１０９ではＣＣＬＫ１０４をロー
レベルに固定してＣＰＵアクセス処理部１０６に出力す
るため、ＣＰＵアクセス処理部１０６の動作が停止す
る。この場合、上記の条件が検出されるとすぐにＣＣＬ
Ｋ１０４が停止することになる。
【００３３】また、ＣＰＵ１０１よりメモリアクセス要
求が発生すると、ＩＤＬＥ検出部では、ＩＤＬＥ検出信
号１０８にハイレベルを出力し、ＣＣＬＫ制御部１０９
では、ＣＰＵアクセス処理部１０６へＣＣＬＫ１０４を
そのまま出力するため、ＣＰＵアクセス処理部１０６が
動作状態になり、通常通りＣＰＵ１０１からのメモリリ
ードライト要求が処理される。
求が発生すると、ＩＤＬＥ検出部では、ＩＤＬＥ検出信
号１０８にハイレベルを出力し、ＣＣＬＫ制御部１０９
では、ＣＰＵアクセス処理部１０６へＣＣＬＫ１０４を
そのまま出力するため、ＣＰＵアクセス処理部１０６が
動作状態になり、通常通りＣＰＵ１０１からのメモリリ
ードライト要求が処理される。
【００３４】表示装置１１３の表示を止めて表示制御装
置を低消費電力モードにするときには、ソフトウェア的
にＣＰＵ１０１がＣＰＵコマンド処理部１１０にＤＣＬ
Ｋ１０５を停止させる指示を出力する。このような指示
を出力すると、ＤＣＬＫ制御部１１１にてクロックとし
てローレベル信号を表示処理部１１２に出力し、表示処
理部１１２の動作を停止させ、表示処理部１１２および
表示装置１１３による電力の浪費を抑える。
置を低消費電力モードにするときには、ソフトウェア的
にＣＰＵ１０１がＣＰＵコマンド処理部１１０にＤＣＬ
Ｋ１０５を停止させる指示を出力する。このような指示
を出力すると、ＤＣＬＫ制御部１１１にてクロックとし
てローレベル信号を表示処理部１１２に出力し、表示処
理部１１２の動作を停止させ、表示処理部１１２および
表示装置１１３による電力の浪費を抑える。
【００３５】上記のＤＣＬＫ１０５を停止させる指示
は、ＣＰＵ１０１が実行するソフトウェア上でタイマを
構成し、表示装置１１３上の画面の更新が止まってから
の経過時間を測定し、例えば１分ないし数分程度のある
一定時間が経過したときに出力させることにより実現で
きる。また、キー入力等の画面の更新を開始させる入力
が加えられたのを検出して、ＤＣＬＫ１０５の停止を解
除させる指示を出すようにしている。
は、ＣＰＵ１０１が実行するソフトウェア上でタイマを
構成し、表示装置１１３上の画面の更新が止まってから
の経過時間を測定し、例えば１分ないし数分程度のある
一定時間が経過したときに出力させることにより実現で
きる。また、キー入力等の画面の更新を開始させる入力
が加えられたのを検出して、ＤＣＬＫ１０５の停止を解
除させる指示を出すようにしている。
【００３６】以上のように、この実施の形態によれば、
ＣＰＵアクセス処理部１０６においてＣＰＵ１０１より
要求がなく、かつメモリ１０１からの読み出しおよび書
き込みのいずれの処理もしていない状態であることを検
出するＩＤＬＥ検出部１０７と、ＩＤＬＥ検出部１０７
が非動作状態であることを検出した場合にＣＰＵアクセ
ス処理部１０６へのクロック供給を停止させるＣＣＬＫ
制御部１０９とを設け、ＣＰＵアクセス処理部１０６に
おいて処理を行っておらず、かつＣＰＵ１０１よりメモ
リ読み出しおよび書き込みのいずれの要求もない状態で
あることを検出したときに、ＣＰＵアクセス処理部１０
６へのクロック供給を停止させるようにしたので、ＣＰ
Ｕ１０１からのメモリリードライト要求がないときにお
けるＣＰＵアクセス処理部１０６の無駄な動作を停止さ
せることができ、表示制御装置全体の消費電力を低減さ
せることができる。
ＣＰＵアクセス処理部１０６においてＣＰＵ１０１より
要求がなく、かつメモリ１０１からの読み出しおよび書
き込みのいずれの処理もしていない状態であることを検
出するＩＤＬＥ検出部１０７と、ＩＤＬＥ検出部１０７
が非動作状態であることを検出した場合にＣＰＵアクセ
ス処理部１０６へのクロック供給を停止させるＣＣＬＫ
制御部１０９とを設け、ＣＰＵアクセス処理部１０６に
おいて処理を行っておらず、かつＣＰＵ１０１よりメモ
リ読み出しおよび書き込みのいずれの要求もない状態で
あることを検出したときに、ＣＰＵアクセス処理部１０
６へのクロック供給を停止させるようにしたので、ＣＰ
Ｕ１０１からのメモリリードライト要求がないときにお
けるＣＰＵアクセス処理部１０６の無駄な動作を停止さ
せることができ、表示制御装置全体の消費電力を低減さ
せることができる。
【００３７】なお、上記第１の実施の形態において、Ｃ
ＰＵアクセス処理部１０６と表示処理部１１２のクロッ
クはそれぞれ任意のクロックでよい。また、ＩＤＬＥ検
出信号１０８は説明の中で用いた極性を反転させてもか
まわない。また、ＣＰＵ１０１が実行するソフトウェア
上でもう一つのタイマを構成し、表示装置１１３上の画
面の更新が止まってからの経過時間を測定し、上記の表
示処理部１１２の動作停止までの時間よりさらに長い所
定時間（例えば２０〜３０分程度）が経過したときに、
ＣＰＵ１０１等を動作させる主電源を自動的に落とすよ
うにしてもよい。
ＰＵアクセス処理部１０６と表示処理部１１２のクロッ
クはそれぞれ任意のクロックでよい。また、ＩＤＬＥ検
出信号１０８は説明の中で用いた極性を反転させてもか
まわない。また、ＣＰＵ１０１が実行するソフトウェア
上でもう一つのタイマを構成し、表示装置１１３上の画
面の更新が止まってからの経過時間を測定し、上記の表
示処理部１１２の動作停止までの時間よりさらに長い所
定時間（例えば２０〜３０分程度）が経過したときに、
ＣＰＵ１０１等を動作させる主電源を自動的に落とすよ
うにしてもよい。
【００３８】〔第２の実施の形態（請求項２に対応）〕
図２に本発明の第２の実施の形態の表示制御装置のブロ
ック図を示す。図２において、符号１０１から１０８ま
で、および符号１１０から１１３までの構成は第１の実
施の形態の表示制御装置と同じである。２０１はＣＣＬ
Ｋ１０４をカウントするカウンタであり、特許請求の範
囲における非動作状態カウンタ部に対応し、あらかじめ
ＣＰＵ１０１により所定の値を設定しておき、ＩＤＬＥ
検出信号１０８が設定された値より長い時間連続してロ
ーレベルが出力されていること、すなわち、カウント値
が設定した値に達したこと、もしくはその値を超えたこ
とを検出すると、ＣＣＬＫ制御部１０９にてＣＣＬＫ１
０４を停止する信号を出力する。また、ＩＤＬＥ検出信
号１０８がハイレベルであるか、もしくはローレベルの
期間が設定された値よりも短い場合に、ＣＣＬＫ制御部
１０９にてＣＣＬＫ１０４を動作させる信号を出力す
る。
図２に本発明の第２の実施の形態の表示制御装置のブロ
ック図を示す。図２において、符号１０１から１０８ま
で、および符号１１０から１１３までの構成は第１の実
施の形態の表示制御装置と同じである。２０１はＣＣＬ
Ｋ１０４をカウントするカウンタであり、特許請求の範
囲における非動作状態カウンタ部に対応し、あらかじめ
ＣＰＵ１０１により所定の値を設定しておき、ＩＤＬＥ
検出信号１０８が設定された値より長い時間連続してロ
ーレベルが出力されていること、すなわち、カウント値
が設定した値に達したこと、もしくはその値を超えたこ
とを検出すると、ＣＣＬＫ制御部１０９にてＣＣＬＫ１
０４を停止する信号を出力する。また、ＩＤＬＥ検出信
号１０８がハイレベルであるか、もしくはローレベルの
期間が設定された値よりも短い場合に、ＣＣＬＫ制御部
１０９にてＣＣＬＫ１０４を動作させる信号を出力す
る。
【００３９】以上のように構成された表示制御装置につ
いて、以下その動作を説明する。まず、クロック発生部
１０３は、ＣＰＵアクセス処理部１０６の動作クロック
であるＣＣＬＫ１０４と表示処理部１１２の動作クロッ
クであるＤＣＬＫ１０５を発生する。ＣＰＵ１０１は、
ＣＰＵコマンド処理部１１０に表示を行うために、ＤＣ
ＬＫ１０５を動作させるように指示する。その結果、Ｄ
ＣＬＫ制御部１１１は、クロック発生部１０３で発生し
たＤＣＬＫ１０５をそのまま表示処理部１１２に送る。
このため、表示処理部１１２では、メモリ１０２よりデ
ータをリードし、表示装置１１３に対してデータを出力
する。
いて、以下その動作を説明する。まず、クロック発生部
１０３は、ＣＰＵアクセス処理部１０６の動作クロック
であるＣＣＬＫ１０４と表示処理部１１２の動作クロッ
クであるＤＣＬＫ１０５を発生する。ＣＰＵ１０１は、
ＣＰＵコマンド処理部１１０に表示を行うために、ＤＣ
ＬＫ１０５を動作させるように指示する。その結果、Ｄ
ＣＬＫ制御部１１１は、クロック発生部１０３で発生し
たＤＣＬＫ１０５をそのまま表示処理部１１２に送る。
このため、表示処理部１１２では、メモリ１０２よりデ
ータをリードし、表示装置１１３に対してデータを出力
する。
【００４０】ＣＰＵ１０１は、あらかじめカウンタ２０
１に対して計数用の値として例えば３をライトする。ま
た、ＣＰＵ１０１は、メモリリードライト要求を出力
し、ＣＰＵアクセス処理部１０６にてメモリ１０２にリ
ードライトを行わせる。ＣＰＵアクセス処理部１０６が
ＣＰＵ１０１の要求によりデータ処理を行っている場合
に、ＩＤＬＥ検出部１０７では、ＩＤＬＥ検出信号１０
８にハイレベルを出力する。このため、カウンタ２０１
はＣＣＬＫ制御部１０９にＣＣＬＫ１０４を動作させる
信号を出力する。ＣＣＬＫ制御部１０９では、ＣＣＬＫ
１０４をそのままＣＰＵアクセス処理部１０６に出力
し、ＣＰＵアクセス処理部１０６は動作状態となる。
１に対して計数用の値として例えば３をライトする。ま
た、ＣＰＵ１０１は、メモリリードライト要求を出力
し、ＣＰＵアクセス処理部１０６にてメモリ１０２にリ
ードライトを行わせる。ＣＰＵアクセス処理部１０６が
ＣＰＵ１０１の要求によりデータ処理を行っている場合
に、ＩＤＬＥ検出部１０７では、ＩＤＬＥ検出信号１０
８にハイレベルを出力する。このため、カウンタ２０１
はＣＣＬＫ制御部１０９にＣＣＬＫ１０４を動作させる
信号を出力する。ＣＣＬＫ制御部１０９では、ＣＣＬＫ
１０４をそのままＣＰＵアクセス処理部１０６に出力
し、ＣＰＵアクセス処理部１０６は動作状態となる。
【００４１】ＣＰＵ１０１よりのメモリリードライト要
求が止まった後、ＩＤＬＥ検出部１０７では、ＣＰＵア
クセス処理部１０６がデータを処理していない状態（待
機状態）を検出し、かつＣＰＵ１０１が新たなメモリリ
ードライト要求を発生していないことを検出すると、Ｉ
ＤＬＥ検出信号１０８にローレベルを出力する。これに
より、カウンタ２１０は計数を開始し、ＣＣＬＫ１０４
の３クロックを計数した後、ＣＣＬＫ制御部１０９にＣ
ＣＬＫ１０４を停止させる信号を出力する。ＣＣＬＫ制
御部１０９ではクロックとしてローレベル信号をＣＰＵ
アクセス処理部１０６に出力するため、ＣＰＵアクセス
処理部１０６の動作が停止する。
求が止まった後、ＩＤＬＥ検出部１０７では、ＣＰＵア
クセス処理部１０６がデータを処理していない状態（待
機状態）を検出し、かつＣＰＵ１０１が新たなメモリリ
ードライト要求を発生していないことを検出すると、Ｉ
ＤＬＥ検出信号１０８にローレベルを出力する。これに
より、カウンタ２１０は計数を開始し、ＣＣＬＫ１０４
の３クロックを計数した後、ＣＣＬＫ制御部１０９にＣ
ＣＬＫ１０４を停止させる信号を出力する。ＣＣＬＫ制
御部１０９ではクロックとしてローレベル信号をＣＰＵ
アクセス処理部１０６に出力するため、ＣＰＵアクセス
処理部１０６の動作が停止する。
【００４２】また、ＣＰＵ１０１よりメモリアクセス要
求が発生すると、ＩＤＬＥ検出部１０７ではＩＤＬＥ検
出信号１０８にハイレベルを出力し、カウンタ２０１で
はＣＣＬＫ制御部１０９にＣＣＬＫ１０４を動作させる
信号を出力する。ＣＣＬＫ制御部１０９ではＣＰＵアク
セス処理部１０６へＣＣＬＫ１０４をそのまま出力する
ため、ＣＰＵアクセス処理部１０６が動作状態になり、
通常通りＣＰＵ１０１からのメモリリードライト要求が
処理される。
求が発生すると、ＩＤＬＥ検出部１０７ではＩＤＬＥ検
出信号１０８にハイレベルを出力し、カウンタ２０１で
はＣＣＬＫ制御部１０９にＣＣＬＫ１０４を動作させる
信号を出力する。ＣＣＬＫ制御部１０９ではＣＰＵアク
セス処理部１０６へＣＣＬＫ１０４をそのまま出力する
ため、ＣＰＵアクセス処理部１０６が動作状態になり、
通常通りＣＰＵ１０１からのメモリリードライト要求が
処理される。
【００４３】表示装置１１３の表示を止めて表示制御装
置を低消費電力モードにするときには、ソフトウェア的
にＣＰＵ１０１がＣＰＵコマンド処理部１１０にＤＣＬ
Ｋ１０５を停止させる指示を出力する。このような指示
を出力すると、ＤＣＬＫ制御部１１１にてクロックとし
てローレベル信号を表示処理部１１２に出力し、表示処
理部１１２の動作を停止させ、表示処理部１１２および
表示装置１１３による電力の浪費を抑える。
置を低消費電力モードにするときには、ソフトウェア的
にＣＰＵ１０１がＣＰＵコマンド処理部１１０にＤＣＬ
Ｋ１０５を停止させる指示を出力する。このような指示
を出力すると、ＤＣＬＫ制御部１１１にてクロックとし
てローレベル信号を表示処理部１１２に出力し、表示処
理部１１２の動作を停止させ、表示処理部１１２および
表示装置１１３による電力の浪費を抑える。
【００４４】なお、上記のＤＣＬＫ１０５を停止させる
指示、ならびにその停止を解除する指示は第１の実施の
形態の場合と同様である。以上のように、この実施の形
態によれば、ＣＰＵからメモリ読み出しまたは書き込み
要求がなく、かつＣＰＵアクセス処理部１０６でメモリ
１０２からの読み出しおよびメモリ１０２への書き込み
のいずれの処理も実行中でないことを検出するＩＤＬＥ
検出部１０７と、ＩＤＬＥ検出部１０７にて非動作状態
が連続している間クロックパルスの計数を行うカウンタ
２０１と、カウンタ２０１にて３までの計数が完了した
時にＣＰＵアクセス処理部１０６へのクロック供給を停
止するＣＣＬＫ制御部１０９とを設け、ＣＰＵアクセス
処理部１０６において処理を行っておらず、かつＣＰＵ
１０１よりメモリ読み出しおよび書き込みのいずれの要
求もない状態であることを検出し、その状態を一定時間
連続して検出したときに、ＣＰＵアクセス処理部１０６
へのクロック供給を停止させるようにしたので、ＣＰＵ
１０１からのメモリリードライト要求がないときにおけ
るＣＰＵアクセス処理部１０６の無駄な動作を停止させ
ることができ、表示制御装置全体の消費電力を低減させ
ることができる。しかも、一定時間連続して検出した時
にＣＰＵアクセス処理部１０６へのクロック供給を停止
させるので、クロック供給の断続が頻繁に繰り返される
ことはなく、断続動作を安定させることができる。な
お、上記第２の実施の形態において、ＣＰＵアクセス処
理部１０６と表示処理部１１２のクロックはそれぞれ任
意のクロックでよい。また、ＩＤＬＥ検出信号１０８は
説明の中で用いた極性を反転させてもかまわない。ま
た、カウンタ２０１への設定は任意の数でよい。また、
ＣＰＵ１０１から設定したが、表示制御装置にて固定値
としてもよい。
指示、ならびにその停止を解除する指示は第１の実施の
形態の場合と同様である。以上のように、この実施の形
態によれば、ＣＰＵからメモリ読み出しまたは書き込み
要求がなく、かつＣＰＵアクセス処理部１０６でメモリ
１０２からの読み出しおよびメモリ１０２への書き込み
のいずれの処理も実行中でないことを検出するＩＤＬＥ
検出部１０７と、ＩＤＬＥ検出部１０７にて非動作状態
が連続している間クロックパルスの計数を行うカウンタ
２０１と、カウンタ２０１にて３までの計数が完了した
時にＣＰＵアクセス処理部１０６へのクロック供給を停
止するＣＣＬＫ制御部１０９とを設け、ＣＰＵアクセス
処理部１０６において処理を行っておらず、かつＣＰＵ
１０１よりメモリ読み出しおよび書き込みのいずれの要
求もない状態であることを検出し、その状態を一定時間
連続して検出したときに、ＣＰＵアクセス処理部１０６
へのクロック供給を停止させるようにしたので、ＣＰＵ
１０１からのメモリリードライト要求がないときにおけ
るＣＰＵアクセス処理部１０６の無駄な動作を停止させ
ることができ、表示制御装置全体の消費電力を低減させ
ることができる。しかも、一定時間連続して検出した時
にＣＰＵアクセス処理部１０６へのクロック供給を停止
させるので、クロック供給の断続が頻繁に繰り返される
ことはなく、断続動作を安定させることができる。な
お、上記第２の実施の形態において、ＣＰＵアクセス処
理部１０６と表示処理部１１２のクロックはそれぞれ任
意のクロックでよい。また、ＩＤＬＥ検出信号１０８は
説明の中で用いた極性を反転させてもかまわない。ま
た、カウンタ２０１への設定は任意の数でよい。また、
ＣＰＵ１０１から設定したが、表示制御装置にて固定値
としてもよい。
【００４５】また、ＣＰＵ１０１が実行するソフトウェ
ア上でもう一つのタイマを構成し、表示装置１１３上の
画面の更新が止まってからの経過時間を測定し、上記の
表示処理部１１２の動作停止までの時間よりさらに長い
所定時間（例えば２０〜３０分程度）が経過したとき
に、ＣＰＵ１０１等を動作させる主電源を自動的に落と
すようにしてもよい。
ア上でもう一つのタイマを構成し、表示装置１１３上の
画面の更新が止まってからの経過時間を測定し、上記の
表示処理部１１２の動作停止までの時間よりさらに長い
所定時間（例えば２０〜３０分程度）が経過したとき
に、ＣＰＵ１０１等を動作させる主電源を自動的に落と
すようにしてもよい。
【００４６】〔第３の実施の形態（請求項３に対応）〕
図３に本発明の第３の実施の形態の表示制御装置のブロ
ック図を示す。図３において、符号１０１から１０６ま
で、および符号１１０から１１３までの構成は第１の実
施の形態と同じである。３０１はアクセラレータ部で、
ＣＰＵ１０１により、メモリ１０２への処理内容をあら
かじめ登録しておく。３０２はＣＰＵアクセス処理部１
０６とアクセラレータ部３０１から処理状態とＣＰＵ１
０１からメモリ読み出しおよび書き込みまたはアクセラ
レータ部３０１への動作指示要求を入力し、ＣＰＵアク
セス処理部１０６とアクセラレータ部３０１が処理を実
行中でなく、ＣＰＵ１０１からメモリ読み出しおよび書
き込み要求またはアクセラレータ部３０１への動作指示
要求がないことを検出する非動作状態検出部（以下、Ｉ
ＤＬＥ検出部）である。
図３に本発明の第３の実施の形態の表示制御装置のブロ
ック図を示す。図３において、符号１０１から１０６ま
で、および符号１１０から１１３までの構成は第１の実
施の形態と同じである。３０１はアクセラレータ部で、
ＣＰＵ１０１により、メモリ１０２への処理内容をあら
かじめ登録しておく。３０２はＣＰＵアクセス処理部１
０６とアクセラレータ部３０１から処理状態とＣＰＵ１
０１からメモリ読み出しおよび書き込みまたはアクセラ
レータ部３０１への動作指示要求を入力し、ＣＰＵアク
セス処理部１０６とアクセラレータ部３０１が処理を実
行中でなく、ＣＰＵ１０１からメモリ読み出しおよび書
き込み要求またはアクセラレータ部３０１への動作指示
要求がないことを検出する非動作状態検出部（以下、Ｉ
ＤＬＥ検出部）である。
【００４７】３０３はＩＤＬＥ検出部３０２の出力（以
下、ＩＤＬＥ検出信号）で、ＣＰＵアクセス処理部１０
６とアクセラレータ部３０１が処理を実行中でなくＣＰ
Ｕ１０１からメモリ読み出しおよび書き込み要求または
アクセラレータ部３０１への動作指示要求がないことを
検出した場合にローレベルを出力し、それ以外の場合に
ハイレベルになる。
下、ＩＤＬＥ検出信号）で、ＣＰＵアクセス処理部１０
６とアクセラレータ部３０１が処理を実行中でなくＣＰ
Ｕ１０１からメモリ読み出しおよび書き込み要求または
アクセラレータ部３０１への動作指示要求がないことを
検出した場合にローレベルを出力し、それ以外の場合に
ハイレベルになる。
【００４８】３０４はＣＣＬＫクロック制御部で、ＩＤ
ＬＥ検出信号３０３がハイレベルの時にはＣＣＬＫ１０
４をそのままＣＰＵアクセス部１０６およびアクセラレ
ータ部３０１に供給する。ＩＤＬＥ検出信号３０３がロ
ーレベルの時にはローレベル信号をＣＰＵアクセス部１
０６およびアクセラレータ部３０１にクロックとして供
給する。
ＬＥ検出信号３０３がハイレベルの時にはＣＣＬＫ１０
４をそのままＣＰＵアクセス部１０６およびアクセラレ
ータ部３０１に供給する。ＩＤＬＥ検出信号３０３がロ
ーレベルの時にはローレベル信号をＣＰＵアクセス部１
０６およびアクセラレータ部３０１にクロックとして供
給する。
【００４９】以上のように構成された表示制御装置につ
いて、以下その動作を説明する。まず、クロック発生部
１０３は、ＣＰＵアクセス処理部１０６の動作クロック
であるＣＣＬＫ１０４と表示処理部１１２の動作クロッ
クであるＤＣＬＫ１０５を発生する。ＣＰＵ１０１は、
ＣＰＵコマンド処理部１１０に表示を行うために、ＤＣ
ＬＫ１０５を動作させるように指示する。その結果、Ｄ
ＣＬＫ制御部１１１は、クロック発生部１０３で発生し
たＤＣＬＫ１０５をそのまま表示処理部１１２に送る。
このため、表示処理部１１２では、メモリ１０２よりデ
ータをリードし、表示装置１１３に対してデータを出力
する。
いて、以下その動作を説明する。まず、クロック発生部
１０３は、ＣＰＵアクセス処理部１０６の動作クロック
であるＣＣＬＫ１０４と表示処理部１１２の動作クロッ
クであるＤＣＬＫ１０５を発生する。ＣＰＵ１０１は、
ＣＰＵコマンド処理部１１０に表示を行うために、ＤＣ
ＬＫ１０５を動作させるように指示する。その結果、Ｄ
ＣＬＫ制御部１１１は、クロック発生部１０３で発生し
たＤＣＬＫ１０５をそのまま表示処理部１１２に送る。
このため、表示処理部１１２では、メモリ１０２よりデ
ータをリードし、表示装置１１３に対してデータを出力
する。
【００５０】ＣＰＵ１０１がメモリライト要求を発生す
ると、ＩＤＬＥ検出部３０２ではＩＤＬＥ検出信号３０
３にハイレベルを出力する。ＣＣＬＫ制御部３０４では
ＩＤＬＥ検出信号３０３がハイレベルなので、ＣＣＬＫ
１０４をそのままＣＰＵアクセス処理部１０６とアクセ
ラレータ部３０１に出力する。ＣＰＵアクセス処理部１
０６では、ＣＰＵ１０１の要求に従ってメモリ１０２に
対するライト処理を行う。また、ＣＰＵ１０１がアクセ
ラレータ部３０１に対して動作指示を行うと、アクセラ
レータ部３０１は登録されている内容に従ってメモリ１
０２をリードおよびライトする。
ると、ＩＤＬＥ検出部３０２ではＩＤＬＥ検出信号３０
３にハイレベルを出力する。ＣＣＬＫ制御部３０４では
ＩＤＬＥ検出信号３０３がハイレベルなので、ＣＣＬＫ
１０４をそのままＣＰＵアクセス処理部１０６とアクセ
ラレータ部３０１に出力する。ＣＰＵアクセス処理部１
０６では、ＣＰＵ１０１の要求に従ってメモリ１０２に
対するライト処理を行う。また、ＣＰＵ１０１がアクセ
ラレータ部３０１に対して動作指示を行うと、アクセラ
レータ部３０１は登録されている内容に従ってメモリ１
０２をリードおよびライトする。
【００５１】いま、ＣＰＵ１０１が表示制御装置への処
理を終了すると、ＣＰＵアクセス処理部１０６およびア
クセラレータ部３０１は、メモリ２０１に対して何も処
理を行っておらず、ＣＰＵ１０１からの要求を待ってい
る状態になる。ＩＤＬＥ検出部３０２では、ＣＰＵアク
セス処理部１０６とアクセラレータ部３０１がともにメ
モリ２０１に対する処理を行っておらず、かつＣＰＵ１
０１からもメモリ１０２へのリードライト要求とアクセ
ラレータ部３０１への動作指示のどちらも発生していな
い状態になるため、ＩＤＬＥ検出信号３０３にローレベ
ルを出力する。その結果、ＣＣＬＫ制御部３０４ではク
ロックとしてローレベル信号をＣＰＵアクセス処理部１
０６とアクセラレータ部３０１へ出力し、ＣＰＵアクセ
ス処理部１０６とアクセラレータ部３０１はともに動作
を停止する。
理を終了すると、ＣＰＵアクセス処理部１０６およびア
クセラレータ部３０１は、メモリ２０１に対して何も処
理を行っておらず、ＣＰＵ１０１からの要求を待ってい
る状態になる。ＩＤＬＥ検出部３０２では、ＣＰＵアク
セス処理部１０６とアクセラレータ部３０１がともにメ
モリ２０１に対する処理を行っておらず、かつＣＰＵ１
０１からもメモリ１０２へのリードライト要求とアクセ
ラレータ部３０１への動作指示のどちらも発生していな
い状態になるため、ＩＤＬＥ検出信号３０３にローレベ
ルを出力する。その結果、ＣＣＬＫ制御部３０４ではク
ロックとしてローレベル信号をＣＰＵアクセス処理部１
０６とアクセラレータ部３０１へ出力し、ＣＰＵアクセ
ス処理部１０６とアクセラレータ部３０１はともに動作
を停止する。
【００５２】ＣＰＵ１０１からメモリへのリードライト
要求もしくはアクセラレータ部３０１への動作指示が発
生すると、ＩＤＬＥ検出部３０２ではＩＤＬＥ検出信号
３０３にハイレベルを出力し、ＣＣＬＫ制御部３０４で
はＣＣＬＫ１０４をそのままＣＰＵアクセス処理部１０
６とアクセラレータ部３０１に出力し、動作状態にな
る。
要求もしくはアクセラレータ部３０１への動作指示が発
生すると、ＩＤＬＥ検出部３０２ではＩＤＬＥ検出信号
３０３にハイレベルを出力し、ＣＣＬＫ制御部３０４で
はＣＣＬＫ１０４をそのままＣＰＵアクセス処理部１０
６とアクセラレータ部３０１に出力し、動作状態にな
る。
【００５３】表示装置１１３の表示を止めて表示制御装
置を低消費電力モードにするときには、ソフトウェア的
にＣＰＵ１０１がＣＰＵコマンド処理部１１０にＤＣＬ
Ｋ１０５を停止させる指示を出力する。このような指示
を出力すると、ＤＣＬＫ制御部１１１にてクロックとし
てローレベル信号を表示処理部１１２に出力し、表示処
理部１１２の動作を停止させ、表示処理部１１２および
表示装置１１３による電力の浪費を抑える。
置を低消費電力モードにするときには、ソフトウェア的
にＣＰＵ１０１がＣＰＵコマンド処理部１１０にＤＣＬ
Ｋ１０５を停止させる指示を出力する。このような指示
を出力すると、ＤＣＬＫ制御部１１１にてクロックとし
てローレベル信号を表示処理部１１２に出力し、表示処
理部１１２の動作を停止させ、表示処理部１１２および
表示装置１１３による電力の浪費を抑える。
【００５４】なお、上記のＤＣＬＫ１０５を停止させる
指示、ならびにその停止を解除する指示は第１の実施の
形態の場合と同様である。以上のように、この実施の形
態によれば、ＣＰＵアクセス処理部１０６とアクセラレ
ータ部３０１がともにメモリ１０２からの読み出しおよ
び書き込みのいずれの処理も実行中でなく、かつＣＰＵ
１０１からメモリ読み出しおよび書き込みおよびアクセ
ラレータ部３０１への動作指示のいずれも発生していな
い状態であることを検出するＩＤＬＥ検出部３０２と、
ＩＤＬＥ検出部３０２が非動作状態であることを検出し
た場合にＣＰＵアクセス処理部１０６とアクセラレータ
部３０１へのクロック供給を停止させるＣＣＬＫ制御部
３０４を設け、ＣＰＵアクセス処理部１０６とアクセラ
レータ部３０１がともに処理を行っておらず、かつＣＰ
Ｕ１０１よりメモリ読み出しおよび書き込みのいずれの
要求もない状態であることを検出したときに、ＣＰＵア
クセス処理部１０６とアクセラレータ部３０１へのクロ
ック供給を停止させるようにしたので、ＣＰＵ１０１か
らのメモリリードライト要求がないときにおけるＣＰＵ
アクセス処理部１０６およびアクセラレータ部３０１の
無駄な動作を停止させることができる。その結果、表示
制御装置全体の消費電力を低減させることができる。
指示、ならびにその停止を解除する指示は第１の実施の
形態の場合と同様である。以上のように、この実施の形
態によれば、ＣＰＵアクセス処理部１０６とアクセラレ
ータ部３０１がともにメモリ１０２からの読み出しおよ
び書き込みのいずれの処理も実行中でなく、かつＣＰＵ
１０１からメモリ読み出しおよび書き込みおよびアクセ
ラレータ部３０１への動作指示のいずれも発生していな
い状態であることを検出するＩＤＬＥ検出部３０２と、
ＩＤＬＥ検出部３０２が非動作状態であることを検出し
た場合にＣＰＵアクセス処理部１０６とアクセラレータ
部３０１へのクロック供給を停止させるＣＣＬＫ制御部
３０４を設け、ＣＰＵアクセス処理部１０６とアクセラ
レータ部３０１がともに処理を行っておらず、かつＣＰ
Ｕ１０１よりメモリ読み出しおよび書き込みのいずれの
要求もない状態であることを検出したときに、ＣＰＵア
クセス処理部１０６とアクセラレータ部３０１へのクロ
ック供給を停止させるようにしたので、ＣＰＵ１０１か
らのメモリリードライト要求がないときにおけるＣＰＵ
アクセス処理部１０６およびアクセラレータ部３０１の
無駄な動作を停止させることができる。その結果、表示
制御装置全体の消費電力を低減させることができる。
【００５５】なお、上記第３の実施の形態において、Ｃ
ＰＵアクセス処理部１０６とアクセラレータ部３０１と
表示処理部１１２のクロックはそれぞれ任意のクロック
でよい。また、ＩＤＬＥ検出信号３０３は説明の中で用
いた極性を反転させてもかまわない。また、ＣＰＵ１０
１が実行するソフトウェア上でもう一つのタイマを構成
し、表示装置１１３上の画面の更新が止まってからの経
過時間を測定し、上記の表示処理部１１２の動作停止ま
での時間よりさらに長い所定時間（例えば２０〜３０分
程度）が経過したときに、ＣＰＵ１０１等を動作させる
主電源を自動的に落とすようにしてもよい。
ＰＵアクセス処理部１０６とアクセラレータ部３０１と
表示処理部１１２のクロックはそれぞれ任意のクロック
でよい。また、ＩＤＬＥ検出信号３０３は説明の中で用
いた極性を反転させてもかまわない。また、ＣＰＵ１０
１が実行するソフトウェア上でもう一つのタイマを構成
し、表示装置１１３上の画面の更新が止まってからの経
過時間を測定し、上記の表示処理部１１２の動作停止ま
での時間よりさらに長い所定時間（例えば２０〜３０分
程度）が経過したときに、ＣＰＵ１０１等を動作させる
主電源を自動的に落とすようにしてもよい。
【００５６】〔第４の実施の形態（請求項４に対応）〕
図４に本発明の第４の実施の形態の表示制御装置のブロ
ック図を示す。図４において、符号１０１から１０６ま
で、および符号１１０から１１３までの構成は第１の実
施の形態と同じである。３０１はアクセラレータ部で、
ＣＰＵ１０１により、メモリ１０２への処理内容をあら
かじめ登録しておく。４０１はＣＰＵアクセス処理部１
０６の処理状態とＣＰＵ１０１からメモリ読み出しおよ
び書き込み要求信号を入力し、ＣＰＵアクセス処理部１
０６が処理を実行を実行中でないことを検出する第１の
非動作状態検出部（以下、ＩＤＬＥ検出部）である。４
０２は第１のＩＤＬＥ検出部３０２の出力（以下、第１
のＩＤＬＥ検出信号）で、ＣＰＵアクセス処理部１０６
が処理を実行中でなくＣＰＵ１０１からメモリ読み出し
および書き込み要求がないことを検出した場合にローレ
ベルを出力し、それ以外の場合にハイレベルになる。４
０３は第１のＣＣＬＫ制御部で、第１のＩＤＬＥ検出信
号４０２がハイレベルの時にはＣＣＬＫ１０４をそのま
まＣＰＵアクセス部１０６に供給する。第１のＩＤＬＥ
検出信号４０２がローレベルの時にはローレベル信号を
ＣＰＵアクセス部１０６にクロックとして供給する。
図４に本発明の第４の実施の形態の表示制御装置のブロ
ック図を示す。図４において、符号１０１から１０６ま
で、および符号１１０から１１３までの構成は第１の実
施の形態と同じである。３０１はアクセラレータ部で、
ＣＰＵ１０１により、メモリ１０２への処理内容をあら
かじめ登録しておく。４０１はＣＰＵアクセス処理部１
０６の処理状態とＣＰＵ１０１からメモリ読み出しおよ
び書き込み要求信号を入力し、ＣＰＵアクセス処理部１
０６が処理を実行を実行中でないことを検出する第１の
非動作状態検出部（以下、ＩＤＬＥ検出部）である。４
０２は第１のＩＤＬＥ検出部３０２の出力（以下、第１
のＩＤＬＥ検出信号）で、ＣＰＵアクセス処理部１０６
が処理を実行中でなくＣＰＵ１０１からメモリ読み出し
および書き込み要求がないことを検出した場合にローレ
ベルを出力し、それ以外の場合にハイレベルになる。４
０３は第１のＣＣＬＫ制御部で、第１のＩＤＬＥ検出信
号４０２がハイレベルの時にはＣＣＬＫ１０４をそのま
まＣＰＵアクセス部１０６に供給する。第１のＩＤＬＥ
検出信号４０２がローレベルの時にはローレベル信号を
ＣＰＵアクセス部１０６にクロックとして供給する。
【００５７】４０４はアクセラレータ部３０１の処理状
態とＣＰＵ１０１からアクセラレータ部３０１への動作
指示信号を入力し、アクセラレータ部３０１が処理を実
行中でないことを検出する第２の非動作状態検出部（以
下、第２のＩＤＬＥ検出部）である。４０５は第２のＩ
ＤＬＥ検出部４０４の出力（以下、第２のＩＤＬＥ検出
信号）で、アクセラレータ部３０１が処理を実行中でな
くＣＰＵ１０１からアクセラレータ部３０１への動作指
示要求がないことを検出した場合にローレベルを出力
し、それ以外の場合にハイレベルになる。４０５は第２
のＣＣＬＫ制御部で、第２のＩＤＬＥ検出信号４０５が
ハイレベルの時にはＣＣＬＫ１０４をそのままアクセラ
レータ部３０１に供給する。第２のＩＤＬＥ検出信号４
０５がローレベルの時にはローレベル信号をアクセラレ
ータ部３０１にクロックとして供給する。
態とＣＰＵ１０１からアクセラレータ部３０１への動作
指示信号を入力し、アクセラレータ部３０１が処理を実
行中でないことを検出する第２の非動作状態検出部（以
下、第２のＩＤＬＥ検出部）である。４０５は第２のＩ
ＤＬＥ検出部４０４の出力（以下、第２のＩＤＬＥ検出
信号）で、アクセラレータ部３０１が処理を実行中でな
くＣＰＵ１０１からアクセラレータ部３０１への動作指
示要求がないことを検出した場合にローレベルを出力
し、それ以外の場合にハイレベルになる。４０５は第２
のＣＣＬＫ制御部で、第２のＩＤＬＥ検出信号４０５が
ハイレベルの時にはＣＣＬＫ１０４をそのままアクセラ
レータ部３０１に供給する。第２のＩＤＬＥ検出信号４
０５がローレベルの時にはローレベル信号をアクセラレ
ータ部３０１にクロックとして供給する。
【００５８】以上のように構成された表示制御装置につ
いて、以下その動作を説明する。まず、クロック発生部
１０３は、ＣＰＵアクセス処理部１０６の動作クロック
であるＣＣＬＫ１０４と表示処理部１１２の動作クロッ
クであるＤＣＬＫ１０５を発生する。ＣＰＵ１０１は、
ＣＰＵコマンド処理部１１０に表示を行うために、ＤＣ
ＬＫ１０５を動作させるように指示する。その結果、Ｄ
ＣＬＫ制御部１１１は、クロック発生部１０３で発生し
たＤＣＬＫ１０５をそのまま表示処理部１１２に送る。
このため、表示処理部１１２では、メモリ１０２よりデ
ータをリードし、表示装置１１３に対してデータを出力
する。
いて、以下その動作を説明する。まず、クロック発生部
１０３は、ＣＰＵアクセス処理部１０６の動作クロック
であるＣＣＬＫ１０４と表示処理部１１２の動作クロッ
クであるＤＣＬＫ１０５を発生する。ＣＰＵ１０１は、
ＣＰＵコマンド処理部１１０に表示を行うために、ＤＣ
ＬＫ１０５を動作させるように指示する。その結果、Ｄ
ＣＬＫ制御部１１１は、クロック発生部１０３で発生し
たＤＣＬＫ１０５をそのまま表示処理部１１２に送る。
このため、表示処理部１１２では、メモリ１０２よりデ
ータをリードし、表示装置１１３に対してデータを出力
する。
【００５９】ＣＰＵ１０１がメモリライト要求を発生す
ると、第１のＩＤＬＥ検出部４０１では第１のＩＤＬＥ
検出信号４０２にハイレベルを出力する。第１のＣＣＬ
Ｋ制御部４０３では第１のＩＤＬＥ検出信号４０２がハ
イレベルなので、ＣＣＬＫ１０４をそのままＣＰＵアク
セス処理部１０６に出力する。ＣＰＵアクセス処理部１
０６ではＣＰＵ１０１の要求に従ってメモリ１０２に対
するライト処理を行う。
ると、第１のＩＤＬＥ検出部４０１では第１のＩＤＬＥ
検出信号４０２にハイレベルを出力する。第１のＣＣＬ
Ｋ制御部４０３では第１のＩＤＬＥ検出信号４０２がハ
イレベルなので、ＣＣＬＫ１０４をそのままＣＰＵアク
セス処理部１０６に出力する。ＣＰＵアクセス処理部１
０６ではＣＰＵ１０１の要求に従ってメモリ１０２に対
するライト処理を行う。
【００６０】また、ＣＰＵ１０１がアクセラレータ部３
０１に対して動作指示を行うと、第２のＩＤＬＥ検出部
４０４では第２のＩＤＬＥ検出信号４０５にハイレベル
を出力する。第２のＣＣＬＫ制御部４０６では第２のＩ
ＤＬＥ検出信号４０５がハイレベルなので、ＣＣＬＫ１
０４をそのままアクセラレータ部３０１に出力する。ア
クセラレータ部３０１は登録されている内容に従ってメ
モリ１０２をリードおよびライトする。
０１に対して動作指示を行うと、第２のＩＤＬＥ検出部
４０４では第２のＩＤＬＥ検出信号４０５にハイレベル
を出力する。第２のＣＣＬＫ制御部４０６では第２のＩ
ＤＬＥ検出信号４０５がハイレベルなので、ＣＣＬＫ１
０４をそのままアクセラレータ部３０１に出力する。ア
クセラレータ部３０１は登録されている内容に従ってメ
モリ１０２をリードおよびライトする。
【００６１】いま、ＣＰＵ１０１が表示制御装置への処
理を終了すると、ＣＰＵアクセス処理部１０６およびア
クセラレータ部３０１は、メモリ２０１に対して何も処
理を行っておらず、ＣＰＵ１０１からの要求を待ってい
る状態になる。第１のＩＤＬＥ検出部４０１では、ＣＰ
Ｕアクセス処理部１０６がメモリ２０１に対する処理を
行っておらず、かつＣＰＵ１０１からもメモリ１０２へ
のリードライト要求が発生していない状態になるため、
第１のＩＤＬＥ検出信号４０２にローレベルを出力す
る。第１のＣＣＬＫ制御部４０３ではクロックとしてロ
ーレベル信号をＣＰＵアクセス処理部１０６に出力し、
ＣＰＵアクセス処理部１０６は動作を停止する。
理を終了すると、ＣＰＵアクセス処理部１０６およびア
クセラレータ部３０１は、メモリ２０１に対して何も処
理を行っておらず、ＣＰＵ１０１からの要求を待ってい
る状態になる。第１のＩＤＬＥ検出部４０１では、ＣＰ
Ｕアクセス処理部１０６がメモリ２０１に対する処理を
行っておらず、かつＣＰＵ１０１からもメモリ１０２へ
のリードライト要求が発生していない状態になるため、
第１のＩＤＬＥ検出信号４０２にローレベルを出力す
る。第１のＣＣＬＫ制御部４０３ではクロックとしてロ
ーレベル信号をＣＰＵアクセス処理部１０６に出力し、
ＣＰＵアクセス処理部１０６は動作を停止する。
【００６２】第２のＩＤＬＥ検出部４０４では、アクセ
ラレータ部３０１がメモリ２０１に対する処理を行って
おらず、かつＣＰＵ１０１からも、アクセラレータ部３
０１への動作指示要求が発生していない状態になるた
め、第２のＩＤＬＥ検出信号４０５にローレベルを出力
する。第２のＣＣＬＫ制御部４０６ではクロックとして
ローレベル信号をアクセラレータ部３０１に出力し、ア
クセラレータ部３０１は動作を停止する。
ラレータ部３０１がメモリ２０１に対する処理を行って
おらず、かつＣＰＵ１０１からも、アクセラレータ部３
０１への動作指示要求が発生していない状態になるた
め、第２のＩＤＬＥ検出信号４０５にローレベルを出力
する。第２のＣＣＬＫ制御部４０６ではクロックとして
ローレベル信号をアクセラレータ部３０１に出力し、ア
クセラレータ部３０１は動作を停止する。
【００６３】ＣＰＵ１０１からメモリへのリードライト
要求が発生すると、第１のＩＤＬＥ検出部４０１では第
１のＩＤＬＥ検出信号４０２にハイレベルを出力し、第
１のＣＣＬＫ制御部４０３ではＣＣＬＫ１０４をそのま
まＣＰＵアクセス処理部１０６に出力し、動作状態にな
る。ＣＰＵ１０１からアクセラレータ部３０１への動作
指示要求が発生すると、第２のＩＤＬＥ検出部４０４で
は第２のＩＤＬＥ検出信号４０５にハイレベルを出力
し、第２のＣＣＬＫ制御部４０６ではＣＣＬＫ１０４を
そのままアクセラレータ部３０１に出力し、動作状態に
なる。
要求が発生すると、第１のＩＤＬＥ検出部４０１では第
１のＩＤＬＥ検出信号４０２にハイレベルを出力し、第
１のＣＣＬＫ制御部４０３ではＣＣＬＫ１０４をそのま
まＣＰＵアクセス処理部１０６に出力し、動作状態にな
る。ＣＰＵ１０１からアクセラレータ部３０１への動作
指示要求が発生すると、第２のＩＤＬＥ検出部４０４で
は第２のＩＤＬＥ検出信号４０５にハイレベルを出力
し、第２のＣＣＬＫ制御部４０６ではＣＣＬＫ１０４を
そのままアクセラレータ部３０１に出力し、動作状態に
なる。
【００６４】表示装置１１３の表示を止めて表示制御装
置を低消費電力モードにするときには、ソフトウェア的
にＣＰＵ１０１がＣＰＵコマンド処理部１１０にＤＣＬ
Ｋ１０５を停止させる指示を出力する。このような指示
を出力すると、ＤＣＬＫ制御部１１１にてクロックとし
てローレベル信号を表示処理部１１２に出力し、表示処
理部１１２の動作を停止させ、表示処理部１１２および
表示装置１１３による電力の浪費を抑える。
置を低消費電力モードにするときには、ソフトウェア的
にＣＰＵ１０１がＣＰＵコマンド処理部１１０にＤＣＬ
Ｋ１０５を停止させる指示を出力する。このような指示
を出力すると、ＤＣＬＫ制御部１１１にてクロックとし
てローレベル信号を表示処理部１１２に出力し、表示処
理部１１２の動作を停止させ、表示処理部１１２および
表示装置１１３による電力の浪費を抑える。
【００６５】なお、上記のＤＣＬＫ１０５を停止させる
指示、ならびにその停止を解除する指示は第１の実施の
形態の場合と同様である。以上のように、この実施の形
態によれば、ＣＰＵアクセス処理部１０６においてメモ
リ１０２からの読み出しおよびメモリ１０２への書き込
みのいずれの処理も実行中でなく、かつＣＰＵ１０１よ
りメモリ読み出しおよび書き込みの要求がない状態であ
ることを検出する第１のＩＤＬＥ検出部４０１と、アク
セラレータ部３０１においてメモリ１０２からの読み出
しおよび書き込みのいずれの処理も実行中でなく、かつ
ＣＰＵ１０１より動作指示がない状態であることを検出
する第２のＩＤＬＥ検出部４０４と、第１のＩＤＬＥ検
出部４０１が非動作状態であることを検出した場合にＣ
ＰＵアクセス処理部１０６へのクロック供給を停止させ
る第１のＣＣＬＫ制御部４０３と、第２のＩＤＬＥ検出
部４０４が非動作状態であることを検出した場合にアク
セラレータ部３０１へのクロック供給を停止させる第２
のＣＣＬＫ制御部４０６を設け、ＣＰＵアクセス処理部
１０６にて処理を実行中ではなく、ＣＰＵ１０１からメ
モリ読み出しまたは書き込み要求がない状態を検出した
ときに、ＣＰＵアクセス処理部１０６へのクロック供給
を停止させ、またアクセラレータ部３０１にて処理を実
行中ではなく、ＣＰＵ１０１からアクセラレータ部３０
１への動作指示がないことを検出したときに、アクセラ
レータ部３０１へのクロック供給を停止させるようにし
たので、ＣＰＵ１０１からのメモリリードライト要求が
ないときには、ＣＰＵアクセス処理部１０６の消費電力
を、またアクセラレータ部３０１が動作していないとき
にはアクセラレータ部３０１の消費電力を別々に低減さ
せることができるため、第３の実施の形態の表示制御装
置よりもさらに表示制御装置全体の消費電力を低減させ
ることができる。
指示、ならびにその停止を解除する指示は第１の実施の
形態の場合と同様である。以上のように、この実施の形
態によれば、ＣＰＵアクセス処理部１０６においてメモ
リ１０２からの読み出しおよびメモリ１０２への書き込
みのいずれの処理も実行中でなく、かつＣＰＵ１０１よ
りメモリ読み出しおよび書き込みの要求がない状態であ
ることを検出する第１のＩＤＬＥ検出部４０１と、アク
セラレータ部３０１においてメモリ１０２からの読み出
しおよび書き込みのいずれの処理も実行中でなく、かつ
ＣＰＵ１０１より動作指示がない状態であることを検出
する第２のＩＤＬＥ検出部４０４と、第１のＩＤＬＥ検
出部４０１が非動作状態であることを検出した場合にＣ
ＰＵアクセス処理部１０６へのクロック供給を停止させ
る第１のＣＣＬＫ制御部４０３と、第２のＩＤＬＥ検出
部４０４が非動作状態であることを検出した場合にアク
セラレータ部３０１へのクロック供給を停止させる第２
のＣＣＬＫ制御部４０６を設け、ＣＰＵアクセス処理部
１０６にて処理を実行中ではなく、ＣＰＵ１０１からメ
モリ読み出しまたは書き込み要求がない状態を検出した
ときに、ＣＰＵアクセス処理部１０６へのクロック供給
を停止させ、またアクセラレータ部３０１にて処理を実
行中ではなく、ＣＰＵ１０１からアクセラレータ部３０
１への動作指示がないことを検出したときに、アクセラ
レータ部３０１へのクロック供給を停止させるようにし
たので、ＣＰＵ１０１からのメモリリードライト要求が
ないときには、ＣＰＵアクセス処理部１０６の消費電力
を、またアクセラレータ部３０１が動作していないとき
にはアクセラレータ部３０１の消費電力を別々に低減さ
せることができるため、第３の実施の形態の表示制御装
置よりもさらに表示制御装置全体の消費電力を低減させ
ることができる。
【００６６】なお、上記第４の実施の形態において、Ｃ
ＰＵアクセス処理部１０６とアクセラレータ部３０１と
表示処理部１１２のクロックはそれぞれ任意のクロック
でよい。また、第１、第２のＩＤＬＥ検出信号４０２，
４０５は説明の中で用いた極性を反転させてもかまわな
い。また、ＣＰＵ１０１が実行するソフトウェア上でも
う一つのタイマを構成し、表示装置１１３上の画面の更
新が止まってからの経過時間を測定し、上記の表示処理
部１１２の動作停止までの時間よりさらに長い所定時間
（例えば２０〜３０分程度）が経過したときに、ＣＰＵ
１０１等を動作させる主電源を自動的に落とすようにし
てもよい。
ＰＵアクセス処理部１０６とアクセラレータ部３０１と
表示処理部１１２のクロックはそれぞれ任意のクロック
でよい。また、第１、第２のＩＤＬＥ検出信号４０２，
４０５は説明の中で用いた極性を反転させてもかまわな
い。また、ＣＰＵ１０１が実行するソフトウェア上でも
う一つのタイマを構成し、表示装置１１３上の画面の更
新が止まってからの経過時間を測定し、上記の表示処理
部１１２の動作停止までの時間よりさらに長い所定時間
（例えば２０〜３０分程度）が経過したときに、ＣＰＵ
１０１等を動作させる主電源を自動的に落とすようにし
てもよい。
【００６７】〔第５の実施の形態（請求項５に対応）〕
図５に本発明の第５の実施の形態の表示制御装置のブロ
ック図を示す。図５において、符号１０１から１０６ま
で、および符号１１０から１１３までの構成は第１の実
施の形態と同じである。３０１はアクセラレータ部で、
ＣＰＵ１０１により、メモリ１０２への処理内容をあら
かじめ登録しておく。５０１はＣＰＵアクセス処理部１
０６とアクセラレータ部３０１から処理状態とＣＰＵ１
０１からメモリ読み出しおよび書き込み要求またはアク
セラレータ部３０１への動作指示要求を入力し、ＣＰＵ
アクセス処理部１０６とアクセラレータ部３０１が処理
を実行中でなくＣＰＵ１０１からメモリ読み出しおよび
書き込み要求またはアクセラレータ部３０１への動作指
示要求がないことを検出する非動作状態検出部（以下、
ＩＤＬＥ検出部）である。５０２はＩＤＬＥ検出部５０
１の出力（以下、ＩＤＬＥ検出信号）で、ＣＰＵアクセ
ス処理部１０６とアクセラレータ部３０１が処理を実行
中でなくＣＰＵ１０１からメモリ読み出しおよび書き込
み要求またはアクセラレータ部３０１への動作指示要求
がないことを検出した場合にローレベルをそれ以外の場
合にハイレベルになる。
図５に本発明の第５の実施の形態の表示制御装置のブロ
ック図を示す。図５において、符号１０１から１０６ま
で、および符号１１０から１１３までの構成は第１の実
施の形態と同じである。３０１はアクセラレータ部で、
ＣＰＵ１０１により、メモリ１０２への処理内容をあら
かじめ登録しておく。５０１はＣＰＵアクセス処理部１
０６とアクセラレータ部３０１から処理状態とＣＰＵ１
０１からメモリ読み出しおよび書き込み要求またはアク
セラレータ部３０１への動作指示要求を入力し、ＣＰＵ
アクセス処理部１０６とアクセラレータ部３０１が処理
を実行中でなくＣＰＵ１０１からメモリ読み出しおよび
書き込み要求またはアクセラレータ部３０１への動作指
示要求がないことを検出する非動作状態検出部（以下、
ＩＤＬＥ検出部）である。５０２はＩＤＬＥ検出部５０
１の出力（以下、ＩＤＬＥ検出信号）で、ＣＰＵアクセ
ス処理部１０６とアクセラレータ部３０１が処理を実行
中でなくＣＰＵ１０１からメモリ読み出しおよび書き込
み要求またはアクセラレータ部３０１への動作指示要求
がないことを検出した場合にローレベルをそれ以外の場
合にハイレベルになる。
【００６８】５０３はＣＣＬＫ１０４をカウントするカ
ウンタであり、特許請求の範囲における非動作状態カウ
ンタ部に対応し、あらかじめＣＰＵ１０１により所定の
値を設定しておき、ＩＤＬＥ検出信号５０２が設定され
た値より長い時間連続してローレベルが出力されている
こと、すなわち、カウント値が設定した値に達したこ
と、もしくはその値を超えたことを検出すると、ＣＣＬ
Ｋ制御部５０４にてクロックを停止する信号を出力す
る。また、ＩＤＬＥ検出信号５０２がハイレベルである
か、もしくはローレベルの期間が設定された値よりも短
い場合に、ＣＣＬＫ制御部５０４にてＣＣＬＫ１０４を
動作させる信号を出力する。
ウンタであり、特許請求の範囲における非動作状態カウ
ンタ部に対応し、あらかじめＣＰＵ１０１により所定の
値を設定しておき、ＩＤＬＥ検出信号５０２が設定され
た値より長い時間連続してローレベルが出力されている
こと、すなわち、カウント値が設定した値に達したこ
と、もしくはその値を超えたことを検出すると、ＣＣＬ
Ｋ制御部５０４にてクロックを停止する信号を出力す
る。また、ＩＤＬＥ検出信号５０２がハイレベルである
か、もしくはローレベルの期間が設定された値よりも短
い場合に、ＣＣＬＫ制御部５０４にてＣＣＬＫ１０４を
動作させる信号を出力する。
【００６９】５０４はＣＣＬＫクロック制御部で、カウ
ンタ５０３がクロック動作信号を出力している時にはＣ
ＣＬＫ１０４をそのままＣＰＵアクセス部１０６および
アクセラレータ部３０１に供給する。カウンタ５０３が
クロックを停止させる信号を出力している時には、クロ
ックとしてローレベル信号をＣＰＵアクセス部１０６お
よびアクセラレータ部３０１にクロックとして供給す
る。
ンタ５０３がクロック動作信号を出力している時にはＣ
ＣＬＫ１０４をそのままＣＰＵアクセス部１０６および
アクセラレータ部３０１に供給する。カウンタ５０３が
クロックを停止させる信号を出力している時には、クロ
ックとしてローレベル信号をＣＰＵアクセス部１０６お
よびアクセラレータ部３０１にクロックとして供給す
る。
【００７０】以上のように構成された表示制御装置につ
いて、以下その動作を説明する。まず、クロック発生部
１０３は、ＣＰＵアクセス処理部１０６の動作クロック
であるＣＣＬＫ１０４と表示処理部１１２の動作クロッ
クであるＤＣＬＫ１０５を発生する。ＣＰＵ１０１は、
ＣＰＵコマンド処理部１１０に表示を行うために、ＤＣ
ＬＫ１０５を動作させるように指示する。その結果、Ｄ
ＣＬＫ制御部１１１は、クロック発生部１０３で発生し
たＤＣＬＫ１０５をそのまま表示処理部１１２に送る。
このため、表示処理部１１２では、メモリ１０２よりデ
ータをリードし、表示装置１１３に対してデータを出力
する。
いて、以下その動作を説明する。まず、クロック発生部
１０３は、ＣＰＵアクセス処理部１０６の動作クロック
であるＣＣＬＫ１０４と表示処理部１１２の動作クロッ
クであるＤＣＬＫ１０５を発生する。ＣＰＵ１０１は、
ＣＰＵコマンド処理部１１０に表示を行うために、ＤＣ
ＬＫ１０５を動作させるように指示する。その結果、Ｄ
ＣＬＫ制御部１１１は、クロック発生部１０３で発生し
たＤＣＬＫ１０５をそのまま表示処理部１１２に送る。
このため、表示処理部１１２では、メモリ１０２よりデ
ータをリードし、表示装置１１３に対してデータを出力
する。
【００７１】ＣＰＵ１０１はあらかじめカウンタ５０３
に対して計数用の値として例えば３をライトする。ＣＰ
Ｕ１０１はメモリリードライト要求を出力し、ＣＰＵア
クセス処理部１０６にてメモリ１０２にリードライトを
行わせる。ＣＰＵアクセス処理部１０６もしくはアクセ
ラレータ部３０１が処理を行っている場合に、ＩＤＬＥ
検出部５０１では、ＩＤＬＥ検出信号５０２にハイレベ
ルを出力する。このため、カウンタ５０３はＣＣＬＫ制
御部５０４にクロックを動作させる信号を出力する。Ｃ
ＣＬＫ制御部５０４では、ＣＣＬＫ１０４をそのままＣ
ＰＵアクセス処理部１０６とアクセラレータ部３０１に
出力し、ＣＰＵアクセス処理部１０６とアクセラレータ
部３０１は動作状態となる。
に対して計数用の値として例えば３をライトする。ＣＰ
Ｕ１０１はメモリリードライト要求を出力し、ＣＰＵア
クセス処理部１０６にてメモリ１０２にリードライトを
行わせる。ＣＰＵアクセス処理部１０６もしくはアクセ
ラレータ部３０１が処理を行っている場合に、ＩＤＬＥ
検出部５０１では、ＩＤＬＥ検出信号５０２にハイレベ
ルを出力する。このため、カウンタ５０３はＣＣＬＫ制
御部５０４にクロックを動作させる信号を出力する。Ｃ
ＣＬＫ制御部５０４では、ＣＣＬＫ１０４をそのままＣ
ＰＵアクセス処理部１０６とアクセラレータ部３０１に
出力し、ＣＰＵアクセス処理部１０６とアクセラレータ
部３０１は動作状態となる。
【００７２】ＣＰＵ１０１よりのメモリリードライト要
求およびアクセラレータ部３０１への動作指示要求が止
まると、ＩＤＬＥ検出部５０１ではＣＰＵアクセス処理
部１０６とアクセラレータ部３０１がともに処理をして
いない状態を検出し、かつＣＰＵ１０１が新たなメモリ
リードライト要求およびアクセラレータ部３０１への動
作指示要求を発生していないことを検出すると、ＩＤＬ
Ｅ検出信号５０２にローレベルを出力する。これによ
り、カウンタ５０３は計数を開始し、ＣＣＬＫ１０４の
３クロックを計数した後、ＣＣＬＫ制御部５０４にクロ
ックを停止させる信号を出力する。ＣＰＵアクセス処理
部５０４ではクロックとしてローレベル信号をＣＰＵア
クセス処理部１０６とアクセラレータ部３０１に出力す
るため、ＣＰＵアクセス処理部１０６とアクセラレータ
部３０１の動作が停止する。
求およびアクセラレータ部３０１への動作指示要求が止
まると、ＩＤＬＥ検出部５０１ではＣＰＵアクセス処理
部１０６とアクセラレータ部３０１がともに処理をして
いない状態を検出し、かつＣＰＵ１０１が新たなメモリ
リードライト要求およびアクセラレータ部３０１への動
作指示要求を発生していないことを検出すると、ＩＤＬ
Ｅ検出信号５０２にローレベルを出力する。これによ
り、カウンタ５０３は計数を開始し、ＣＣＬＫ１０４の
３クロックを計数した後、ＣＣＬＫ制御部５０４にクロ
ックを停止させる信号を出力する。ＣＰＵアクセス処理
部５０４ではクロックとしてローレベル信号をＣＰＵア
クセス処理部１０６とアクセラレータ部３０１に出力す
るため、ＣＰＵアクセス処理部１０６とアクセラレータ
部３０１の動作が停止する。
【００７３】また、ＣＰＵ１０１よりメモリアクセス要
求もしくはアクセラレータ部３０１への動作指示要求が
発生すると、ＩＤＬＥ検出部５０１ではＩＤＬＥ検出信
号５０２にハイレベルを出力し、カウンタ５０３ではＣ
ＣＬＫ制御部５０４にクロックを動作させる信号を出力
する。ＣＣＬＫ制御部５０４ではＣＰＵアクセス処理部
１０６とアクセラレータ部３０１へＣＣＬＫ１０４をそ
のまま出力するため、ＣＰＵアクセス処理部１０６とア
クセラレータ部３０１が動作状態になり、通常通りＣＰ
Ｕ１０１からの要求が処理される。
求もしくはアクセラレータ部３０１への動作指示要求が
発生すると、ＩＤＬＥ検出部５０１ではＩＤＬＥ検出信
号５０２にハイレベルを出力し、カウンタ５０３ではＣ
ＣＬＫ制御部５０４にクロックを動作させる信号を出力
する。ＣＣＬＫ制御部５０４ではＣＰＵアクセス処理部
１０６とアクセラレータ部３０１へＣＣＬＫ１０４をそ
のまま出力するため、ＣＰＵアクセス処理部１０６とア
クセラレータ部３０１が動作状態になり、通常通りＣＰ
Ｕ１０１からの要求が処理される。
【００７４】表示装置１１３の表示を止めて表示制御装
置を低消費電力モードにするときには、ソフトウェア的
にＣＰＵ１０１がＣＰＵコマンド処理部１１０にＤＣＬ
Ｋ１０５を停止させる指示を出力する。このような指示
を出力すると、ＤＣＬＫ制御部１１１にてクロックとし
てローレベル信号を表示処理部１１２に出力し、表示処
理部１１２の動作を停止させ、表示処理部１１２および
表示装置１１３による電力の浪費を抑える。
置を低消費電力モードにするときには、ソフトウェア的
にＣＰＵ１０１がＣＰＵコマンド処理部１１０にＤＣＬ
Ｋ１０５を停止させる指示を出力する。このような指示
を出力すると、ＤＣＬＫ制御部１１１にてクロックとし
てローレベル信号を表示処理部１１２に出力し、表示処
理部１１２の動作を停止させ、表示処理部１１２および
表示装置１１３による電力の浪費を抑える。
【００７５】なお、上記のＤＣＬＫ１０５を停止させる
指示、ならびにその停止を解除する指示は第１の実施の
形態の場合と同様である。以上のように、この実施の形
態によれば、ＣＰＵアクセス部１０６とアクセラレータ
部３０１がともにメモリ１０２からの読み出しおよび書
き込みのいずれの処理も実行中でなく、ＣＰＵ１０１か
らメモリ読み出しまたは書き込み要求およびアクセラレ
ータ部３０１への動作指示がないことを検出するＩＤＬ
Ｅ検出部５０１と、ＩＤＬＥ検出部５０１にて非動作状
態が連続している間クロックパルスの計数を行うカウン
タ５０３と、カウンタ５０３にて３までの計数が完了し
た時にＣＰＵアクセス処理部１０６とアクセラレータ部
３０１へのクロック供給を停止するＣＣＬＫ制御部５０
４を設け、ＣＰＵアクセス処理部１０６とアクセラレー
タ部３０１がともに処理を実行中でなく、ＣＰＵ１０１
からメモリ読み出しまたは書き込み要求およびアクセラ
レータ部３０１への動作指示がない状態を一定時間の間
連続して検出した場合にＣＰＵアクセス処理部１０６と
アクセラレータ部３０１へのクロック供給を停止させる
ことにより、ＣＰＵアクセス処理部１０６およびアクセ
ラレータ部３０１の無駄な動作を停止させることがで
き、したがって表示制御装置全体の消費電力を低減させ
ることができる。しかも、一定時間連続して検出した時
にＣＰＵアクセス処理部１０６およびアクセラレータ部
３０１へのクロック供給を停止させるので、クロック供
給の断続が頻繁に繰り返されることはなく、断続動作を
安定させることができる。
指示、ならびにその停止を解除する指示は第１の実施の
形態の場合と同様である。以上のように、この実施の形
態によれば、ＣＰＵアクセス部１０６とアクセラレータ
部３０１がともにメモリ１０２からの読み出しおよび書
き込みのいずれの処理も実行中でなく、ＣＰＵ１０１か
らメモリ読み出しまたは書き込み要求およびアクセラレ
ータ部３０１への動作指示がないことを検出するＩＤＬ
Ｅ検出部５０１と、ＩＤＬＥ検出部５０１にて非動作状
態が連続している間クロックパルスの計数を行うカウン
タ５０３と、カウンタ５０３にて３までの計数が完了し
た時にＣＰＵアクセス処理部１０６とアクセラレータ部
３０１へのクロック供給を停止するＣＣＬＫ制御部５０
４を設け、ＣＰＵアクセス処理部１０６とアクセラレー
タ部３０１がともに処理を実行中でなく、ＣＰＵ１０１
からメモリ読み出しまたは書き込み要求およびアクセラ
レータ部３０１への動作指示がない状態を一定時間の間
連続して検出した場合にＣＰＵアクセス処理部１０６と
アクセラレータ部３０１へのクロック供給を停止させる
ことにより、ＣＰＵアクセス処理部１０６およびアクセ
ラレータ部３０１の無駄な動作を停止させることがで
き、したがって表示制御装置全体の消費電力を低減させ
ることができる。しかも、一定時間連続して検出した時
にＣＰＵアクセス処理部１０６およびアクセラレータ部
３０１へのクロック供給を停止させるので、クロック供
給の断続が頻繁に繰り返されることはなく、断続動作を
安定させることができる。
【００７６】なお、上記第５の実施の形態において、Ｃ
ＰＵアクセス処理部１０６とアクセラレータ部３０１と
表示処理部１１２のクロックはそれぞれ任意のクロック
でよい。また、ＩＤＬＥ検出信号５０２は説明の中で用
いた極性を反転させてもかまわない。カウンタ５０３へ
の設定は任意の数でよい。また、ＣＰＵ１０１から設定
したが、表示制御装置にて固定値としてもよい。
ＰＵアクセス処理部１０６とアクセラレータ部３０１と
表示処理部１１２のクロックはそれぞれ任意のクロック
でよい。また、ＩＤＬＥ検出信号５０２は説明の中で用
いた極性を反転させてもかまわない。カウンタ５０３へ
の設定は任意の数でよい。また、ＣＰＵ１０１から設定
したが、表示制御装置にて固定値としてもよい。
【００７７】また、ＣＰＵ１０１が実行するソフトウェ
ア上でもう一つのタイマを構成し、表示装置１１３上の
画面の更新が止まってからの経過時間を測定し、上記の
表示処理部１１２の動作停止までの時間よりさらに長い
所定時間（例えば２０〜３０分程度）が経過したとき
に、ＣＰＵ１０１等を動作させる主電源を自動的に落と
すようにしてもよい。
ア上でもう一つのタイマを構成し、表示装置１１３上の
画面の更新が止まってからの経過時間を測定し、上記の
表示処理部１１２の動作停止までの時間よりさらに長い
所定時間（例えば２０〜３０分程度）が経過したとき
に、ＣＰＵ１０１等を動作させる主電源を自動的に落と
すようにしてもよい。
【００７８】〔第６の実施の形態（請求項６に対応）〕
図６に本発明の第６の実施の形態の表示制御装置のブロ
ック図を示す。図６において、符号１０１から１０６ま
で、および符号１１０から１１３までの構成は第１の実
施の形態と同じである。３０１はアクセラレータ部で、
ＣＰＵ１０１により、メモリ１０２への処理内容をあら
かじめ登録しておく。
図６に本発明の第６の実施の形態の表示制御装置のブロ
ック図を示す。図６において、符号１０１から１０６ま
で、および符号１１０から１１３までの構成は第１の実
施の形態と同じである。３０１はアクセラレータ部で、
ＣＰＵ１０１により、メモリ１０２への処理内容をあら
かじめ登録しておく。
【００７９】６０１はＣＰＵアクセス処理部１０６の処
理状態とＣＰＵ１０１からメモリ読み出しおよび書き込
み要求を入力し、ＣＰＵアクセス処理部１０６が処理を
実行中でなくＣＰＵ１０１からメモリ読み出しおよび書
き込み要求がないことを検出する第１の非動作状態検出
部（以下、第１のＩＤＬＥ検出部）である。６０２は第
１のＩＤＬＥ検出部６０１の出力（以下、第１のＩＤＬ
Ｅ検出信号）で、ＣＰＵアクセス処理部１０６が処理を
実行中でなくＣＰＵ１０１からメモリ読み出しおよび書
き込み要求がないことを検出した場合にローレベルをそ
れ以外の場合にハイレベルになる。
理状態とＣＰＵ１０１からメモリ読み出しおよび書き込
み要求を入力し、ＣＰＵアクセス処理部１０６が処理を
実行中でなくＣＰＵ１０１からメモリ読み出しおよび書
き込み要求がないことを検出する第１の非動作状態検出
部（以下、第１のＩＤＬＥ検出部）である。６０２は第
１のＩＤＬＥ検出部６０１の出力（以下、第１のＩＤＬ
Ｅ検出信号）で、ＣＰＵアクセス処理部１０６が処理を
実行中でなくＣＰＵ１０１からメモリ読み出しおよび書
き込み要求がないことを検出した場合にローレベルをそ
れ以外の場合にハイレベルになる。
【００８０】６０３は第１のカウンタであり、特許請求
の範囲における第１の非動作状態カウンタ部に対応し、
あらかじめＣＰＵ１０１により所定の値を設定してお
き、第１のＩＤＬＥ検出信号６０２が設定された値より
長い時間連続してローレベルが出力されていること、す
なわち、カウント値が設定した値に達したこと、もしく
はその値を超えたことを検出すると、第１のＣＣＬＫ制
御部６０４にてクロックを停止する信号を出力し、第１
のＩＤＬＥ検出信号６０２がハイレベルもしくはローレ
ベルの期間が設定された値よりも短い場合に、第１のＣ
ＣＬＫ制御部６０４にてクロックを動作させる信号を出
力する。
の範囲における第１の非動作状態カウンタ部に対応し、
あらかじめＣＰＵ１０１により所定の値を設定してお
き、第１のＩＤＬＥ検出信号６０２が設定された値より
長い時間連続してローレベルが出力されていること、す
なわち、カウント値が設定した値に達したこと、もしく
はその値を超えたことを検出すると、第１のＣＣＬＫ制
御部６０４にてクロックを停止する信号を出力し、第１
のＩＤＬＥ検出信号６０２がハイレベルもしくはローレ
ベルの期間が設定された値よりも短い場合に、第１のＣ
ＣＬＫ制御部６０４にてクロックを動作させる信号を出
力する。
【００８１】６０４は第１のＣＣＬＫクロック制御部
で、カウンタ６０３がクロック動作信号を出力している
時にはＣＣＬＫ１０４をそのままＣＰＵアクセス部１０
６に供給する。第１のカウンタ６０３がクロックを停止
させる信号を出力している時には、クロックとしてロー
レベル信号をＣＰＵアクセス部１０６に供給する。６０
５はアクセラレータ部３０１の処理状態とＣＰＵ１０１
からアクセラレータ部３０１への動作指示要求を入力
し、アクセラレータ部３０１が処理を実行中でなくＣＰ
Ｕ１０１からアクセラレータ部３０１への動作指示要求
がないことを検出する第２の非動作状態検出部（以下、
第２のＩＤＬＥ検出部）である。６０６は第２のＩＤＬ
Ｅ検出部６０５の出力（以下、第２のＩＤＬＥ検出信
号）で、アクセラレータ部３０１が処理を実行中でなく
ＣＰＵ１０１からアクセラレータ部３０１への動作指示
要求がないことを検出した場合にローレベルをそれ以外
の場合にハイレベルになる。
で、カウンタ６０３がクロック動作信号を出力している
時にはＣＣＬＫ１０４をそのままＣＰＵアクセス部１０
６に供給する。第１のカウンタ６０３がクロックを停止
させる信号を出力している時には、クロックとしてロー
レベル信号をＣＰＵアクセス部１０６に供給する。６０
５はアクセラレータ部３０１の処理状態とＣＰＵ１０１
からアクセラレータ部３０１への動作指示要求を入力
し、アクセラレータ部３０１が処理を実行中でなくＣＰ
Ｕ１０１からアクセラレータ部３０１への動作指示要求
がないことを検出する第２の非動作状態検出部（以下、
第２のＩＤＬＥ検出部）である。６０６は第２のＩＤＬ
Ｅ検出部６０５の出力（以下、第２のＩＤＬＥ検出信
号）で、アクセラレータ部３０１が処理を実行中でなく
ＣＰＵ１０１からアクセラレータ部３０１への動作指示
要求がないことを検出した場合にローレベルをそれ以外
の場合にハイレベルになる。
【００８２】６０７は第２のカウンタであり、特許請求
の範囲における第２の非動作状態カウンタ部に対応し、
あらかじめＣＰＵ１０１により所定の値を設定してお
き、第２のＩＤＬＥ検出信号６０６が設定された値より
長い時間連続してローレベルが出力されていること、す
なわち、カウント値が設定した値に達したこと、もしく
はその値を超えたことを検出すると、第２のＣＣＬＫ制
御部６０８にてクロックを停止する信号を出力し、第２
のＩＤＬＥ検出信号６０６がハイレベルもしくはローレ
ベルの期間が設定された値よりも短い場合に、第２のＣ
ＣＬＫ制御部６０８にてクロックを動作させる信号を出
力する。
の範囲における第２の非動作状態カウンタ部に対応し、
あらかじめＣＰＵ１０１により所定の値を設定してお
き、第２のＩＤＬＥ検出信号６０６が設定された値より
長い時間連続してローレベルが出力されていること、す
なわち、カウント値が設定した値に達したこと、もしく
はその値を超えたことを検出すると、第２のＣＣＬＫ制
御部６０８にてクロックを停止する信号を出力し、第２
のＩＤＬＥ検出信号６０６がハイレベルもしくはローレ
ベルの期間が設定された値よりも短い場合に、第２のＣ
ＣＬＫ制御部６０８にてクロックを動作させる信号を出
力する。
【００８３】６０８は第２のＣＣＬＫクロック制御部
で、カウンタ６０７がクロック動作信号を出力している
時にはＣＣＬＫ１０４をそのままアクセラレータ部３０
１に供給する。第２のカウンタ６０７がクロックを停止
させる信号を出力している時には、クロックとしてロー
レベル信号をアクセラレータ部３０１に供給する。以上
のように構成された表示制御装置について、以下その動
作を説明する。
で、カウンタ６０７がクロック動作信号を出力している
時にはＣＣＬＫ１０４をそのままアクセラレータ部３０
１に供給する。第２のカウンタ６０７がクロックを停止
させる信号を出力している時には、クロックとしてロー
レベル信号をアクセラレータ部３０１に供給する。以上
のように構成された表示制御装置について、以下その動
作を説明する。
【００８４】まず、クロック発生部１０３は、ＣＰＵア
クセス処理部１０６の動作クロックであるＣＣＬＫ１０
４と表示処理部１１２の動作クロックであるＤＣＬＫ１
０５を発生する。ＣＰＵ１０１は、ＣＰＵコマンド処理
部１１０に表示を行うために、ＤＣＬＫ１０５を動作さ
せるように指示する。その結果、ＤＣＬＫ制御部１１１
は、クロック発生部１０３で発生したＤＣＬＫ１０５を
そのまま表示処理部１１２に送る。このため、表示処理
部１１２では、メモリ１０２よりデータをリードし、表
示装置１１３に対してデータを出力する。
クセス処理部１０６の動作クロックであるＣＣＬＫ１０
４と表示処理部１１２の動作クロックであるＤＣＬＫ１
０５を発生する。ＣＰＵ１０１は、ＣＰＵコマンド処理
部１１０に表示を行うために、ＤＣＬＫ１０５を動作さ
せるように指示する。その結果、ＤＣＬＫ制御部１１１
は、クロック発生部１０３で発生したＤＣＬＫ１０５を
そのまま表示処理部１１２に送る。このため、表示処理
部１１２では、メモリ１０２よりデータをリードし、表
示装置１１３に対してデータを出力する。
【００８５】ＣＰＵ１０１はあらかじめ第１のカウンタ
６０３に対して計数用の値３をライトし、第２のカウン
タ６０７に対して計数用の値５をライトする。ＣＰＵ１
０１がメモリライト要求を発生すると、第１のＩＤＬＥ
検出部６０１では第１のＩＤＬＥ検出信号６０２にハイ
レベルを出力する。第１のカウンタ６０７では、第１の
ＩＤＬＥ検出信号６０２がハイレベルなので、第１のＣ
ＣＬＫ制御部６０４にクロックを動作させる信号を出力
する。第１のＣＣＬＫ制御部６０４ではＣＣＬＫ１０４
をそのままＣＰＵアクセス処理部１０６に出力する。Ｃ
ＰＵアクセス処理部１０６ではＣＰＵ１０１の要求に従
ってメモリ１０２に対するライト処理を行う。
６０３に対して計数用の値３をライトし、第２のカウン
タ６０７に対して計数用の値５をライトする。ＣＰＵ１
０１がメモリライト要求を発生すると、第１のＩＤＬＥ
検出部６０１では第１のＩＤＬＥ検出信号６０２にハイ
レベルを出力する。第１のカウンタ６０７では、第１の
ＩＤＬＥ検出信号６０２がハイレベルなので、第１のＣ
ＣＬＫ制御部６０４にクロックを動作させる信号を出力
する。第１のＣＣＬＫ制御部６０４ではＣＣＬＫ１０４
をそのままＣＰＵアクセス処理部１０６に出力する。Ｃ
ＰＵアクセス処理部１０６ではＣＰＵ１０１の要求に従
ってメモリ１０２に対するライト処理を行う。
【００８６】また、ＣＰＵ１０１がアクセラレータ部３
０１に対して動作指示を行うと、第２のＩＤＬＥ検出部
６０５では第２のＩＤＬＥ検出信号６０６にハイレベル
を出力する。第２のカウンタ６０７では、第２のＩＤＬ
Ｅ検出信号６０６がハイレベルなので、第２のＣＣＬＫ
制御部６０８にクロックを動作させる信号を出力する。
第２のＣＣＬＫ制御部６０８ではＣＣＬＫ１０４をその
ままアクセラレータ部３０１に出力する。アクセラレー
タ部３０１は登録されている内容に従ってメモリ１０２
をリードおよびライトする。
０１に対して動作指示を行うと、第２のＩＤＬＥ検出部
６０５では第２のＩＤＬＥ検出信号６０６にハイレベル
を出力する。第２のカウンタ６０７では、第２のＩＤＬ
Ｅ検出信号６０６がハイレベルなので、第２のＣＣＬＫ
制御部６０８にクロックを動作させる信号を出力する。
第２のＣＣＬＫ制御部６０８ではＣＣＬＫ１０４をその
ままアクセラレータ部３０１に出力する。アクセラレー
タ部３０１は登録されている内容に従ってメモリ１０２
をリードおよびライトする。
【００８７】いま、ＣＰＵ１０１が表示制御装置への処
理を終了すると、ＣＰＵアクセス処理部１０６およびア
クセラレータ部３０１はメモリ２０１に対して何も処理
を行っておらず、ＣＰＵ１０１からの要求を待っている
状態になる。第１のＩＤＬＥ検出部６０１では、ＣＰＵ
アクセス処理部１０６がメモリ２０１に対する処理を行
っておらず、かつＣＰＵ１０１からもメモリへのリード
ライト要求が発生していない状態になるため、第１のＩ
ＤＬＥ検出信号６０２にローレベルを出力する。これに
より、第１のカウンタ６０３は計数を開始し、ＣＣＬＫ
１０４の３クロックを計数した後、第１のＣＣＬＫ制御
部６０４にクロックを停止させる信号を出力する。第１
のＣＣＬＫ制御部４０３ではクロックとしてローレベル
信号をＣＰＵアクセス処理部１０６に出力しＣＰＵアク
セス処理部１０６は動作を停止する。
理を終了すると、ＣＰＵアクセス処理部１０６およびア
クセラレータ部３０１はメモリ２０１に対して何も処理
を行っておらず、ＣＰＵ１０１からの要求を待っている
状態になる。第１のＩＤＬＥ検出部６０１では、ＣＰＵ
アクセス処理部１０６がメモリ２０１に対する処理を行
っておらず、かつＣＰＵ１０１からもメモリへのリード
ライト要求が発生していない状態になるため、第１のＩ
ＤＬＥ検出信号６０２にローレベルを出力する。これに
より、第１のカウンタ６０３は計数を開始し、ＣＣＬＫ
１０４の３クロックを計数した後、第１のＣＣＬＫ制御
部６０４にクロックを停止させる信号を出力する。第１
のＣＣＬＫ制御部４０３ではクロックとしてローレベル
信号をＣＰＵアクセス処理部１０６に出力しＣＰＵアク
セス処理部１０６は動作を停止する。
【００８８】第２のＩＤＬＥ検出部６０５では、アクセ
ラレータ部３０１がメモリ２０１に対する処理を行って
おらず、かつＣＰＵ１０１からもアクセラレータ部３０
１に対して動作指示要求を発生していない状態になるた
め、第２のＩＤＬＥ検出信号６０６にローレベルを出力
する。これにより、第２のカウンタ６０７は計数を開始
し、ＣＣＬＫ１０４の５クロックを計数した後、第２の
ＣＣＬＫ制御部６０８にクロックを停止させる信号を出
力する。第２のＣＣＬＫ制御部６０８ではクロックとし
てローレベル信号をアクセラレータ部３０１に出力し、
アクセラレータ部３０１は動作を停止する。
ラレータ部３０１がメモリ２０１に対する処理を行って
おらず、かつＣＰＵ１０１からもアクセラレータ部３０
１に対して動作指示要求を発生していない状態になるた
め、第２のＩＤＬＥ検出信号６０６にローレベルを出力
する。これにより、第２のカウンタ６０７は計数を開始
し、ＣＣＬＫ１０４の５クロックを計数した後、第２の
ＣＣＬＫ制御部６０８にクロックを停止させる信号を出
力する。第２のＣＣＬＫ制御部６０８ではクロックとし
てローレベル信号をアクセラレータ部３０１に出力し、
アクセラレータ部３０１は動作を停止する。
【００８９】ＣＰＵ１０１からメモリへのリードライト
要求が発生すると、第１のＩＤＬＥ検出部６０１では第
１のＩＤＬＥ検出信号６０２にハイレベルを出力し、第
１のカウンタ６０３が第１のＣＣＬＫ制御部６０４にク
ロック動作させる信号を出力するため、第１のＣＣＬＫ
制御部６０４ではＣＣＬＫ１０４をそのままＣＰＵアク
セス処理部１０６に出力し、動作状態になる。
要求が発生すると、第１のＩＤＬＥ検出部６０１では第
１のＩＤＬＥ検出信号６０２にハイレベルを出力し、第
１のカウンタ６０３が第１のＣＣＬＫ制御部６０４にク
ロック動作させる信号を出力するため、第１のＣＣＬＫ
制御部６０４ではＣＣＬＫ１０４をそのままＣＰＵアク
セス処理部１０６に出力し、動作状態になる。
【００９０】ＣＰＵ１０１からアクセラレータ部３０１
への動作指示要求が発生すると、第２のＩＤＬＥ検出部
６０５では第２のＩＤＬＥ検出信号６０６にハイレベル
を出力し、第２のカウンタ６０７が第２のＣＣＬＫ制御
部６０８にクロック動作させる信号を出力するため、第
２のＣＣＬＫ制御部６０８ではＣＣＬＫ１０４をそのま
まアクセラレータ部３０１に出力し、動作状態になる。
への動作指示要求が発生すると、第２のＩＤＬＥ検出部
６０５では第２のＩＤＬＥ検出信号６０６にハイレベル
を出力し、第２のカウンタ６０７が第２のＣＣＬＫ制御
部６０８にクロック動作させる信号を出力するため、第
２のＣＣＬＫ制御部６０８ではＣＣＬＫ１０４をそのま
まアクセラレータ部３０１に出力し、動作状態になる。
【００９１】表示装置１１３の表示を止めて表示制御装
置を低消費電力モードにするときには、ソフトウェア的
にＣＰＵ１０１がＣＰＵコマンド処理部１１０にＤＣＬ
Ｋ１０５を停止させる指示を出力する。このような指示
を出力すると、ＤＣＬＫ制御部１１１にてクロックとし
てローレベル信号を表示処理部１１２に出力し、表示処
理部１１２の動作を停止させ、表示処理部１１２および
表示装置１１３による電力の浪費を抑える。
置を低消費電力モードにするときには、ソフトウェア的
にＣＰＵ１０１がＣＰＵコマンド処理部１１０にＤＣＬ
Ｋ１０５を停止させる指示を出力する。このような指示
を出力すると、ＤＣＬＫ制御部１１１にてクロックとし
てローレベル信号を表示処理部１１２に出力し、表示処
理部１１２の動作を停止させ、表示処理部１１２および
表示装置１１３による電力の浪費を抑える。
【００９２】なお、上記のＤＣＬＫ１０５を停止させる
指示、ならびにその停止を解除する指示は第１の実施の
形態の場合と同様である。以上のように、この実施の形
態によれば、ＣＰＵアクセス処理部１０６にてメモリ１
０２からの読み出しおよびメモリ１０２への書き込みの
いずれの処理も実行中でなく、かつＣＰＵ１０１からメ
モリ読み出しまたは書き込み要求がないことを検出する
第１のＩＤＬＥ検出部６０１と、アクセラレータ部３０
１がメモリ１０２からの読み出しおよびメモリ１０２へ
の書き込みのいずれの処理も実行中でなく、かつＣＰＵ
１０１からアクセラレータ部３０１への動作指示がない
ことを検出する第２のＩＤＬＥ検出部６０５と、第１の
ＩＤＬＥ検出部６０１にて非動作状態が連続している間
クロックパルスの計数を行う第１のカウンタ６０３と、
第２のＩＤＬＥ検出部６０５にて非動作状態が連続して
いる間クロックパルスの計数を行う第２のカウンタ６０
７と、第１のカウンタ６０３にて３までの計数が完了し
た時にＣＰＵアクセス処理部１０６へのクロック供給を
停止する第１のＣＣＬＫ制御部６０４と、第２のカウン
タ６０７にて５までの計数が完了した時にアクセラレー
タ部３０１へのクロック供給を停止する第２のＣＣＬＫ
制御部６０８を設け、ＣＰＵアクセス処理部１０６にて
処理を実行中ではなく、ＣＰＵ１０１からメモリ読み出
しまたは書き込み要求がない状態を検出したときに、Ｃ
ＰＵアクセス処理部１０６へのクロック供給を停止さ
せ、またアクセラレータ部３０１にて処理を実行中では
なく、ＣＰＵ１０１からアクセラレータ部３０１への動
作指示がないことを検出したときに、アクセラレータ部
３０１へのクロック供給を停止させることによって、Ｃ
ＰＵアクセス処理部１０６およびアクセラレータ部３０
１の無駄な動作を停止させることができ、しかも、ＣＰ
Ｕアクセス処理部１０６およびアクセラレータ部３０１
へのクロック供給の停止を独立に行えるようにしている
ので、すなわち、ＣＰＵ１０１からのメモリリードライ
ト要求がないときには、ＣＰＵアクセス処理部１０６の
消費電力を、アクセラレータ部３０１が動作していない
ときにはアクセラレータ部３０１の消費電力を別々に低
減させることができるので、第５の実施の形態に比べ
て、表示制御装置全体の消費電力をいっそう低減させる
ことができる。さらに、一定時間連続して検出した時に
ＣＰＵアクセス処理部１０６およびアクセラレータ部３
０１３０１へのクロック供給を停止させるので、クロッ
ク供給の断続が頻繁に繰り返されることはなく、断続動
作を安定させることができる。
指示、ならびにその停止を解除する指示は第１の実施の
形態の場合と同様である。以上のように、この実施の形
態によれば、ＣＰＵアクセス処理部１０６にてメモリ１
０２からの読み出しおよびメモリ１０２への書き込みの
いずれの処理も実行中でなく、かつＣＰＵ１０１からメ
モリ読み出しまたは書き込み要求がないことを検出する
第１のＩＤＬＥ検出部６０１と、アクセラレータ部３０
１がメモリ１０２からの読み出しおよびメモリ１０２へ
の書き込みのいずれの処理も実行中でなく、かつＣＰＵ
１０１からアクセラレータ部３０１への動作指示がない
ことを検出する第２のＩＤＬＥ検出部６０５と、第１の
ＩＤＬＥ検出部６０１にて非動作状態が連続している間
クロックパルスの計数を行う第１のカウンタ６０３と、
第２のＩＤＬＥ検出部６０５にて非動作状態が連続して
いる間クロックパルスの計数を行う第２のカウンタ６０
７と、第１のカウンタ６０３にて３までの計数が完了し
た時にＣＰＵアクセス処理部１０６へのクロック供給を
停止する第１のＣＣＬＫ制御部６０４と、第２のカウン
タ６０７にて５までの計数が完了した時にアクセラレー
タ部３０１へのクロック供給を停止する第２のＣＣＬＫ
制御部６０８を設け、ＣＰＵアクセス処理部１０６にて
処理を実行中ではなく、ＣＰＵ１０１からメモリ読み出
しまたは書き込み要求がない状態を検出したときに、Ｃ
ＰＵアクセス処理部１０６へのクロック供給を停止さ
せ、またアクセラレータ部３０１にて処理を実行中では
なく、ＣＰＵ１０１からアクセラレータ部３０１への動
作指示がないことを検出したときに、アクセラレータ部
３０１へのクロック供給を停止させることによって、Ｃ
ＰＵアクセス処理部１０６およびアクセラレータ部３０
１の無駄な動作を停止させることができ、しかも、ＣＰ
Ｕアクセス処理部１０６およびアクセラレータ部３０１
へのクロック供給の停止を独立に行えるようにしている
ので、すなわち、ＣＰＵ１０１からのメモリリードライ
ト要求がないときには、ＣＰＵアクセス処理部１０６の
消費電力を、アクセラレータ部３０１が動作していない
ときにはアクセラレータ部３０１の消費電力を別々に低
減させることができるので、第５の実施の形態に比べ
て、表示制御装置全体の消費電力をいっそう低減させる
ことができる。さらに、一定時間連続して検出した時に
ＣＰＵアクセス処理部１０６およびアクセラレータ部３
０１３０１へのクロック供給を停止させるので、クロッ
ク供給の断続が頻繁に繰り返されることはなく、断続動
作を安定させることができる。
【００９３】なお、上記第６の実施の形態において、Ｃ
ＰＵアクセス処理部１０６とアクセラレータ部３０１と
表示処理部１１２のクロックはそれぞれ任意のクロック
でよい。また、第１、第２のＩＤＬＥ検出信号６０２，
６０６は説明の中で用いた極性を反転させてもかまわな
い。第１、第２のカウンタ６０３，６０７への設定は任
意の数でよい。また、ＣＰＵ１０１から設定したが、表
示制御装置にて固定値としてもよい。
ＰＵアクセス処理部１０６とアクセラレータ部３０１と
表示処理部１１２のクロックはそれぞれ任意のクロック
でよい。また、第１、第２のＩＤＬＥ検出信号６０２，
６０６は説明の中で用いた極性を反転させてもかまわな
い。第１、第２のカウンタ６０３，６０７への設定は任
意の数でよい。また、ＣＰＵ１０１から設定したが、表
示制御装置にて固定値としてもよい。
【００９４】また、ＣＰＵ１０１が実行するソフトウェ
ア上でもう一つのタイマを構成し、表示装置１１３上の
画面の更新が止まってからの経過時間を測定し、上記の
表示処理部１１２の動作停止までの時間よりさらに長い
所定時間（例えば２０〜３０分程度）が経過したとき
に、ＣＰＵ１０１等を動作させる主電源を自動的に落と
すようにしてもよい。
ア上でもう一つのタイマを構成し、表示装置１１３上の
画面の更新が止まってからの経過時間を測定し、上記の
表示処理部１１２の動作停止までの時間よりさらに長い
所定時間（例えば２０〜３０分程度）が経過したとき
に、ＣＰＵ１０１等を動作させる主電源を自動的に落と
すようにしてもよい。
【００９５】〔第７の実施の形態（請求項７に対応）〕
図７に本発明の第７の実施の形態の表示制御装置のブロ
ック図を示す。図７において、符号１０１から１０６ま
で、および符号１１０から１１３までの構成は第１の実
施の形態と同じである。７０１はＣＰＵ１０１からの指
示によりクロック発生部１０３のＣＣＬＫ１０４を停止
もしくは動作させてＣＰＵアクセス処理部１０６にクロ
ック供給を行うＣＣＬＫ制御部である。
図７に本発明の第７の実施の形態の表示制御装置のブロ
ック図を示す。図７において、符号１０１から１０６ま
で、および符号１１０から１１３までの構成は第１の実
施の形態と同じである。７０１はＣＰＵ１０１からの指
示によりクロック発生部１０３のＣＣＬＫ１０４を停止
もしくは動作させてＣＰＵアクセス処理部１０６にクロ
ック供給を行うＣＣＬＫ制御部である。
【００９６】以上のように構成された表示制御装置につ
いて、以下その動作を説明する。まず、ＣＰＵ１０１
は、ＣＣＬＫ制御部７０１にＣＣＬＫ１０４を動作状態
にするように指示をする。これにより、ＣＣＬＫ１０４
がそのままＣＰＵアクセス処理部１０６に供給される。
この後、ＣＰＵ１０１は、メモリ読み出しまたは書き込
み要求を発生し、ＣＰＵアクセス処理部１０６にて処理
が行われ、メモリ１０２からの読み出しまたはメモリ１
０２への書き込みを行う。表示制御装置を低消費電力状
態にするには、ＣＰＵ１０１がＣＣＬＫ制御部７０１に
ＣＣＬＫ１０４を停止させる指示を発生する。この後、
ＣＣＬＫ制御部７０１はクロックとしてローレベルの信
号をＣＰＵアクセス処理部１０６に出力し、動作が停止
する。
いて、以下その動作を説明する。まず、ＣＰＵ１０１
は、ＣＣＬＫ制御部７０１にＣＣＬＫ１０４を動作状態
にするように指示をする。これにより、ＣＣＬＫ１０４
がそのままＣＰＵアクセス処理部１０６に供給される。
この後、ＣＰＵ１０１は、メモリ読み出しまたは書き込
み要求を発生し、ＣＰＵアクセス処理部１０６にて処理
が行われ、メモリ１０２からの読み出しまたはメモリ１
０２への書き込みを行う。表示制御装置を低消費電力状
態にするには、ＣＰＵ１０１がＣＣＬＫ制御部７０１に
ＣＣＬＫ１０４を停止させる指示を発生する。この後、
ＣＣＬＫ制御部７０１はクロックとしてローレベルの信
号をＣＰＵアクセス処理部１０６に出力し、動作が停止
する。
【００９７】再度動作させるためには、ＣＰＵ１０１に
てＣＣＬＫ制御部７０１にＣＣＬＫ１０４を動作させる
ように指示することで、ＣＣＬＫ１０４がＣＰＵアクセ
ス処理部１０６に供給され、動作が再開する。なお、上
記のＣＣＬＫ１０４を動作状態にする指示および、ＣＣ
ＬＫ１０４を停止させる指示は、ＣＰＵ１０１のソフト
ウェアによって作成するが、具体的には、例えばメイン
ルーチンから表示ルーチンへジャンプする命令の直前に
ＣＣＬＫ１０４を動作状態にするコマンドを挿入し、表
示ルーチンからメインルーチンへ復帰する命令の直前に
ＣＣＬＫ１０４を停止させるコマンドを挿入しておけば
よい。それらのコマンドを受け取ってＣＰＵアクセス処
理部１０６を制御するＣＣＬＫ制御部７０１は、ＣＰＵ
１０１からのコマンドを保持するラッチと、このラッチ
の出力のハイレベル、ローレベルに応じてＣＣＬＫ１０
４を通過または遮断するゲートとで構成できる。
てＣＣＬＫ制御部７０１にＣＣＬＫ１０４を動作させる
ように指示することで、ＣＣＬＫ１０４がＣＰＵアクセ
ス処理部１０６に供給され、動作が再開する。なお、上
記のＣＣＬＫ１０４を動作状態にする指示および、ＣＣ
ＬＫ１０４を停止させる指示は、ＣＰＵ１０１のソフト
ウェアによって作成するが、具体的には、例えばメイン
ルーチンから表示ルーチンへジャンプする命令の直前に
ＣＣＬＫ１０４を動作状態にするコマンドを挿入し、表
示ルーチンからメインルーチンへ復帰する命令の直前に
ＣＣＬＫ１０４を停止させるコマンドを挿入しておけば
よい。それらのコマンドを受け取ってＣＰＵアクセス処
理部１０６を制御するＣＣＬＫ制御部７０１は、ＣＰＵ
１０１からのコマンドを保持するラッチと、このラッチ
の出力のハイレベル、ローレベルに応じてＣＣＬＫ１０
４を通過または遮断するゲートとで構成できる。
【００９８】表示装置１１３の表示を止めて表示制御装
置を低消費電力モードにするときには、ソフトウェア的
にＣＰＵ１０１がＣＰＵコマンド処理部１１０にＤＣＬ
Ｋ１０５を停止させる指示を出力する。このような指示
を出力すると、ＤＣＬＫ制御部１１１にてクロックとし
てローレベル信号を表示処理部１１２に出力し、表示処
理部１１２の動作を停止させ、表示処理部１１２および
表示装置１１３による電力の浪費を抑える。
置を低消費電力モードにするときには、ソフトウェア的
にＣＰＵ１０１がＣＰＵコマンド処理部１１０にＤＣＬ
Ｋ１０５を停止させる指示を出力する。このような指示
を出力すると、ＤＣＬＫ制御部１１１にてクロックとし
てローレベル信号を表示処理部１１２に出力し、表示処
理部１１２の動作を停止させ、表示処理部１１２および
表示装置１１３による電力の浪費を抑える。
【００９９】なお、上記のＤＣＬＫ１０５を停止させる
指示、ならびにその停止を解除する指示は第１の実施の
形態の場合と同様である。以上のように、この実施の形
態によれば、ＣＰＵ１０１からの指示によりＣＰＵアク
セス処理部１０６へのクロック供給を停止させるＣＣＬ
Ｋ制御部７０１を設け、ＣＰＵ１０１からソフトウェア
的にＣＣＬＫ制御部７０１の制御を行って、ＣＰＵアク
セス処理部１０６へのクロック供給を停止させることに
より、ＣＰＵアクセス処理部１０６の無駄な動作を停止
させることができ、したがって表示制御装置全体の消費
電力を低減させることができる。消費電力を低減させる
ことができる。
指示、ならびにその停止を解除する指示は第１の実施の
形態の場合と同様である。以上のように、この実施の形
態によれば、ＣＰＵ１０１からの指示によりＣＰＵアク
セス処理部１０６へのクロック供給を停止させるＣＣＬ
Ｋ制御部７０１を設け、ＣＰＵ１０１からソフトウェア
的にＣＣＬＫ制御部７０１の制御を行って、ＣＰＵアク
セス処理部１０６へのクロック供給を停止させることに
より、ＣＰＵアクセス処理部１０６の無駄な動作を停止
させることができ、したがって表示制御装置全体の消費
電力を低減させることができる。消費電力を低減させる
ことができる。
【０１００】なお、上記第７の実施の形態において、Ｃ
ＰＵアクセス処理部１０６と表示処理部１１２のクロッ
クはそれぞれ任意のクロックでよい。また、ＣＰＵ１０
１が実行するソフトウェア上でもう一つのタイマを構成
し、表示装置１１３上の画面の更新が止まってからの経
過時間を測定し、上記の表示処理部１１２の動作停止ま
での時間よりさらに長い所定時間（例えば２０〜３０分
程度）が経過したときに、ＣＰＵ１０１等を動作させる
主電源を自動的に落とすようにしてもよい。〔第８の実
施の形態（請求項８に対応）〕図８に本発明の第８の実
施の形態の表示制御装置のブロック図を示す。図８にお
いて、符号１０１から１０６まで、および符号１１０か
ら１１３までの構成は第１の実施の形態と同じである。
３０１はＣＰＵ１０１により登録された内容に従いメモ
リ１０２に書き込みもしくは読み出しを行うアクセラレ
ータ部である。８０１はＣＰＵ１０１からの指示により
クロック発生部１０３のＣＣＬＫ１０４を停止もしくは
動作させてＣＰＵアクセス処理部１０６とアクセラレー
タ部３０１にＣＣＬＫ１０４の供給を行うＣＣＬＫ制御
部である。
ＰＵアクセス処理部１０６と表示処理部１１２のクロッ
クはそれぞれ任意のクロックでよい。また、ＣＰＵ１０
１が実行するソフトウェア上でもう一つのタイマを構成
し、表示装置１１３上の画面の更新が止まってからの経
過時間を測定し、上記の表示処理部１１２の動作停止ま
での時間よりさらに長い所定時間（例えば２０〜３０分
程度）が経過したときに、ＣＰＵ１０１等を動作させる
主電源を自動的に落とすようにしてもよい。〔第８の実
施の形態（請求項８に対応）〕図８に本発明の第８の実
施の形態の表示制御装置のブロック図を示す。図８にお
いて、符号１０１から１０６まで、および符号１１０か
ら１１３までの構成は第１の実施の形態と同じである。
３０１はＣＰＵ１０１により登録された内容に従いメモ
リ１０２に書き込みもしくは読み出しを行うアクセラレ
ータ部である。８０１はＣＰＵ１０１からの指示により
クロック発生部１０３のＣＣＬＫ１０４を停止もしくは
動作させてＣＰＵアクセス処理部１０６とアクセラレー
タ部３０１にＣＣＬＫ１０４の供給を行うＣＣＬＫ制御
部である。
【０１０１】以上のように構成された表示制御装置につ
いて、以下その動作を説明する。まず、ＣＰＵ１０１は
ＣＣＬＫ制御部８０１にＣＣＬＫ１０４を動作状態にす
るように指示をする。これにより、ＣＣＬＫ１０４がそ
のままＣＰＵアクセス処理部１０６とアクセラレータ部
３０１に供給される。この後、ＣＰＵ１０１はメモリ読
み出しまたは書き込み要求を発生し、ＣＰＵアクセス処
理部１０６にて処理が行われ、メモリ１０２に読み出し
またはメモリへの書き込みを行う。また、ＣＰＵ１０１
からの指示によりアクセラレータ部３０１ではメモリ１
０２に対する処理が行われる。
いて、以下その動作を説明する。まず、ＣＰＵ１０１は
ＣＣＬＫ制御部８０１にＣＣＬＫ１０４を動作状態にす
るように指示をする。これにより、ＣＣＬＫ１０４がそ
のままＣＰＵアクセス処理部１０６とアクセラレータ部
３０１に供給される。この後、ＣＰＵ１０１はメモリ読
み出しまたは書き込み要求を発生し、ＣＰＵアクセス処
理部１０６にて処理が行われ、メモリ１０２に読み出し
またはメモリへの書き込みを行う。また、ＣＰＵ１０１
からの指示によりアクセラレータ部３０１ではメモリ１
０２に対する処理が行われる。
【０１０２】表示制御装置を低消費電力状態にするに
は、ＣＰＵ１０１がＣＣＬＫ制御部８０１にＣＣＬＫ１
０４を停止させる指示を発生する。この後、ＣＣＬＫ制
御部８０１はクロックとしてローレベルの信号をＣＰＵ
アクセス処理部１０６とアクセラレータ部３０１に出力
し、動作が停止する。再度動作させるためには、ＣＰＵ
１０１にてＣＣＬＫ制御部８０１にＣＣＬＫ１０４を動
作させるように指示することで、ＣＣＬＫ１０４がＣＰ
Ｕアクセス処理部１０６とアクセラレータ部３０１に供
給され、動作が再開する。
は、ＣＰＵ１０１がＣＣＬＫ制御部８０１にＣＣＬＫ１
０４を停止させる指示を発生する。この後、ＣＣＬＫ制
御部８０１はクロックとしてローレベルの信号をＣＰＵ
アクセス処理部１０６とアクセラレータ部３０１に出力
し、動作が停止する。再度動作させるためには、ＣＰＵ
１０１にてＣＣＬＫ制御部８０１にＣＣＬＫ１０４を動
作させるように指示することで、ＣＣＬＫ１０４がＣＰ
Ｕアクセス処理部１０６とアクセラレータ部３０１に供
給され、動作が再開する。
【０１０３】表示装置１１３の表示を止めて表示制御装
置を低消費電力モードにするときには、ソフトウェア的
にＣＰＵ１０１がＣＰＵコマンド処理部１１０にＤＣＬ
Ｋ１０５を停止させる指示を出力する。このような指示
を出力すると、ＤＣＬＫ制御部１１１にてクロックとし
てローレベル信号を表示処理部１１２に出力し、表示処
理部１１２の動作を停止させ、表示処理部１１２および
表示装置１１３による電力の浪費を抑える。
置を低消費電力モードにするときには、ソフトウェア的
にＣＰＵ１０１がＣＰＵコマンド処理部１１０にＤＣＬ
Ｋ１０５を停止させる指示を出力する。このような指示
を出力すると、ＤＣＬＫ制御部１１１にてクロックとし
てローレベル信号を表示処理部１１２に出力し、表示処
理部１１２の動作を停止させ、表示処理部１１２および
表示装置１１３による電力の浪費を抑える。
【０１０４】なお、上記のＤＣＬＫ１０５を停止させる
指示、ならびにその停止を解除する指示は第１の実施の
形態の場合と同様である。以上のように、この実施の形
態によれば、ＣＰＵ１０１からの指示によりＣＰＵアク
セス処理部１０６とアクセラレータ部３０１へのクロッ
ク供給を停止させるＣＣＬＫ制御部８０１を設け、ＣＰ
Ｕ１０１からソフトウェア的にＣＣＬＫ制御部８０１の
制御を行って、ＣＰＵアクセス処理部１０６とアクセラ
レータ部３０１へのクロック供給を停止させることによ
り、ＣＰＵアクセス処理部１０６とアクセラレータ部３
０１の無駄な動作を停止させることができ、したがって
表示制御装置全体の消費電力を低減させることができ
る。
指示、ならびにその停止を解除する指示は第１の実施の
形態の場合と同様である。以上のように、この実施の形
態によれば、ＣＰＵ１０１からの指示によりＣＰＵアク
セス処理部１０６とアクセラレータ部３０１へのクロッ
ク供給を停止させるＣＣＬＫ制御部８０１を設け、ＣＰ
Ｕ１０１からソフトウェア的にＣＣＬＫ制御部８０１の
制御を行って、ＣＰＵアクセス処理部１０６とアクセラ
レータ部３０１へのクロック供給を停止させることによ
り、ＣＰＵアクセス処理部１０６とアクセラレータ部３
０１の無駄な動作を停止させることができ、したがって
表示制御装置全体の消費電力を低減させることができ
る。
【０１０５】なお、上記第８の実施の形態において、Ｃ
ＰＵアクセス処理部１０６とアクセラレータ部３０１と
表示処理部１１２のクロックはそれぞれ任意のクロック
でよい。また、ＣＰＵ１０１が実行するソフトウェア上
でもう一つのタイマを構成し、表示装置１１３上の画面
の更新が止まってからの経過時間を測定し、上記の表示
処理部１１２の動作停止までの時間よりさらに長い所定
時間（例えば２０〜３０分程度）が経過したときに、Ｃ
ＰＵ１０１等を動作させる主電源を自動的に落とすよう
にしてもよい。
ＰＵアクセス処理部１０６とアクセラレータ部３０１と
表示処理部１１２のクロックはそれぞれ任意のクロック
でよい。また、ＣＰＵ１０１が実行するソフトウェア上
でもう一つのタイマを構成し、表示装置１１３上の画面
の更新が止まってからの経過時間を測定し、上記の表示
処理部１１２の動作停止までの時間よりさらに長い所定
時間（例えば２０〜３０分程度）が経過したときに、Ｃ
ＰＵ１０１等を動作させる主電源を自動的に落とすよう
にしてもよい。
【０１０６】〔第９の実施の形態（請求項９に対応）〕
図９に本発明の第９の実施の形態の表示制御装置のブロ
ック図を示す。図９において、符号１０１から１０６ま
で、および符号１１０から１１３までの構成は第１の実
施の形態と同じである。３０１はＣＰＵ１０１により登
録された内容に従いメモリ１０２に書き込みもしくは読
み出しを行うアクセラレータ部である。９０１はＣＰＵ
１０１からの指示によりクロック発生部１０３のＣＣＬ
Ｋ１０４を停止もしくは動作させてＣＰＵアクセス処理
部１０６へＣＣＬＫ１０４の供給を行う第１のＣＣＬＫ
制御部である。９０２はＣＰＵ１０１からの指示により
クロック発生部１０３のＣＣＬＫ１０４を停止もしくは
動作させてアクセラレータ部３０１にＣＣＬＫ１０４の
供給を行うＣＣＬＫ制御部である。
図９に本発明の第９の実施の形態の表示制御装置のブロ
ック図を示す。図９において、符号１０１から１０６ま
で、および符号１１０から１１３までの構成は第１の実
施の形態と同じである。３０１はＣＰＵ１０１により登
録された内容に従いメモリ１０２に書き込みもしくは読
み出しを行うアクセラレータ部である。９０１はＣＰＵ
１０１からの指示によりクロック発生部１０３のＣＣＬ
Ｋ１０４を停止もしくは動作させてＣＰＵアクセス処理
部１０６へＣＣＬＫ１０４の供給を行う第１のＣＣＬＫ
制御部である。９０２はＣＰＵ１０１からの指示により
クロック発生部１０３のＣＣＬＫ１０４を停止もしくは
動作させてアクセラレータ部３０１にＣＣＬＫ１０４の
供給を行うＣＣＬＫ制御部である。
【０１０７】以上のように構成された表示制御装置につ
いて、以下その動作を説明する。まず、ＣＰＵ１０１は
第１のＣＣＬＫ制御部９０１にＣＣＬＫ１０４を動作状
態にするように指示をする。これにより、ＣＣＬＫ１０
４がそのままＣＰＵアクセス処理部１０６に供給され
る。この後、ＣＰＵ１０１はメモリ読み出しまたは書き
込み要求を発生し、ＣＰＵアクセス処理部１０６にて処
理が行われ、メモリ１０２に読み出しまたはメモリへの
書き込みを行う。
いて、以下その動作を説明する。まず、ＣＰＵ１０１は
第１のＣＣＬＫ制御部９０１にＣＣＬＫ１０４を動作状
態にするように指示をする。これにより、ＣＣＬＫ１０
４がそのままＣＰＵアクセス処理部１０６に供給され
る。この後、ＣＰＵ１０１はメモリ読み出しまたは書き
込み要求を発生し、ＣＰＵアクセス処理部１０６にて処
理が行われ、メモリ１０２に読み出しまたはメモリへの
書き込みを行う。
【０１０８】ＣＰＵ１０１はアクセラレータ部を動作さ
せるために、第２のＣＣＬＫ制御部９０２にＣＣＬＫ１
０４を動作状態にするように指示をする。これにより、
ＣＣＬＫ１０４がアクセラレータ部３０１に供給され
る。この後、ＣＰＵ１０１からの指示によりアクセラレ
ータ部３０１ではメモリ１０２に対する処理が行われ
る。
せるために、第２のＣＣＬＫ制御部９０２にＣＣＬＫ１
０４を動作状態にするように指示をする。これにより、
ＣＣＬＫ１０４がアクセラレータ部３０１に供給され
る。この後、ＣＰＵ１０１からの指示によりアクセラレ
ータ部３０１ではメモリ１０２に対する処理が行われ
る。
【０１０９】表示制御装置を低消費電力状態にするに
は、ＣＰＵ１０１が第１のＣＣＬＫ制御部９０１にＣＣ
ＬＫ１０４を停止させる指示を発生する。この後、ＣＣ
ＬＫ制御部９０１はクロックとしてローレベルの信号を
ＣＰＵアクセス処理部１０６に出力し、ＣＰＵアクセス
処理部１０６の動作が停止する。また、ＣＰＵ１０１が
第２のＣＣＬＫ制御部９０２にＣＣＬＫ１０４を停止さ
せる指示を発生する。この後、ＣＣＬＫ制御部９０２は
クロックとしてローレベルの信号をアクセラレータ部３
０１に出力し、アクセラレータ部３０１の動作が停止す
る。
は、ＣＰＵ１０１が第１のＣＣＬＫ制御部９０１にＣＣ
ＬＫ１０４を停止させる指示を発生する。この後、ＣＣ
ＬＫ制御部９０１はクロックとしてローレベルの信号を
ＣＰＵアクセス処理部１０６に出力し、ＣＰＵアクセス
処理部１０６の動作が停止する。また、ＣＰＵ１０１が
第２のＣＣＬＫ制御部９０２にＣＣＬＫ１０４を停止さ
せる指示を発生する。この後、ＣＣＬＫ制御部９０２は
クロックとしてローレベルの信号をアクセラレータ部３
０１に出力し、アクセラレータ部３０１の動作が停止す
る。
【０１１０】再度動作させるためには、ＣＰＵ１０１に
て第１のＣＣＬＫ制御部９０１にＣＣＬＫ１０４を動作
させるように指示することで、ＣＣＬＫ１０４がＣＰＵ
アクセス処理部１０６に供給され、第２のＣＣＬＫ制御
部９０２に指示することにより、アクセラレータ部３０
１に供給され、動作が再開する。表示装置１１３の表示
を止めて表示制御装置を低消費電力モードにするときに
は、ソフトウェア的にＣＰＵ１０１がＣＰＵコマンド処
理部１１０にＤＣＬＫ１０５を停止させる指示を出力す
る。このような指示を出力すると、ＤＣＬＫ制御部１１
１にてクロックとしてローレベル信号を表示処理部１１
２に出力し、表示処理部１１２の動作を停止させ、表示
処理部１１２および表示装置１１３による電力の浪費を
抑える。
て第１のＣＣＬＫ制御部９０１にＣＣＬＫ１０４を動作
させるように指示することで、ＣＣＬＫ１０４がＣＰＵ
アクセス処理部１０６に供給され、第２のＣＣＬＫ制御
部９０２に指示することにより、アクセラレータ部３０
１に供給され、動作が再開する。表示装置１１３の表示
を止めて表示制御装置を低消費電力モードにするときに
は、ソフトウェア的にＣＰＵ１０１がＣＰＵコマンド処
理部１１０にＤＣＬＫ１０５を停止させる指示を出力す
る。このような指示を出力すると、ＤＣＬＫ制御部１１
１にてクロックとしてローレベル信号を表示処理部１１
２に出力し、表示処理部１１２の動作を停止させ、表示
処理部１１２および表示装置１１３による電力の浪費を
抑える。
【０１１１】なお、上記のＤＣＬＫ１０５を停止させる
指示、ならびにその停止を解除する指示は第１の実施の
形態の場合と同様である。以上のように、この実施の形
態によれば、ＣＰＵ１０１からの指示によりＣＰＵアク
セス処理部１０６へのクロック供給を停止させる第１の
ＣＣＬＫ制御部９０１と、ＣＰＵ１０１からの指示によ
りアクセラレータ部３０１へのクロック供給を停止させ
る第２のＣＣＬＫ制御部９０２を設け、ＣＰＵ１０１か
らソフトウェア的に第１および第２のＣＣＬＫ制御部９
０１，９０２の制御を行って、ＣＰＵアクセス処理部１
０６へのクロック供給とアクセラレータ部３０１へのク
ロック供給を停止させることにより、ＣＰＵアクセス処
理部１０６とアクセラレータ部３０１の無駄な動作を停
止させることができ、しかも、ＣＰＵアクセス処理部１
０６およびアクセラレータ部３０１へのクロック供給の
停止を独立に行えるようにしているので、表示制御装置
全体の消費電力を第８の実施の形態よりいっそう低減さ
せることができる。
指示、ならびにその停止を解除する指示は第１の実施の
形態の場合と同様である。以上のように、この実施の形
態によれば、ＣＰＵ１０１からの指示によりＣＰＵアク
セス処理部１０６へのクロック供給を停止させる第１の
ＣＣＬＫ制御部９０１と、ＣＰＵ１０１からの指示によ
りアクセラレータ部３０１へのクロック供給を停止させ
る第２のＣＣＬＫ制御部９０２を設け、ＣＰＵ１０１か
らソフトウェア的に第１および第２のＣＣＬＫ制御部９
０１，９０２の制御を行って、ＣＰＵアクセス処理部１
０６へのクロック供給とアクセラレータ部３０１へのク
ロック供給を停止させることにより、ＣＰＵアクセス処
理部１０６とアクセラレータ部３０１の無駄な動作を停
止させることができ、しかも、ＣＰＵアクセス処理部１
０６およびアクセラレータ部３０１へのクロック供給の
停止を独立に行えるようにしているので、表示制御装置
全体の消費電力を第８の実施の形態よりいっそう低減さ
せることができる。
【０１１２】なお、上記第９の実施の形態において、Ｃ
ＰＵアクセス処理部１０６とアクセラレータ部３０１と
表示処理部１１２のクロックはそれぞれ任意のクロック
でよい。また、ＣＰＵ１０１が実行するソフトウェア上
でもう一つのタイマを構成し、表示装置１１３上の画面
の更新が止まってからの経過時間を測定し、上記の表示
処理部１１２の動作停止までの時間よりさらに長い所定
時間（例えば２０〜３０分程度）が経過したときに、Ｃ
ＰＵ１０１等を動作させる主電源を自動的に落とすよう
にしてもよい。
ＰＵアクセス処理部１０６とアクセラレータ部３０１と
表示処理部１１２のクロックはそれぞれ任意のクロック
でよい。また、ＣＰＵ１０１が実行するソフトウェア上
でもう一つのタイマを構成し、表示装置１１３上の画面
の更新が止まってからの経過時間を測定し、上記の表示
処理部１１２の動作停止までの時間よりさらに長い所定
時間（例えば２０〜３０分程度）が経過したときに、Ｃ
ＰＵ１０１等を動作させる主電源を自動的に落とすよう
にしてもよい。
【０１１３】
【発明の効果】請求項１記載の表示制御装置によれば、
ＣＰＵからメモリ読み出しもしくは書き込み要求がな
く、かつＣＰＵアクセス処理部においてメモリからの読
み出しおよび書き込みのいずれの処理もしていない状態
であることを検出する非動作状態検出部と、非動作状態
検出部が非動作状態であることを検出した場合にＣＰＵ
アクセス処理部へのクロック供給を停止させるクロック
制御部とを設けたことにより、ＣＰＵアクセス処理部の
無駄な動作を停止させることができ、したがって表示制
御装置全体の消費電力を低減させることができる。
ＣＰＵからメモリ読み出しもしくは書き込み要求がな
く、かつＣＰＵアクセス処理部においてメモリからの読
み出しおよび書き込みのいずれの処理もしていない状態
であることを検出する非動作状態検出部と、非動作状態
検出部が非動作状態であることを検出した場合にＣＰＵ
アクセス処理部へのクロック供給を停止させるクロック
制御部とを設けたことにより、ＣＰＵアクセス処理部の
無駄な動作を停止させることができ、したがって表示制
御装置全体の消費電力を低減させることができる。
【０１１４】請求項２記載の表示制御装置によれば、Ｃ
ＰＵからメモリ読み出しまたは書き込み要求がなく、か
つＣＰＵアクセス処理部でメモリからの読み出しおよび
メモリへの書き込みのいずれの処理も実行中でないこと
を検出する非動作状態検出部と、非動作状態検出部にて
非動作状態が連続している間クロックパルスの計数を行
う非動作状態カウンタ部と、非動作状態カウンタ部にて
所定値までの計数が完了した時にＣＰＵアクセス処理部
へのクロック供給を停止するクロック制御部とを設けた
ことにより、ＣＰＵアクセス処理部の無駄な動作を停止
させることができ、したがって表示制御装置全体の消費
電力を低減させることができる。しかも、一定時間連続
して検出した時にＣＰＵアクセス処理部へのクロック供
給を停止させるので、クロック供給の断続が頻繁に繰り
返されることはなく、断続動作を安定させることができ
る。
ＰＵからメモリ読み出しまたは書き込み要求がなく、か
つＣＰＵアクセス処理部でメモリからの読み出しおよび
メモリへの書き込みのいずれの処理も実行中でないこと
を検出する非動作状態検出部と、非動作状態検出部にて
非動作状態が連続している間クロックパルスの計数を行
う非動作状態カウンタ部と、非動作状態カウンタ部にて
所定値までの計数が完了した時にＣＰＵアクセス処理部
へのクロック供給を停止するクロック制御部とを設けた
ことにより、ＣＰＵアクセス処理部の無駄な動作を停止
させることができ、したがって表示制御装置全体の消費
電力を低減させることができる。しかも、一定時間連続
して検出した時にＣＰＵアクセス処理部へのクロック供
給を停止させるので、クロック供給の断続が頻繁に繰り
返されることはなく、断続動作を安定させることができ
る。
【０１１５】請求項３記載の表示制御装置によれば、Ｃ
ＰＵアクセス処理部とアクセラレータ部がともにメモリ
からの読み出しおよびメモリへの書き込みのいずれの処
理も実行中でなく、かつＣＰＵからメモリ読み出しおよ
び書き込みの要求およびアクセラレータ部への動作指示
のいずれも発生していない状態であることを検出する非
動作状態検出部と、非動作状態検出部が非動作状態であ
ることを検出した場合にＣＰＵアクセス処理部とアクセ
ラレータ部へのクロック供給を停止させるクロック制御
部とを設けたことにより、ＣＰＵアクセス処理部および
アクセラレータ部の無駄な動作を停止させることがで
き、したがって表示制御装置全体の消費電力を低減させ
ることができる。
ＰＵアクセス処理部とアクセラレータ部がともにメモリ
からの読み出しおよびメモリへの書き込みのいずれの処
理も実行中でなく、かつＣＰＵからメモリ読み出しおよ
び書き込みの要求およびアクセラレータ部への動作指示
のいずれも発生していない状態であることを検出する非
動作状態検出部と、非動作状態検出部が非動作状態であ
ることを検出した場合にＣＰＵアクセス処理部とアクセ
ラレータ部へのクロック供給を停止させるクロック制御
部とを設けたことにより、ＣＰＵアクセス処理部および
アクセラレータ部の無駄な動作を停止させることがで
き、したがって表示制御装置全体の消費電力を低減させ
ることができる。
【０１１６】請求項４記載の表示制御装置によれば、Ｃ
ＰＵアクセス処理部においてメモリからの読み出しおよ
び書き込みのいずれの処理も実行中でなく、かつＣＰＵ
よりメモリ読み出しおよび書き込みの要求がない状態で
あることを検出する第１の非動作状態検出部と、アクセ
ラレータ部においてメモリからの読み出しおよびメモリ
への書き込みのいずれの処理も実行中でなく、かつＣＰ
Ｕより動作指示がない状態であることを検出する第２の
非動作状態検出部と、第１の非動作状態検出部が非動作
状態であることを検出した場合にＣＰＵアクセス処理部
へのクロック供給を停止させる第１のクロック制御部
と、第２の非動作状態検出部が非動作状態であることを
検出した場合にアクセラレータ部へのクロック供給を停
止させる第２のクロック制御部とを設けたことにより、
ＣＰＵアクセス処理部およびアクセラレータ部の無駄な
動作を停止させることができ、しかも、ＣＰＵアクセス
処理部およびアクセラレータ部へのクロック供給の停止
を独立に行えるようにしているので、表示制御装置全体
の消費電力をいっそう低減させることができる。
ＰＵアクセス処理部においてメモリからの読み出しおよ
び書き込みのいずれの処理も実行中でなく、かつＣＰＵ
よりメモリ読み出しおよび書き込みの要求がない状態で
あることを検出する第１の非動作状態検出部と、アクセ
ラレータ部においてメモリからの読み出しおよびメモリ
への書き込みのいずれの処理も実行中でなく、かつＣＰ
Ｕより動作指示がない状態であることを検出する第２の
非動作状態検出部と、第１の非動作状態検出部が非動作
状態であることを検出した場合にＣＰＵアクセス処理部
へのクロック供給を停止させる第１のクロック制御部
と、第２の非動作状態検出部が非動作状態であることを
検出した場合にアクセラレータ部へのクロック供給を停
止させる第２のクロック制御部とを設けたことにより、
ＣＰＵアクセス処理部およびアクセラレータ部の無駄な
動作を停止させることができ、しかも、ＣＰＵアクセス
処理部およびアクセラレータ部へのクロック供給の停止
を独立に行えるようにしているので、表示制御装置全体
の消費電力をいっそう低減させることができる。
【０１１７】請求項５記載の表示制御装置によれば、Ｃ
ＰＵアクセス部とアクセラレータ部がともにメモリから
の読み出しおよびメモリへの書き込みのいずれの処理も
実行中でなく、かつＣＰＵからメモリ読み出しまたは書
き込み要求およびアクセラレータ部への動作指示がない
ことを検出する非動作状態検出部と、非動作状態検出部
にて非動作状態が連続している間クロックパルスの計数
を行う非動作状態カウンタ部と、非動作状態カウンタ部
にて所定値までの計数が完了した時にＣＰＵアクセス処
理部とアクセラレータ部へのクロック供給を停止するク
ロック制御部とを設けたことにより、ＣＰＵアクセス処
理部およびアクセラレータ部の無駄な動作を停止させる
ことができ、したがって表示制御装置全体の消費電力を
低減させることができる。しかも、一定時間連続して検
出した時にＣＰＵアクセス処理部へのクロック供給を停
止させるので、クロック供給の断続が頻繁に繰り返され
ることはなく、断続動作を安定させることができる。
ＰＵアクセス部とアクセラレータ部がともにメモリから
の読み出しおよびメモリへの書き込みのいずれの処理も
実行中でなく、かつＣＰＵからメモリ読み出しまたは書
き込み要求およびアクセラレータ部への動作指示がない
ことを検出する非動作状態検出部と、非動作状態検出部
にて非動作状態が連続している間クロックパルスの計数
を行う非動作状態カウンタ部と、非動作状態カウンタ部
にて所定値までの計数が完了した時にＣＰＵアクセス処
理部とアクセラレータ部へのクロック供給を停止するク
ロック制御部とを設けたことにより、ＣＰＵアクセス処
理部およびアクセラレータ部の無駄な動作を停止させる
ことができ、したがって表示制御装置全体の消費電力を
低減させることができる。しかも、一定時間連続して検
出した時にＣＰＵアクセス処理部へのクロック供給を停
止させるので、クロック供給の断続が頻繁に繰り返され
ることはなく、断続動作を安定させることができる。
【０１１８】請求項６記載の表示制御装置によれば、Ｃ
ＰＵアクセス処理部にてメモリからの読み出しおよびメ
モリへの書き込みのいずれの処理も実行中でなく、かつ
ＣＰＵからメモリ読み出しまたは書き込み要求がないこ
とを検出する第１の非動作状態検出部と、アクセラレー
タ部がメモリからの読み出しおよびメモリへの書き込み
のいずれの処理も実行中でなく、かつＣＰＵからアクセ
ラレータ部への動作指示がないことを検出する第２の非
動作状態検出部と、第１の非動作状態検出部にて非動作
状態が連続している間クロックパルスの計数を行う第１
の非動作状態カウンタ部と、第２の非動作状態検出部に
て非動作状態が連続している間クロックパルスの計数を
行う第２の非動作状態カウンタ部と、第１の非動作状態
カウンタ部にて所定値までの計数が完了した時にＣＰＵ
アクセス処理部へのクロック供給を停止する第１のクロ
ック制御部と、第２の非動作状態カウンタ部にて所定値
までの計数が完了した検出された時にアクセラレータ部
へのクロック供給を停止する第２のクロック制御部とを
設けたことにより、ＣＰＵアクセス処理部およびアクセ
ラレータ部の無駄な動作を停止させることができ、しか
も、ＣＰＵアクセス処理部およびアクセラレータ部への
クロック供給の停止を独立に行えるようにしているの
で、表示制御装置全体の消費電力をいっそう低減させる
ことができる。さらに、一定時間連続して検出した時に
ＣＰＵアクセス処理部へのクロック供給を停止させるの
で、クロック供給の断続が頻繁に繰り返されることはな
く、断続動作を安定させることができる。
ＰＵアクセス処理部にてメモリからの読み出しおよびメ
モリへの書き込みのいずれの処理も実行中でなく、かつ
ＣＰＵからメモリ読み出しまたは書き込み要求がないこ
とを検出する第１の非動作状態検出部と、アクセラレー
タ部がメモリからの読み出しおよびメモリへの書き込み
のいずれの処理も実行中でなく、かつＣＰＵからアクセ
ラレータ部への動作指示がないことを検出する第２の非
動作状態検出部と、第１の非動作状態検出部にて非動作
状態が連続している間クロックパルスの計数を行う第１
の非動作状態カウンタ部と、第２の非動作状態検出部に
て非動作状態が連続している間クロックパルスの計数を
行う第２の非動作状態カウンタ部と、第１の非動作状態
カウンタ部にて所定値までの計数が完了した時にＣＰＵ
アクセス処理部へのクロック供給を停止する第１のクロ
ック制御部と、第２の非動作状態カウンタ部にて所定値
までの計数が完了した検出された時にアクセラレータ部
へのクロック供給を停止する第２のクロック制御部とを
設けたことにより、ＣＰＵアクセス処理部およびアクセ
ラレータ部の無駄な動作を停止させることができ、しか
も、ＣＰＵアクセス処理部およびアクセラレータ部への
クロック供給の停止を独立に行えるようにしているの
で、表示制御装置全体の消費電力をいっそう低減させる
ことができる。さらに、一定時間連続して検出した時に
ＣＰＵアクセス処理部へのクロック供給を停止させるの
で、クロック供給の断続が頻繁に繰り返されることはな
く、断続動作を安定させることができる。
【０１１９】請求項７記載の表示制御装置によれば、Ｃ
ＰＵからの指示によりＣＰＵアクセス処理部へのクロッ
ク供給を停止させるクロック制御部を設けたことによ
り、ＣＰＵアクセス処理部の無駄な動作を停止させるこ
とができ、したがって表示制御装置全体の消費電力を低
減させることができる。請求項８記載の表示制御装置に
よれば、ＣＰＵからの指示によりＣＰＵアクセス処理部
とアクセラレータ部へのクロック供給を停止させるクロ
ック制御部を設けたことにより、ＣＰＵアクセス処理部
とアクセラレータ部の無駄な動作を停止させることがで
き、したがって表示制御装置全体の消費電力を低減させ
ることができる。
ＰＵからの指示によりＣＰＵアクセス処理部へのクロッ
ク供給を停止させるクロック制御部を設けたことによ
り、ＣＰＵアクセス処理部の無駄な動作を停止させるこ
とができ、したがって表示制御装置全体の消費電力を低
減させることができる。請求項８記載の表示制御装置に
よれば、ＣＰＵからの指示によりＣＰＵアクセス処理部
とアクセラレータ部へのクロック供給を停止させるクロ
ック制御部を設けたことにより、ＣＰＵアクセス処理部
とアクセラレータ部の無駄な動作を停止させることがで
き、したがって表示制御装置全体の消費電力を低減させ
ることができる。
【０１２０】請求項９記載の表示制御装置によれば、Ｃ
ＰＵからの指示によりＣＰＵアクセス処理部へのクロッ
ク供給を停止させる第１のクロック制御部と、ＣＰＵか
らの指示によりアクセラレータ部へのクロック供給を停
止させる第２のクロック制御部とを設けたことにより、
ＣＰＵアクセス処理部とアクセラレータ部の無駄な動作
を停止させることができ、しかも、ＣＰＵアクセス処理
部およびアクセラレータ部へのクロック供給の停止を独
立に行えるようにしているので、表示制御装置全体の消
費電力をいっそう低減させることができる。
ＰＵからの指示によりＣＰＵアクセス処理部へのクロッ
ク供給を停止させる第１のクロック制御部と、ＣＰＵか
らの指示によりアクセラレータ部へのクロック供給を停
止させる第２のクロック制御部とを設けたことにより、
ＣＰＵアクセス処理部とアクセラレータ部の無駄な動作
を停止させることができ、しかも、ＣＰＵアクセス処理
部およびアクセラレータ部へのクロック供給の停止を独
立に行えるようにしているので、表示制御装置全体の消
費電力をいっそう低減させることができる。
【図１】本発明の第１の実施の形態の表示制御装置の構
成を示すブロック図である。
成を示すブロック図である。
【図２】本発明の第２の実施の形態の表示制御装置の構
成を示すブロック図である。
成を示すブロック図である。
【図３】本発明の第３の実施の形態の表示制御装置の構
成を示すブロック図である。
成を示すブロック図である。
【図４】本発明の第４の実施の形態の表示制御装置の構
成を示すブロック図である。
成を示すブロック図である。
【図５】本発明の第５の実施の形態の表示制御装置の構
成を示すブロック図である。
成を示すブロック図である。
【図６】本発明の第６の実施の形態の表示制御装置の構
成を示すブロック図である。
成を示すブロック図である。
【図７】本発明の第７の実施の形態の表示制御装置の構
成を示すブロック図である。
成を示すブロック図である。
【図８】本発明の第８の実施の形態の表示制御装置の構
成を示すブロック図である。
成を示すブロック図である。
【図９】本発明の第９の実施の形態の表示制御装置の構
成を示すブロック図である。
成を示すブロック図である。
【図１０】従来例の表示制御装置の構成を示すブロック
図である。
図である。
１ ＣＰＵ ２ メモリ ３ クロック発生部 ４ ＣＣＬＫ ５ ＤＣＬＫ ６ ＣＰＵアクセス処理部 ７ コマンド処理部 ８ クロック停止信号 ９ ＤＣＬＫ制御部 １０ 表示処理部 １１ 表示装置 １０１ ＣＰＵ １０２ メモリ １０３ クロック発生部 １０４ ＣＣＬＫ １０５ ＤＣＬＫ １０６ ＣＰＵアクセス処理部 １０７ ＩＤＬＥ検出部 １０８ ＩＤＬＥ検出信号 １０９ ＣＣＬＫ制御部 １１０ コマンド処理部 １１１ ＤＣＬＫ制御部 １１２ 表示処理部 １１３ 表示装置 １１４ クロック停止信号 ２０１ カウンタ（非動作状態カウンタ部） ３０１ アクセラレータ部 ３０２ ＩＤＬＥ検出部 ３０３ ＩＤＬＥ検出信号 ３０４ ＣＣＬＫ制御部 ４０１ 第１のＩＤＬＥ検出部 ４０２ ＩＤＬＥ検出信号 ４０３ 第１のＣＣＬＫ制御部 ４０４ 第２のＩＤＬＥ検出部 ４０５ ＩＤＬＥ検出信号 ４０６ 第２のＣＣＬＫ制御部 ５０１ ＩＤＬＥ検出部 ５０２ ＩＤＬＥ検出信号 ５０３ カウンタ（非動作状態カウンタ部） ５０４ ＣＣＬＫ制御部 ６０１ 第１のＩＤＬＥ検出部 ６０２ ＩＤＬＥ検出信号 ６０３ 第１のカウンタ（非動作状態カウンタ部） ６０４ 第１のＣＣＬＫ制御部 ６０５ 第２のＩＤＬＥ検出部 ６０６ ＩＤＬＥ検出信号 ６０７ 第１のカウンタ（非動作状態カウンタ部） ６０８ 第２のＣＣＬＫ制御部 ７０１ ＣＣＬＫ制御部 ８０１ ＣＣＬＫ制御部 ９０１ 第１のＣＣＬＫ制御部 ９０２ 第２のＣＣＬＫ制御部
Claims (9)
- 【請求項１】 表示データを格納するメモリと、 ＣＰＵからのメモリ読み出しもしくは書き込み要求によ
り、前記メモリからのデータ読み出しもしくは前記メモ
リへのデータ書き込みを行うＣＰＵアクセス処理部と、 前記メモリのデータ読み出しを行い、表示装置に表示を
行うためのデータ変換を行う表示処理部と、 前記ＣＰＵからメモリ読み出しもしくは書き込み要求が
なく、かつ前記ＣＰＵアクセス処理部において前記メモ
リからの読み出しおよび前記メモリへの書き込みのいず
れの処理もしていない状態であることを検出する非動作
状態検出部と、 前記非動作状態検出部が非動作状態であることを検出し
た場合に前記ＣＰＵアクセス処理部へのクロック供給を
停止させるクロック制御部とを備えた表示制御装置。 - 【請求項２】 表示データを格納するメモリと、 ＣＰＵからのメモリ読み出しもしくは書き込み要求によ
り、前記メモリからのデータ読み出しもしくは前記メモ
リへの書き込みを行うＣＰＵアクセス処理部と、 前記メモリのデータ読み出しを行い、表示装置に表示を
行うためのデータ変換を行う表示処理部と、 前記ＣＰＵからメモリ読み出しまたは書き込み要求がな
く、かつ前記ＣＰＵアクセス処理部で前記メモリからの
読み出しおよび前記メモリへの書き込みのいずれの処理
も実行中でないことを検出する非動作状態検出部と、 前記非動作状態検出部にて非動作状態が連続している間
クロックパルスの計数を行う非動作状態カウンタ部と、 前記非動作状態カウンタ部にて所定値までの計数が完了
した時に前記ＣＰＵアクセス処理部へのクロック供給を
停止するクロック制御部とを備えた表示制御装置。 - 【請求項３】 表示データを格納するメモリと、 ＣＰＵからのメモリ読み出しもしくは書き込み要求によ
り、前記メモリからのデータ読み出しもしくは前記メモ
リへの書き込みを行うＣＰＵアクセス処理部と、 前記ＣＰＵから前記メモリへのデータ処理内容を登録
し、前記ＣＰＵの指示により前記メモリのデータの読み
出し、データ変更および書き込みを登録内容に従って行
うアクセラレータ部と、 前記メモリのデータ読み出しを行い、表示装置に表示を
行うためのデータ変換を行う表示処理部と、 前記ＣＰＵアクセス処理部と前記アクセラレータ部がと
もに前記メモリからの読み出しおよび前記メモリへの書
き込みのいずれの処理も実行中でなく、かつ前記ＣＰＵ
からメモリ読み出しおよび前記メモリへの書き込みおよ
び前記アクセラレータ部への動作指示のいずれも発生し
ていない状態であることを検出する非動作状態検出部
と、 前記非動作状態検出部が非動作状態であることを検出し
た場合に前記ＣＰＵアクセス処理部と前記アクセラレー
タ部へのクロック供給を停止させるクロック制御部とを
備えた表示制御装置。 - 【請求項４】 表示データを格納するメモリと、 ＣＰＵからのメモリ読み出しもしくは書き込み要求によ
り、前記メモリからのデータ読み出しもしくは前記メモ
リへの書き込みを行うＣＰＵアクセス処理部と、 前記ＣＰＵから前記メモリへのデータ処理内容を登録
し、前記ＣＰＵの指示により前記メモリのデータの読み
出し、データ変更および書き込みを登録内容に従って行
うアクセラレータ部と、 前記メモリのデータ読み出しを行い、表示装置に表示を
行うためのデータ変換を行う表示処理部と、 前記ＣＰＵアクセス処理部において前記メモリからの読
み出しおよび前記メモリへの書き込みのいずれの処理も
実行中でなく、かつ前記ＣＰＵよりメモリ読み出しおよ
び書き込みの要求がない状態であることを検出する第１
の非動作状態検出部と、 前記アクセラレータ部において前記メモリからの読み出
しおよび前記メモリへの書き込みのいずれの処理も実行
中でなく、かつ前記ＣＰＵより動作指示がない状態であ
ることを検出する第２の非動作状態検出部と、 前記第１の非動作状態検出部が非動作状態であることを
検出した場合に前記ＣＰＵアクセス処理部へのクロック
供給を停止させる第１のクロック制御部と、 前記第２の非動作状態検出部が非動作状態であることを
検出した場合に前記アクセラレータ部へのクロック供給
を停止させる第２のクロック制御部とを備えた表示制御
装置。 - 【請求項５】 表示データを格納するメモリと、 ＣＰＵからのメモリ読み出しもしくは書き込み要求によ
り、前記メモリからのデータ読み出しもしくは前記メモ
リへの書き込みを行うＣＰＵアクセス処理部と、 前記ＣＰＵから前記メモリへのデータ処理内容を登録
し、前記ＣＰＵの指示により前記メモリのデータの読み
出し、データ変更および書き込みを登録内容に従って行
うアクセラレータ部と、 前記メモリのデータ読み出しを行い、表示装置に表示を
行うためのデータ変換を行う表示処理部と、 前記ＣＰＵアクセス部と前記アクセラレータ部がともに
前記メモリからの読み出しおよび前記メモリへの書き込
みのいずれの処理も実行中でなく、かつ前記ＣＰＵから
メモリ読み出しまたは書き込み要求および前記アクセラ
レータ部への動作指示がないことを検出する非動作状態
検出部と、 前記非動作状態検出部にて非動作状態が連続している間
クロックパルスの計数を行う非動作状態カウンタ部と、 前記非動作状態カウンタ部にて所定値までの計数が完了
した時に前記ＣＰＵアクセス処理部と前記アクセラレー
タ部へのクロック供給を停止するクロック制御部とを備
えた表示制御装置。 - 【請求項６】 表示データを格納するメモリと、 ＣＰＵからのメモリ読み出しもしくは前記メモリへのデ
ータ要求により、前記メモリからのデータ読み出しもし
くは前記メモリへの書き込みを行うＣＰＵアクセス処理
部と、 前記ＣＰＵから前記メモリへのデータ処理内容を登録
し、前記ＣＰＵの指示により前記メモリのデータの読み
出し、データ変更および書き込みを登録内容に従って行
うアクセラレータ部と、 前記メモリのデータ読み出しを行い、表示装置に表示を
行うためのデータ変換を行う表示処理部と、 前記ＣＰＵアクセス処理部にて前記メモリからの読み出
しおよび前記メモリへの書き込みのいずれの処理も実行
中でなく、かつ前記ＣＰＵからメモリ読み出しまたは書
き込み要求がないことを検出する第１の非動作状態検出
部と、 前記アクセラレータ部が前記メモリからの読み出しおよ
び前記メモリへの書き込みのいずれの処理も実行中でな
く、かつ前記ＣＰＵから前記アクセラレータ部への動作
指示がないことを検出する第２の非動作状態検出部と、 前記第１の非動作状態検出部にて非動作状態が連続して
いる間クロックパルスの計数を行う第１の非動作状態カ
ウンタ部と、 前記第２の非動作状態検出部にて非動作状態が連続して
いる間クロックパルスの計数を行う第２の非動作状態カ
ウンタ部と、 前記第１の非動作状態カウンタ部にて所定値までの計数
が完了した時に前記ＣＰＵアクセス処理部へのクロック
供給を停止する第１のクロック制御部と、 前記第２の非動作状態カウンタ部にて所定値までの計数
が完了した時に前記アクセラレータ部へのクロック供給
を停止する第２のクロック制御部とを備えた表示制御装
置。 - 【請求項７】 表示データを格納するメモリと、 ＣＰＵからのメモリ読み出しもしくは書き込み要求によ
り、前記メモリからのデータ読み出しもしくは前記メモ
リへの書き込みを行うＣＰＵアクセス処理部と、 前記メモリのデータ読み出しを行い、表示装置に表示を
行うためのデータ変換を行う表示処理部と、 前記ＣＰＵからの指示により前記ＣＰＵアクセス処理部
へのクロック供給を停止させるクロック制御部とを備え
た表示制御装置。 - 【請求項８】 表示データを格納するメモリと、 ＣＰＵからのメモリ読み出しもしくは書き込み要求によ
り、前記メモリからのデータ読み出しもしくは前記メモ
リへの書き込みを行うＣＰＵアクセス処理部と、 前記ＣＰＵから前記メモリへのデータ処理内容を登録
し、前記ＣＰＵの指示により前記メモリのデータの読み
出し、データ変更および書き込みを登録内容に従って行
うアクセラレータ部と、 前記メモリのデータ読み出しを行い、表示装置に表示を
行うためのデータ変換を行う表示処理部と、 前記ＣＰＵからの指示により前記ＣＰＵアクセス処理部
と前記アクセラレータ部へのクロック供給を停止させる
クロック制御部とを備えた表示制御装置。 - 【請求項９】 表示データを格納するメモリと、 ＣＰＵからのメモリ読み出しもしくは書き込み要求によ
り、前記メモリからのデータ読み出しもしくは前記メモ
リへの書き込みを行うＣＰＵアクセス処理部と、 前記ＣＰＵから前記メモリへのデータ処理内容を登録
し、前記ＣＰＵの指示により前記メモリのデータの読み
出し、データ変更および書き込みを登録内容に従って行
うアクセラレータ部と、 前記メモリのデータ読み出しを行い、表示装置に表示を
行うためのデータ変換を行う表示処理部と、 前記ＣＰＵからの指示により前記ＣＰＵアクセス処理部
へのクロック供給を停止させる第１のクロック制御部
と、 前記ＣＰＵからの指示により前記アクセラレータ部への
クロック供給を停止させる第２のクロック制御部とを備
えた表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8322706A JPH10161624A (ja) | 1996-12-03 | 1996-12-03 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8322706A JPH10161624A (ja) | 1996-12-03 | 1996-12-03 | 表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10161624A true JPH10161624A (ja) | 1998-06-19 |
Family
ID=18146720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8322706A Pending JPH10161624A (ja) | 1996-12-03 | 1996-12-03 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10161624A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100408021B1 (ko) * | 2000-12-29 | 2003-12-01 | 엘지전자 주식회사 | 엘씨디 시스템의 인터페이스 장치 및 방법 |
-
1996
- 1996-12-03 JP JP8322706A patent/JPH10161624A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100408021B1 (ko) * | 2000-12-29 | 2003-12-01 | 엘지전자 주식회사 | 엘씨디 시스템의 인터페이스 장치 및 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3442810B2 (ja) | チップの消費電力を自動的に減少する方法および装置 | |
| JP3260355B2 (ja) | コンピューターシステムの電力消費を減少させる装置 | |
| JP3406594B2 (ja) | コンピュータ電力管理システム | |
| US5586332A (en) | Power management for low power processors through the use of auto clock-throttling | |
| JP3688603B2 (ja) | コンピュータシステム及びその待機モード制御方法 | |
| JP2769082B2 (ja) | ポータブル・コンピュータの電力配分管理システム | |
| US5623677A (en) | Apparatus and method for reducing power consumption in a computer system | |
| US6076169A (en) | Computer system having a screen saver with a power shutdown function and a control method thereof | |
| JP2838375B2 (ja) | Ｓｃｓｉディスクドライブパワーダウン装置 | |
| KR100480415B1 (ko) | 씨디-롬(cd-rom) 드라이브의 동작상태 체크방법 | |
| US20110185208A1 (en) | Memory power reduction in a sleep state | |
| JPH11110090A (ja) | コンピュータのパワー状態を制御する方法及び装置 | |
| TW523654B (en) | Graphics controller and power management method for use in the same | |
| JP2004046324A (ja) | 待機モード付情報処理装置およびその待機モード開始方法と待機モード解除方法 | |
| JPH09237463A (ja) | ハードディスク制御方法及び情報処理装置 | |
| US6851065B2 (en) | System and method for executing resume tasks during a suspend routine | |
| KR101978323B1 (ko) | Gpio 포트를 활용한 효율적인 전력관리 장치 및 방법 | |
| US9207742B2 (en) | Power saving operating method for an electronic device by disabling a connection port to a touch device before the touch device enters power-saving mode | |
| US6523122B1 (en) | Computer system for displaying system state information including advanced configuration and power interface states on a second display | |
| JP3239455B2 (ja) | 画像表示装置 | |
| JPH10161624A (ja) | 表示制御装置 | |
| JPH0566863A (ja) | 情報処理装置 | |
| JP2002351585A (ja) | コンピュータ装置、電源供給装置およびコンピュータ装置の電源供給方法 | |
| JP3047534B2 (ja) | 電力低消費システム | |
| JPH05241696A (ja) | パーソナルコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040302 |