JPH0459645B2 - - Google Patents
Info
- Publication number
- JPH0459645B2 JPH0459645B2 JP57080793A JP8079382A JPH0459645B2 JP H0459645 B2 JPH0459645 B2 JP H0459645B2 JP 57080793 A JP57080793 A JP 57080793A JP 8079382 A JP8079382 A JP 8079382A JP H0459645 B2 JPH0459645 B2 JP H0459645B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- battery
- ram
- cpu
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000014759 maintenance of location Effects 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 5
- 238000013500 data storage Methods 0.000 claims 2
- 238000000034 method Methods 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Stand-By Power Supply Arrangements (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【発明の詳細な説明】
この発明は商用電源が停電したときにRAMの
データを保持するデータ保持装置に関する。
データを保持するデータ保持装置に関する。
一般にCPUとRAMとを備えた回路装置を商用
電源で駆動すべく構成した場合、停電時の対策と
してバツテリーで電源をバツクアツプするように
設けられている。
電源で駆動すべく構成した場合、停電時の対策と
してバツテリーで電源をバツクアツプするように
設けられている。
しかし上述のバツテリーは停電時に回路装置の
全部を稼動可能に接続されているため、バツテリ
ーの電力が切れるとRAMに記憶されているデー
タも消えるため、電源復帰時に新たにデータを入
力しなければならない不都合が生じ、またバツテ
リーが回路装置の全部を稼動可能に接続されてい
るため、その電力の消費も早く、そのために
RAMのデータ保持時間も短いなどの欠点を有す
る。
全部を稼動可能に接続されているため、バツテリ
ーの電力が切れるとRAMに記憶されているデー
タも消えるため、電源復帰時に新たにデータを入
力しなければならない不都合が生じ、またバツテ
リーが回路装置の全部を稼動可能に接続されてい
るため、その電力の消費も早く、そのために
RAMのデータ保持時間も短いなどの欠点を有す
る。
そこでこの発明は商用電源または通常使用の電
源が停電してバツテリーの電力を使用したとき、
回路装置の全体の稼動状態を保持すると共に
RAMのデータ保持時間も極めて長くすることの
できるデータ保持装置の提供を目的とする。
源が停電してバツテリーの電力を使用したとき、
回路装置の全体の稼動状態を保持すると共に
RAMのデータ保持時間も極めて長くすることの
できるデータ保持装置の提供を目的とする。
そしてこの発明によれが、バツテリーの電力残
存容量にその設定値以下はRAMのデータ保持用
の電力とするRAM保持容量値を設定し、バツテ
リーの電力残存容量を読出してその容量値が上述
の設定値になつたとき、CPUの処理動作を停止
すべく構成したので、バツテリーによる回路装置
のバツクアツプ時に、バツテリーの電力容量が設
定値になるまでは回路装置全体の稼動状態を保持
することができ、そしてバツテリーの電力容量が
設定値まで降下すると、CPUの処理動作が停止
されることにより、残存容量はRAMのデータ保
持用として使用され、そのためにRAMのデータ
保持時間が極めて長くなり、データ保持の補償時
間が長くなる。
存容量にその設定値以下はRAMのデータ保持用
の電力とするRAM保持容量値を設定し、バツテ
リーの電力残存容量を読出してその容量値が上述
の設定値になつたとき、CPUの処理動作を停止
すべく構成したので、バツテリーによる回路装置
のバツクアツプ時に、バツテリーの電力容量が設
定値になるまでは回路装置全体の稼動状態を保持
することができ、そしてバツテリーの電力容量が
設定値まで降下すると、CPUの処理動作が停止
されることにより、残存容量はRAMのデータ保
持用として使用され、そのためにRAMのデータ
保持時間が極めて長くなり、データ保持の補償時
間が長くなる。
このような特徴を有するこの発明の一実施例を
以下図面に基づいて詳述する。
以下図面に基づいて詳述する。
図面はLSIで構成された回路装置のデータ保持
装置を示し、第１図においてLSI１はCPU２、
RAM３、OSC４を備え、CPU２は各回路装置を
制御し、RAM３はデータの書込みや読出しを行
ない、OSC４はクロツクパルスを発する。そし
てCPU２にはカウンタ５を備えている。
装置を示し、第１図においてLSI１はCPU２、
RAM３、OSC４を備え、CPU２は各回路装置を
制御し、RAM３はデータの書込みや読出しを行
ない、OSC４はクロツクパルスを発する。そし
てCPU２にはカウンタ５を備えている。
電源部６はたとえば商用電源のような外部電源
に接続されて、LSI１の各回路に電源を供給し、
この電源部６が停電すると、電断検出部７がこれ
を検出して電断信号をCPU２に入力する。
に接続されて、LSI１の各回路に電源を供給し、
この電源部６が停電すると、電断検出部７がこれ
を検出して電断信号をCPU２に入力する。
バツテリー８は電源部６より充電可能に接続さ
れると共に、LSI１内の各回路に対しバツクアツ
プするように接続され、CPU２に前述の電断信
号が入力されることに基づいてバツテリー８の電
力に切換えられる。
れると共に、LSI１内の各回路に対しバツクアツ
プするように接続され、CPU２に前述の電断信
号が入力されることに基づいてバツテリー８の電
力に切換えられる。
上述のバツテリー８の電力容量には充電電流お
よび消費電流に比例した計数値が与えられ、たと
えば満充電の場合“1000”の計数値であつて、電
力が消費されることにより、その消費電流に比例
して減算され、また充電されることにより、その
充電電流に比較して加算する。そしてこの計数は
CPU２のカウンタ５によつて行なわれる。
よび消費電流に比例した計数値が与えられ、たと
えば満充電の場合“1000”の計数値であつて、電
力が消費されることにより、その消費電流に比例
して減算され、また充電されることにより、その
充電電流に比較して加算する。そしてこの計数は
CPU２のカウンタ５によつて行なわれる。
さらに上述の電力容量の値にはRAM３のデー
タを保持するためのRAM保持容量値が前述の計
数値に対応させて設定され、この値はたとえば、
“200”に設定され、バツテリー８の電力容量が降
下して“200”の値になると、CPU２の処理動作
は停止されて“200”以下の電力によつてRAM
３のデータが保持される。
タを保持するためのRAM保持容量値が前述の計
数値に対応させて設定され、この値はたとえば、
“200”に設定され、バツテリー８の電力容量が降
下して“200”の値になると、CPU２の処理動作
は停止されて“200”以下の電力によつてRAM
３のデータが保持される。
つぎにデータ保持装置の動作を第２図のフロー
を参照して説明する。
を参照して説明する。
CPU２の稼動中は一定時間ごとに割込みが発
生してバツテリー８の充電状態がチエツクされ
る。
生してバツテリー８の充電状態がチエツクされ
る。
タイマ割込みがかけられると、ステツプ11で
CPU２は内蔵のタイマで所定時間の計時を行な
い、所定時間がカウントアツプすると、ステツプ
12でバツテリー８が充電中かをその出力に基づい
て判定する。
CPU２は内蔵のタイマで所定時間の計時を行な
い、所定時間がカウントアツプすると、ステツプ
12でバツテリー８が充電中かをその出力に基づい
て判定する。
すなわち、LSI１に電源部６より電源が投入さ
れると、カウンタ５は充電電流に比例して加算計
数を行ない、ステツプ13でカウンタ５の計数値が
“1000”であるか、すなわち満充電であるかを判
定し、満充電であるときはリターンするが、満充
電でないときはステツプ14で充電電流に比例し
て、すなわち充電量に比例した値をカウンタ５を
加算してリターンする。
れると、カウンタ５は充電電流に比例して加算計
数を行ない、ステツプ13でカウンタ５の計数値が
“1000”であるか、すなわち満充電であるかを判
定し、満充電であるときはリターンするが、満充
電でないときはステツプ14で充電電流に比例し
て、すなわち充電量に比例した値をカウンタ５を
加算してリターンする。
バツテリー８が充電を終了した後、電源部６の
停電が電断検出部７で検出されると、CPU２は
バツテリー８の電力に切換える。
停電が電断検出部７で検出されると、CPU２は
バツテリー８の電力に切換える。
前述のステツプ12でバツテリー８の消費が判定
されると、ステツプ15でCPU２はその消費電流
に比例してカウンタ５の値を減算し、ステツプ16
でカウンタ５の値が“200”になつたか、すなわ
ちRAM保持設定値までバツテリー８の電力が降
下したかの電力残存容量をチエツクする。
されると、ステツプ15でCPU２はその消費電流
に比例してカウンタ５の値を減算し、ステツプ16
でカウンタ５の値が“200”になつたか、すなわ
ちRAM保持設定値までバツテリー８の電力が降
下したかの電力残存容量をチエツクする。
この値が“200”まで降下していない間はCPU
２の処理動作が可能であつて、“200”に達してい
ないときはリターンするが、“200”に達したとき
はCPU２は停止する。すなわちタイマ割込みお
よびその他の処理を停止する。
２の処理動作が可能であつて、“200”に達してい
ないときはリターンするが、“200”に達したとき
はCPU２は停止する。すなわちタイマ割込みお
よびその他の処理を停止する。
しかしバツテリー８の電力は供給状態にあるの
で、RAM３には電源が供給され、このRAM３
に記憶されているデータは保持される。
で、RAM３には電源が供給され、このRAM３
に記憶されているデータは保持される。
またRAM３を保持するには低電力ですむの
で、その保持時間は極めて長くなり、保証時間が
長くなる。
で、その保持時間は極めて長くなり、保証時間が
長くなる。
図面はこの発明の一実施例を示し、第１図はデ
ータ保持装置の制御回路ブロツク図。第２図はそ
のフローチヤートである。 １……LSI、２……CPU、３……RAM、５…
…カウンタ、６……電源部、８……バツテリー。
ータ保持装置の制御回路ブロツク図。第２図はそ
のフローチヤートである。 １……LSI、２……CPU、３……RAM、５…
…カウンタ、６……電源部、８……バツテリー。
Claims (1)
- 【特許請求の範囲】 １ CPUとRAMとを備え、これらの電源に対し
て充電可能にバツテリーを接続すると共に、電源
の遮断を検出する電断検出部が電断を検出したと
き前記バツテリーでCPUおよびRAMを共通にバ
ツクアツプするようにした回路装置であつて、 前記バツテリーの電力容量に充電電流と消費電
流のそれぞれに比例した計数値を与え、電力充電
または電力消費に対応し加減算してバツテリーの
電力残存容量を計数するカウンタと、 前記バツテリーの電力残存容量が設定値以下は
RAMのデータ保存用の電力とするRAM保存容
量値の設定手段と、 前記電断検出部の電断検出に基づいて前記バツ
テリーのバツクアツプおよび前記カウンタの計数
動作を開始し、上記カウンタの計数値がRAM保
存容量値になるまでは少なくともCPUおよび
RAMを駆動制御し、該RAM保存容量値になつ
たとき、CPUの処理動作を停止してバツテリー
の電力をRAMのデータ保存に使用制御する制御
手段とを備えた データ保持装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57080793A JPS58195912A (ja) | 1982-05-11 | 1982-05-11 | デ−タ保持装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57080793A JPS58195912A (ja) | 1982-05-11 | 1982-05-11 | デ−タ保持装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58195912A JPS58195912A (ja) | 1983-11-15 |
| JPH0459645B2 true JPH0459645B2 (ja) | 1992-09-22 |
Family
ID=13728329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57080793A Granted JPS58195912A (ja) | 1982-05-11 | 1982-05-11 | デ−タ保持装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58195912A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5915131U (ja) * | 1982-07-15 | 1984-01-30 | 日通工株式会社 | メモリバツクアツプ電源回路 |
| JPS60245012A (ja) * | 1984-05-18 | 1985-12-04 | Omron Tateisi Electronics Co | Ｃｐｕおよびメモリのバツクアツプ電源回路 |
| JPS6197730A (ja) * | 1984-10-17 | 1986-05-16 | Fujitsu Ltd | 計算機システムの停電処理方式 |
| JPS62202220A (ja) * | 1986-03-03 | 1987-09-05 | Mitsubishi Electric Corp | デイジタル装置 |
| JPS6281138U (ja) * | 1985-11-05 | 1987-05-23 | ||
| JPS62256014A (ja) * | 1986-04-28 | 1987-11-07 | Sharp Corp | 情報処理機の停電判別装置 |
| US7518265B2 (en) * | 2007-03-20 | 2009-04-14 | Belkin International, Inc. | On-demand uninterruptible power supply |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5235865A (en) * | 1975-09-14 | 1977-03-18 | Nippon Telegraph & Telephone | Electromagnet |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4833205U (ja) * | 1971-08-25 | 1973-04-21 | ||
| JPS5013524U (ja) * | 1973-06-05 | 1975-02-13 |
-
1982
- 1982-05-11 JP JP57080793A patent/JPS58195912A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5235865A (en) * | 1975-09-14 | 1977-03-18 | Nippon Telegraph & Telephone | Electromagnet |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58195912A (ja) | 1983-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5414861A (en) | Data protection system using different levels of reserve power to maintain data in volatile memories for any period of time | |
| JPS61160124A (ja) | メモリ給電方式 | |
| JP2002222031A (ja) | 情報処理装置および同装置の消費電力制御方法 | |
| JPS62239221A (ja) | ワ−ドプロセツサ | |
| CN104246655A (zh) | 信息处理设备、信息处理方法及程序 | |
| JPH0459645B2 (ja) | ||
| JPS62143153A (ja) | 中央処理装置の制御装置 | |
| JP2780699B2 (ja) | パーソナルコンピュータのバッテリ制御方法と電源制御回路 | |
| JPH0624900Y2 (ja) | メモリバックアップ電源装置 | |
| JPH06175754A (ja) | 主記憶内容の自動保存機構 | |
| JP2646975B2 (ja) | 情報処理システム | |
| JPS626315A (ja) | マイクロコンピユ−タのメモリバツクアツプ装置 | |
| JP3164729B2 (ja) | バッテリー起動装置の電源管理機構 | |
| JP2592611B2 (ja) | 電池駆動電子計算機の電池管理方式 | |
| JP6900802B2 (ja) | 制御基板、制御基板用バックアップ給電方法、制御基板用バックアップ給電プログラム | |
| JPH0448312A (ja) | 電子計算機システムのリカバリ方式 | |
| JPH044276Y2 (ja) | ||
| JPS60241116A (ja) | 携帯型端末装置 | |
| JPH01158314A (ja) | 電子式計器 | |
| JP2005149451A (ja) | 半導体ディスク装置およびディスク装置 | |
| JPS61141059A (ja) | 端末装置 | |
| JPH10225009A (ja) | 二次電池保護機能付きデータ処理装置およびそのプログラム 記録媒体 | |
| JPH0228856A (ja) | コンピュータシステム | |
| JPS5942708Y2 (ja) | 停電時間検出回路 | |
| JP2534485Y2 (ja) | 電池式電源装置 |