JPH10225009A - 二次電池保護機能付きデータ処理装置およびそのプログラム 記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】 主電源の停電時に二次電池からの電源供給に
よって所定の停電処理を実行したのち、二次電池と負荷
回路部とを回路的に切り離すことで、無駄な放電を抑
え、二次電池の劣化を防止する。 【解決手段】 電源供給制御部８はＡＣ電源によって充
電される二次電池ＢＴと、ＡＣ電源の停電を検出する停
電検出回路１３と、停電時に二次電池ＢＴからの電源供
給によって動作する負荷回路部と二次電池ＢＴとの間に
設けられた回路切り離し用のリレーＲＥと、リレーＲＥ
をオン／オフさせるＮＰＮ型トランジスタＴｒ１と、こ
のＮＰＮ型トランジスタＴｒ１のスイッチング動作を制
御するＣＲ時定数回路ＴＭとを有している。ＣＲ時定数
回路ＴＭを構成するコンデンサＣ１の放電によりＮＰＮ
型トランジスタＴｒ１を介してリレーＲＥを所定時間後
にオフさせて、負荷回路部と二次電池ＢＴとの接続状態
を切り離す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、二次電池保護機
能付きデータ処理装置およびそのプログラム記録媒体に
関する。

【０００２】

【従来の技術】従来、電子式キャッシュレジスタやＰＯ
Ｓ（ポイント・オブ・セールス）ターミナル装置等の売
上データ処理装置においては、ＡＣ電源の停電時に所定
の停電処理を実行させるための二次電池を備え、ＡＣ停
電の発生時にはＡＣ電源から二次電池に自動的に切り替
えられ、二次電池からの電源供給によって停電処理用の
所定の負荷回路を動作させるようにしている。ここで、
二次電池の保護方法は、二次電池の電圧、温度をパラメ
ータとしてその充電電流、放電電流を制御することで、
電池の特性劣化を防止するものであり、ショート保護用
のヒューズを除き、充放電制御回路にその機能の一部と
して組み込まれている。

【０００３】

【発明が解決しようとする課題】ところで、ＡＣパワー
スイッチをオフする場合の他に、店舗の運用上、営業終
了後にブレーカをオフすることがあるが、このような場
合でもＡＣ電源の停電とみなされるため、その間、二次
電池から停電処理用の負荷回路部へかなりの漏れ電流が
流れてしまう。この結果、次にパワースイッチやブレー
カをオンさせたときには、二次電池の放電がかなり進ん
でいるため、充電を必要とするが、二次電池の充放電回
数には制限があるため、その回数が増えることは二次電
池を劣化させて寿命を縮める大きな原因となっていた。
この発明の課題は、主電源の停電時に二次電池からの電
源供給によって所定の停電処理を実行したのち、二次電
池と負荷回路部とを回路的に切り離すことで、無駄な放
電を抑え、二次電池の劣化を防止できるようにすること
である。

【０００４】

【課題を解決するための手段】この発明の手段は次の通
りである。請求項１記載の発明は、主電源によって充電
される二次電池と、主電源の停電を検出する停電検出部
と、この停電検出部によって停電が検出された際に、所
定の停電処理を実行するために二次電池からの電源供給
によって動作する負荷回路部とを備えたデータ処理装置
において、前記負荷回路部と二次電池との間に回路切り
離し用のスイッチング素子を設け、少なくとも前記停電
処理が終了する所定時間が経過するまで前記負荷回路部
と二次電池との接続状態を保持し、停電処理の終了後、
所定のタイミングで前記スイッチング素子を制御して前
記負荷回路部から二次電池を切り離すことにより二次電
池が無負荷状態となるように制御する電源制御手段を備
えたものである。なお、前記電源制御回路は、前記停電
検出部によって停電が検出された際に、放電を開始する
と共に、この放電電流に基づいて前記スイッチング素子
を制御するＣＲ時定数回路を有し、このＣＲ時定数回路
の放電電流が低下した際に、前記負荷回路部から二次電
池を切り離すようにしてもよい。また、前記電源制御回
路は、前記停電検出部によって停電が検出された際に計
数動作を開始すると共に、その計数値に基づいて前記ス
イッチング素子を制御するカウンタ回路を有し、このカ
ウンタ回路の計数値が所定数に達した際に、前記負荷回
路部から二次電池を切り離すようにしてもよい。また、
入力操作に応答して前記スイッチング素子を制御するこ
とにより前記負荷回路部から二次電池を切り離す切り離
し指定手段を設けてもよい。

【０００５】請求項１記載の発明によれば、主電源の停
電が検出された際に、二次電池からの電源供給によって
停電処理が実行されるが、この停電処理が終了するまで
の間、停電処理用の負荷回路部と二次電池との接続状態
は保持される。そして、停電処理が終了すると、スイッ
チング素子が制御され、負荷回路部から二次電池が切り
離される。したがって、主電源の停電時に二次電池から
の電源供給によって所定の停電処理を実行したのち、二
次電池と負荷回路部とを回路的に切り離すことで、無駄
な放電を抑え、二次電池の劣化を防止することができ
る。

【０００６】

【発明の実施の形態】

（第１実施形態）以下、図１および図２を参照してこの
発明の第１実施形態を説明する。図１は売上データ処理
装置の全体構成を示したブロック図である。ＣＰＵ１は
ＲＡＭ２内にロードされている各種プログラムにしたが
ってこの売上データ処理装置の全体動作を制御する中央
演算処理装置である。記憶装置３はオペレーティングシ
ステムや各種アプリケーションプログラム、データファ
イル、文字フォントデータ等が予め格納されている記憶
媒体４やその駆動系を有している。この記憶媒体４は固
定的に設けたもの、もしくは着脱自在に装着可能なもの
であり、フロッピーディスク、ハードディスク、光ディ
スク、ＲＡＭカード等の磁気的・光学的記憶媒体、半導
体メモリによって構成されている。また、記憶媒体４内
のプログラムやデータは、必要に応じてＣＰＵ１の制御
により、ＲＡＭ２にロードされる。更に、ＣＰＵ１は通
信回線等を介して他の機器側から送信されて来たプログ
ラム、データを受信して記憶媒体４に格納したり、他の
機器側に設けられている記憶媒体に格納されているプロ
グラム、データを通信回線等を介して使用することもで
きる。そして、ＣＰＵ１にはその入出力周辺デバイスで
ある入力装置５、表示装置６、印刷装置７がバスライン
を介して接続されていると共に、電源供給制御部８がイ
ンターフェイス回路９を介して接続されており、入出力
プログラムにしたがってＣＰＵ１はそれらの動作を制御
する。

【０００７】入力装置５は売上データや各種コマンドを
入力するキーボード、マウス等のポインティングデバイ
スを有している。ここで、キーボードには、図示しない
が、商品別登録キー、一取引の登録を締める締めキー
等、通常備えられている各種のキーと、登録モード、精
算モード等を切り替えるモードスイッチが設けられてい
る。そして、入力装置５から入力された商品別売上デー
タは表示装置６に表示出力されると共に、印刷装置７に
送られてレシート／ジャーナルに印字出力され、更には
ＲＡＭ２の各種売上合計器（図示せず）に登録される。
なお、売上合計器としては、部門別売上合計器、担当者
別売上合計器、商品別売上合計器等である。

【０００８】電源供給制御部８は図２に示すように構成
されている。初段定電圧回路１１はＡＣ電源から一定の
直流電圧を得るもので、この初段定電圧回路１１によっ
て変換された直流電圧は次段定電圧回路１２により負荷
回路部の動作電圧ＤＣｏｕｔに変換される。また停電検
出回路１３はＡＣ入力電圧が所定電圧以下になった際
に、停電検出信号ＰＷＤを出力するもので、この停電検
出信号ＰＷＤはインターフェイス回路９を介してＣＰＵ
１に与えられる。なお、停電検出回路１３は瞬時停電を
検出しても停電検出信号ＰＷＤを出力せず、ＡＣ停電が
所定時間継続することを条件に停電検出信号ＰＷＤを出
力するように構成されている。充放電制御回路１４は二
次電池ＢＴの充放電を制御するもので、二次電池ＢＴの
フロート充電特性に合わせた充電電流の制御と、電池電
圧を検出し、所定電圧以下の容量不足を検出した際に、
容量不足検出信号Ｂａｔｔ ＷＡＲＮＩＮＧを発生出力
する機能と、過放電から保護する機能を有している。

【０００９】バッテリー保護回路１５は停電処理用の二
次電池ＢＴを有し、この二次電池ＢＴにはショート保護
用のヒューズＦＵおよびリレー（電磁断電器）ＲＥが直
接接続されており、初段定電圧回路１１から充放電制御
回路１４を介してバッテリー保護回路１５に供給される
充電電流は、リレーＲＥ、ヒューズＦＵ、二次電池ＢＴ
に流れ、二次電池ＢＴを充電させる。ここで、二次電池
ＢＴの放電電流は、ヒューズＦＵ、リレーＲＥを経由し
て流れ、停電処理用の電源電圧ＢａｔｔＶ＋として出力
される。ＮＰＮ型トランジスタＴｒ１はリレーＲＥのス
イッチング動作を制御するもので、そのベース、コレク
タ間にはコンデンサＣ１、抵抗Ｒ２とから成るＣＲ時定
数回路ＴＭが接続されている。また、ＮＰＮ型トランジ
スタＴｒ１のエミッタ側には抵抗Ｒ１を介してリレーＲ
Ｅを構成するコイルＣＯの一端に接続され、このコイル
ＣＯの他端は、初段定電圧回路１１の出力側に逆流防止
ダイオードＤ１を介して接続されていると共に、リレー
ＲＥ、ヒューズＦＵ間に逆流防止ダイオードＤ２を介し
て接続されている。また、初段定電圧回路１１の出力側
は、上述した逆流防止ダイオードＤ１に接続されている
他に、逆流防止ダイオードＤ３、抵抗Ｒ３、Ｒ２を介し
てＮＰＮ型トランジスタＴｒ１のベースに接続されてお
り、ＮＰＮ型トランジスタＴｒ１は、ＡＣ電源のオン時
に初段定電圧回路１１から逆流防止ダイオードＤ３、抵
抗Ｒ３、Ｒ２に流れる電流によってオンされ、また、Ａ
Ｃ電源の停電時には、コンデンサＣ１から抵抗Ｒ２を介
して流れる電流によって所定時間、オンされる。一方、
ＡＣ電源の停電時にはＣＰＵ１は、二次電池ＢＴを電源
として後述する所定の停電処理を実行するが、この停電
処理の実行後、ＣＰＵ１はパワーオフ信号ＤＣ−ＣＵＴ
をインターフェイス回路９を介して電源供給制御部８内
の出力制御回路１６に与え、この出力制御回路１６はパ
ワーオフ信号ＤＣ−ＣＵＴにしたがってＲＡＭ２の出力
動作電圧ＤＣｏｕｔをオフする。

【００１０】次に、この第１実施形態における動作を説
明する。先ず、ＡＣ電源が投入（オン）されている通常
状態においては、初段定電圧回路１１によって変換され
た直流電圧により、バッテリー保護回路１５内の逆流防
止ダイオードＤ３、抵抗Ｒ３、Ｒ２に電流が流れ、ＮＰ
Ｎ型トランジスタＴｒ１がオン状態となっている。この
ようにＮＰＮ型トランジスタＴｒ１がオンされている状
態では、初段定電圧回路１１からバッテリー保護回路１
５内の逆流防止ダイオードＤ１、リレーＲＥ（コイルＣ
Ｏ）、抵抗Ｒ１、ＮＰＮ型トランジスタＴｒ１のコレク
タ側を経由した電流により、リレーＲＥがオンされるの
で、二次電池ＢＴはヒューズＦＵ、リレーＲＥを介して
充放電制御回路１４に接続された状態となり、初段定電
圧回路１１から充放電制御回路１４を介して供給される
充電電流により二次電池ＢＴへの充電が行われる。これ
と同時に、逆流防止ダイオードＤ３、抵抗Ｒ３、コンデ
ンサＣ１に流れる電流によりコンデンサＣ１に一定の容
量がチャージされる。この場合、初段定電圧回路１１か
らの直流電圧は次段定電圧回路１２によって負荷回路部
の動作電圧ＤＣｏｕｔに変換されるため、売上データ処
理装置を構成する各種負荷回路部は次段定電圧回路１２
から供給される動作電圧ＤＣｏｕｔによって駆動され
る。

【００１１】一方、ＡＣ電源が停電（ブレーカやＡＣパ
ワースイッチのオフ、在庫中も含む）になると、停電検
出回路１３から停電検出信号ＰＷＤが出力され、インタ
ーフェイス回路９を介してＣＰＵ１に与えられる結果、
ＣＰＵ１はＡＣ電源の停電を認識することができる。こ
の場合、初段定電圧回路１１からの出力電圧は“０”と
なるが、バッテリー保護回路１５内において、ＮＰＮ型
トランジスタＴｒ１はコンデンサＣ１に充電されている
容量に応じて所定時間オン状態が維持される。したがっ
て、ＡＣ電源が停電してから所定時間、リレーＲＥもオ
ン状態が維持されるので、二次電池ＢＴの放電電流はヒ
ューズＦＵ、リレーＲＥを介して流れ、電池電圧Ｂａｔ
ｔＶ＋として負荷回路部（例えば、ＣＰＵ１、ＲＡＭ
２、記憶装置３）へ供給される。この場合、ＣＰＵ１は
充放電制御回路１４から出力される容量不足検出信号Ｂ
ａｔｔ ＷＡＲＮＩＮＧの有無に応じた停電処理を実行
する。

【００１２】すなわち、容量不足検出信号Ｂａｔｔ Ｗ
ＡＲＮＩＮＧの出力が無ければ、通常の停電処理を実行
するが、二次電池ＢＴの残在容量が少なく、容量不足検
出信号Ｂａｔｔ ＷＡＲＮＩＮＧの出力が有れば、必要
最低限の停電処理を実行する。具体的には、通常の停電
処理では、部門別売上合計器、担当者別売上合計器の他
に膨大なファイルである商品別売上合計器の内容をＲＡ
Ｍ２から記憶媒体４（例えばハードディスク）へ退避す
る停電処理を行うが、必要最低限の停電処理としては部
門別および担当者別売上合計器の内容のみを記憶媒体４
へ退避し、商品別売上合計器の退避は、行わないように
している。その後、コンデンサＣ１の放電が進むと、Ｎ
ＰＮ型トランジスタＴｒ１が自動的にオフされるので、
リレーＲＥもこれに応答してオフされる。したがって、
ステップＢ７と停電処理用の負荷回路部との間が回路的
に切り離れ、二次電池ＢＴは無負荷状態となる。

【００１３】以上のようにこの第１実施形態において
は、ＡＣパワースイッチのオフやブレーカのオフ、ある
いは通常の停電によってＡＣ電源が遮断された場合に
は、コンデンサＣ１からの放電電流によってＮＰＮ型ト
ランジスタＴｒ１がその容量に応じた時間分オンすると
共にＮＰＮ型トランジスタＴｒ１がオンされている間、
リレーＲＥもオンされるので、二次電池ＢＴからの電源
供給によってＣＰＵ１は所定の停電処理を実行すること
ができる。この場合、二次電池ＢＴの残在容量に応じた
停電処理が行われる。そして、コンデンサＣ１の放電が
進み、停電処理実行後にＮＰＮ型トランジスタＴｒ１が
オフされると、リレーＲＥもオフされるので、二次電池
ＢＴと停電処理用の負荷回路部と接続状態が切り離さ
れ、二次電池ＢＴは無負荷状態となるため、漏れ電流を
抑えることが可能となり、それだけ電池の充放電回数が
少なくなるので、電池寿命を大幅に延すことが可能とな
る。

【００１４】（第２実施形態）以下、図３〜図６を参照
してこの発明の第２実施形態を説明する。なお、上述し
た第１実施形態は、ＡＣ電源の停電中にＣＲ時定数回路
ＴＭによってＮＰＮ型トランジスタＴｒ１をオフして二
次電池ＢＴを無負荷状態としたが、この第２実施形態は
ＮＰＮ型トランジスタＴｒ１のオフをＣＰＵ１によって
ソフト的に行うようにしたものであり、第２実施形態の
売上データ処理装置も図１と同様に構成されているた
め、以下、同一符号をもって説明するものとする。ま
た、図３はこの第２実施形態における電源供給制御部１
８を示したもので、図２で示した電源供給制御部８と基
本的に同一のものは、同一符号をもって示し、その説明
は省略する。ＣＰＵ１は停電処理の終了後、インターフ
ェイス回路９を介して電源供給制御部８にバッテリー切
り離し信号Ｂａｔｔ−ＯＦＦを出力し、この切り離し信
号Ｂａｔｔ−ＯＦＦは、バッテリー保護回路１５を構成
するＮＰＮ型トランジスタＴｒ１のベースに印加され、
ＮＰＮ型トランジスタＴｒ１のオン／オフ動作を制御す
るもので、このＮＰＮ型トランジスタＴｒ１のスイッチ
ング動作を制御することでリレーＲＥのオン／オフ動作
を制御する。なお、この第２実施形態におけるバッテリ
ー保護回路１５は、上述した図２のバッテリー保護回路
１５で示した逆流防止ダイオードＤ３、抵抗Ｒ３、Ｒ
２、コンデンサＣ１が設けられていない点を除き、基本
的には図２と同様の構成となっている。図４は電源供給
制御部１８とインターフェイス回路９との間において受
け渡される各種信号を示したもので、電源供給制御部１
８からインターフェイス回路９に対して停電検出信号Ｐ
ＷＤ、容量不足検出信号Ｂａｔｔ ＷＡＲＮＩＮＧが与
えられ、逆にインターフェイス回路９から電源供給制御
部１８に対してバッテリー切り離し信号Ｂａｔｔ−ＯＦ
Ｆ、パワーオフ信号ＤＣ−ＣＵＴが与えられる。

【００１５】次に、この第２実施形態における動作を図
５、図６に示すフローチャートにしたがって説明する。
なお、これらのフローチャートに記述されている各機能
を実現するためのプログラムは、ＣＰＵ１が読み取り可
能なプログラムコードの形態で記憶媒体４に記憶されて
おり、その内容がＲＡＭ２内のワークメモリ（図示せ
ず）にロードされている。図５は電源供給制御部８から
停電検出信号ＰＷＤがインターフェイス回路９を介して
入力された際に実行されるフローチャートである。先
ず、電源供給制御部８から容量不足検出信号Ｂａｔｔ
ＷＡＲＮＩＮＧの入力有無を調べ（ステップＡ１）、二
次電池ＢＴの残在容量が少なく容量不足検出信号Ｂａｔ
ｔ ＷＡＲＮＩＮＧが入力された場合には必要最低限の
停電処理を実行するが（ステップＡ２）、容量不足検出
信号Ｂａｔｔ ＷＡＲＮＩＮＧが無ければ、通常の停電
処理を実行する（ステップＡ３）。なお、このことは上
述した第１実施形態の場合と同様である。そして、停電
処理が終ると、ステップＡ４に進み、再び停電検出信号
ＰＷＤがオフ（ローレベル）の場合にはＡＣ電源が復帰
しているので、ＣＰＵ１はパワーオフ信号ＤＣ−ＣＵＴ
のみを出力し、インターフェイス回路９を介して電源供
給制御部８に与えるが（ステップＡ５）、停電検出信号
ＰＷＤがオンされたままであれば、ＡＣ停電が継続中で
あるため、ＣＰＵ１はパワーオフ信号ＤＣ−ＣＵＴの他
にバッテリー切り離し信号Ｂａｔｔ−ＯＦＦを出力し、
インターフェイス回路９を介して電源供給制御部８に与
える（ステップＡ６）。この結果、電源供給制御部８に
おいて、ＮＰＮ型トランジスタＴｒ１がオフされるので
リレーＲＥもオフされ、停電処理用の負荷回路部が切り
離される。図６はメンテナンス時の動作を示したフロー
チャートで、入力装置５からバッテリＯＦＦコマンドが
入力されると（ステップＢ１）、ＣＰＵ１はこのコマン
ド入力に応答してバッテリー切り離し信号Ｂａｔｔ−Ｏ
ＦＦを出力し、電源供給制御部８に与える（ステップＢ
２）。したがって、この場合においてもリレーＲＥを負
荷回路部から切り離すことができる。

【００１６】（第３実施形態）次に、図７を参照してこ
の発明の第３実施形態について説明する。なお、第１実
施形態はＣＲ時定数回路ＴＭによってＮＰＮ型トランジ
スタＴｒ１をオフするようにしたが、この第３実施形態
はカウンタ回路ＣＴを用いてバッテリー切り離し信号Ｂ
ａｔｔ−ＯＦＦを出力し、ＮＰＮ型トランジスタＴｒ１
をオフするようにしたものである。ここで、この第３実
施形態においては図３で示した電源供給制御部１８が使
用され、またカウンタ回路ＣＴはインターフェイス回路
９に組み込まれている。カウンタ回路ＣＴは図７に示す
ように、そのＶｃｃ入力端子に電源供給制御部１８から
の電池電圧ＢａｔｔＶ＋が入力されている。また、カウ
ンタ回路ＣＴのＤｉｎ入力端子には、ＣＰＵ１から転送
されて来たカウント値が初期値として入力されており、
カウンタ回路ＣＴはプリセットされたカウント値を
「１」ずつ減算する減算カウンタである。なお、カウン
ト値のプリセットはＣＰＵ１が自動的に行うか、スイッ
チ操作による手作業で行うようにしてもよい。また、カ
ウンタ回路ＣＴのＳＴＡＴ入力端子にはＣＰＵ１からの
パワーオフ信号ＤＣ−ＣＵＴが入力され、またＳＴＯＰ
入力端子には電源供給制御部１８からの停電検出信号Ｐ
ＷＤが入力されている。更に、カウンタ回路ＣＴのＣＯ
ＵＮＴ入力端子には電源供給制御部１８から容量不足検
出信号Ｂａｔｔ ＷＡＲＮＩＮＧが入力されており、カ
ウンタ回路ＣＴはこの容量不足検出信号Ｂａｔｔ ＷＡ
ＲＮＩＮＧにしたがってバッテリー切り離し信号Ｂａｔ
ｔ−ＯＦＦの出力タイミングが制御される。すなわち、
容量不足検出信号Ｂａｔｔ ＷＡＲＮＩＮＧがオフのと
きカウンタ回路ＣＴは、予めプリセットされたカウント
値がその計数動作により“０”に達すると、そのＯＵＴ
端子からバッテリー切り離し信号Ｂａｔｔ−ＯＦＦを出
力して電源供給制御部１８に与えるが、容量不足検出信
号Ｂａｔｔ ＷＡＲＮＩＮＧがオンのときに、カウント
値が所定値（例えば、初期値の半分）に達すると、バッ
テリー切り離し信号Ｂａｔｔ−ＯＦＦをそのＯＵＴ端子
から出力する。

【００１７】いま、カウンタ回路ＣＴにカウント値がプ
リセットされていると共に、停電となり、電源供給制御
部１８から停電検出信号ＰＷＤが入力されている状態に
おいて、ＣＰＵ１による停電処理の実行後、ＣＰＵ１か
らパワーオフ信号ＤＣ−ＣＵＴが出力されると、カウン
タ回路ＣＴは計数動作を開始する。すなわち、停電検出
信号ＰＷＤがオンで、かつパワーオフ信号ＤＣ−ＣＵＴ
がオンのタイミングで、カウンタ回路ＣＴは予めプリセ
ットされているカウント値を減算する計数動作を開始す
る。そして、カウンタ回路ＣＴは電源供給制御部１８か
らの容量不足検出信号Ｂａｔｔ ＷＡＲＮＩＮＧの有無
に応じてバッテリー切り離し信号Ｂａｔｔ−ＯＦＦを出
力し、電源供給制御部１８内のＮＰＮ型トランジスタＴ
ｒ１をオフさせる。これによってリレーＲＥがオフされ
て二次電池ＢＴは負荷回路部から切り離されて無負荷状
態となる。

【００１８】なお、上述した各実施形態においては、二
次電池ＢＴを負荷回路部から切り離す手段としてリレー
ＲＥを用いたが、その他のスイッチ手段をソレノイド等
で動作させるようにすれば、大電流の場合に有効なもの
となる。また、売上データ処理装置に限らず、その他の
データ処理装置でも適用可能であることは勿論である。

【００１９】

【発明の効果】この発明によれば、主電源の停電時に二
次電池からの電源供給によって所定の停電処理を実行し
たのち、二次電池と負荷回路部とを回路的に切り離すこ
とで、無駄な放電を抑え、二次電池の劣化を防止するこ
とができるので、電池の長寿命化を図ることが可能とな
る。

【図面の簡単な説明】

【図１】二次電池保護機能付きデータ処理装置の全体構
成を示したブロック図。

【図２】電源供給制御部８の回路構成図。

【図３】第２実施形態における電源供給制御部１８の回
路構成図。

【図４】電源供給制御部１８とインターフェイス回路９
との間で授受される各種信号を示した図。

【図５】第２実施形態において、電源供給制御部１８か
ら停電検出信号ＰＷＤが入力された際に実行開始される
ＣＰＵ１の動作を示したフローチャート。

【図６】第２実施形態において、メンテナン時のＣＰＵ
１の動作を示したフローチャート。

【図７】第３実施形態において、インターフェイス回路
９に組み込んだカウンタ回路ＣＴを示した図。

【符号の説明】

１ ＣＰＵ ２ ＲＡＭ ３ 記憶装置 ４ 記憶媒体 ５ 入力装置 ８、１８ 電源供給制御部 ９ インターフェイス回路 １１ 初段定電圧回路 １２ 次段定電圧回路 １３ 停電検出回路 １４ 充放電制御回路 １５ バッテリー保護回路 ＢＴ 二次電池 ＲＥ リレー Ｔｒ１ ＮＰＮ型トランジスタ ＴＭ ＣＲ時定数回路 ＣＴ カウンタ回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】主電源によって充電される二次電池と、主
   電源の停電を検出する停電検出部と、この停電検出部に
   よって停電が検出された際に、所定の停電処理を実行す
   るために二次電池からの電源供給によって動作する負荷
   回路部とを備えたデータ処理装置において、 前記負荷回路部と二次電池との間に回路切り離し用のス
   イッチング素子を設け、少なくとも前記停電処理が終了
   する所定時間が経過するまで前記負荷回路部と二次電池
   との接続状態を保持し、停電処理の終了後、所定のタイ
   ミングで前記スイッチング素子を制御して前記負荷回路
   部から二次電池を切り離すことにより二次電池が無負荷
   状態となるように制御する電源制御手段を備えたことを
   特徴とする二次電池保護機能付きデータ処理装置。
2. 【請求項２】前記電源制御回路は、前記停電検出部によ
   って停電が検出された際に、放電を開始すると共に、こ
   の放電電流に基づいて前記スイッチング素子を制御する
   ＣＲ時定数回路を有し、このＣＲ時定数回路の放電電流
   が低下した際に、前記負荷回路部から二次電池を切り離
   すようにしたことを特徴とする請求項１記載の二次電池
   保護機能付きデータ処理装置。
3. 【請求項３】前記電源制御回路は、前記停電検出部によ
   って停電が検出された際に計数動作を開始すると共に、
   その計数値に基づいて前記スイッチング素子を制御する
   カウンタ回路を有し、このカウンタ回路の計数値が所定
   数に達した際に、前記負荷回路部から二次電池を切り離
   すようにしたことを特徴とする請求項１記載の二次電池
   保護機能付きデータ処理装置。
4. 【請求項４】入力操作に応答して前記スイッチング素子
   を制御することにより前記負荷回路部から二次電池を切
   り離す切り離し指定手段を設けたことを特徴とする請求
   項１記載の二次電池保護機能付きデータ処理装置。
5. 【請求項５】コンピュータに対して、 少なくとも主電源の停電が検出された際に実行される前
   記停電処理が終了する所定時間が経過するまで負荷回路
   部と二次電池との接続状態を保持し、停電処理の終了
   後、前記負荷回路部と二次電池との間に設けられた回路
   切り離し用のスイッチング素子を所定のタイミングで制
   御して前記負荷回路部から二次電池を切り離すことによ
   り二次電池が無負荷状態となるように制御する機能を実
   現させるためのプログラムを記録した記録媒体。