JPS5850030A - 電子計算機システムの電源制御装置 - Google Patents
電子計算機システムの電源制御装置Info
- Publication number
- JPS5850030A JPS5850030A JP56149228A JP14922881A JPS5850030A JP S5850030 A JPS5850030 A JP S5850030A JP 56149228 A JP56149228 A JP 56149228A JP 14922881 A JP14922881 A JP 14922881A JP S5850030 A JPS5850030 A JP S5850030A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- signal
- time
- response
- received
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
は夏 発明の属する分野
この発明は、電子計算機システムの、電源制御装置に関
するものである。
するものである。
（２）従来技術の構成
従来、ふの椙の装置として、第１内に示すものがあった
。図におｉて、１１）は現時刻レジスタ、１２）はあら
かじめ設定されたし中断時刻を格納して−るレジスタ、
１３＋ｒｉ両レジスタ＋１１と＋２１ ｉ−比較する
比較器で１両しジスタＩｌｌと（２）が−紋した場合、
一致信号＋４）を出力する。この信号＋４）が、電源装
置（５）のしゃ断信号となる。
。図におｉて、１１）は現時刻レジスタ、１２）はあら
かじめ設定されたし中断時刻を格納して−るレジスタ、
１３＋ｒｉ両レジスタ＋１１と＋２１ ｉ−比較する
比較器で１両しジスタＩｌｌと（２）が−紋した場合、
一致信号＋４）を出力する。この信号＋４）が、電源装
置（５）のしゃ断信号となる。
（３）従来技術の作用動作
次に動作につめて説明する。現時刻を示す現時刻レジス
タは；の内容が、あらかじめ設定されたし中＃ｒＨ？ｆ
刻を保持するレジスタセ２）の内容と一致すると、比較
器（３）より、一致信号＋４１が出力される。電源（５
）はこの一致信号＋４） ’ｆｒ受信し、ただちにし中
吻される。
タは；の内容が、あらかじめ設定されたし中＃ｒＨ？ｆ
刻を保持するレジスタセ２）の内容と一致すると、比較
器（３）より、一致信号＋４１が出力される。電源（５
）はこの一致信号＋４） ’ｆｒ受信し、ただちにし中
吻される。
（４）従来技術の欠点
従来の電源装置ｔｒｉ、以上の如く構成されてｈる為、
ソフトウェア−の実行が終了して−な−にもかかわらず
、し中断時刻が来ると。
ソフトウェア−の実行が終了して−な−にもかかわらず
、し中断時刻が来ると。
−友釣にしゃ断してしまめ、プログラムの不完全終了と
−うこｔになる場合がある欠点があった。
−うこｔになる場合がある欠点があった。
（５１発明の目的
この発＃Ｊｔｒ、上記のような従来のものの欠点を除去
する為になされたものであり、プログラムの完全終了の
できる電源制御！ｆｔｔ＝提供することを目的としてい
る。
する為になされたものであり、プログラムの完全終了の
できる電源制御！ｆｔｔ＝提供することを目的としてい
る。
（６） 発明の＊Ｆｌｔ
以下、この発明のτ実施例を図について説明する。
第２図において、（１）〜（５）は第１図の各部と同等
のもの、１２！１１は一致信号＋４１１−受けて動作す
るソフトウェア−に対する割込発生回路、■は割込に対
する応答信号、＠は一致信号１４）発生によりカウント
Ｖｒ開始し、応答信号■受信によりセットされる迄の時
間を測定するタイマー、＠は一致信号発生後規定時間内
に応答信号が来なかった場合にタイマー鰭から発せられ
るオーバータイム信号、■はソフトウェア命令による電
源しゃ断信号、ｃｎはこれら両信号＠優たは１２１をし
中断信号６１）として電源装置（５）へ伝える論理回路
である。
のもの、１２！１１は一致信号＋４１１−受けて動作す
るソフトウェア−に対する割込発生回路、■は割込に対
する応答信号、＠は一致信号１４）発生によりカウント
Ｖｒ開始し、応答信号■受信によりセットされる迄の時
間を測定するタイマー、＠は一致信号発生後規定時間内
に応答信号が来なかった場合にタイマー鰭から発せられ
るオーバータイム信号、■はソフトウェア命令による電
源しゃ断信号、ｃｎはこれら両信号＠優たは１２１をし
中断信号６１）として電源装置（５）へ伝える論理回路
である。
７、発明の作用、動作の説明
次に、動作につめて説明する。現時刻を示す現時刻レジ
スタは）の内容がし中断時刻を示すレジスタ１２）の内
容が比較器（３）によって一致すると、比較器から一致
信号（４）が発生する。
スタは）の内容がし中断時刻を示すレジスタ１２）の内
容が比較器（３）によって一致すると、比較器から一致
信号（４）が発生する。
この一致信号は、 ＩＩＪ込発生回路［有］を冬山し。
ソフトウェアに割込を発生せしめると同時に。
タイマー＠全作動させる。タイマーの規定時間内Ｋｌ！
ｌ込に対する応答信号（至）が受信されれば、オーバー
タイム信号（至）は発生せず、電源＋５１がただちにし
ヤ肋される事はな（、ソ７Ｉ。
ｌ込に対する応答信号（至）が受信されれば、オーバー
タイム信号（至）は発生せず、電源＋５１がただちにし
ヤ肋される事はな（、ソ７Ｉ。
ウェア命令による電源し中断信号＠によって。
電源（５）がしゃ断される。しかし、タイマーの規定時
間が過ぎる間に応答信号（至）が受信されな打れば、オ
ーバータイム信号（至）によって。
間が過ぎる間に応答信号（至）が受信されな打れば、オ
ーバータイム信号（至）によって。
電源（５）がただちにし中断される。
このように、現時刻としゃ断時刻が一致した場合、ただ
ちにし中断する事なく、ソフトウェア−に割込して知ら
しむる事により、ソフトウェア−は、＠込に対する応答
を返すと同時に、プログラムの終了処理を開始し、処理
完了後電源し中断命令を実行する事により。
ちにし中断する事なく、ソフトウェア−に割込して知ら
しむる事により、ソフトウェア−は、＠込に対する応答
を返すと同時に、プログラムの終了処理を開始し、処理
完了後電源し中断命令を実行する事により。
プログラムの不完全終了を防ぐことが可能と、なる。ま
た−万、ソフトウェアが暴走をしてｈる場合、この一致
割込に対する正常な割込応答が返せなめ、この場合、オ
ーバータイム信号＠によって強制的ＫＩＥ源しゃ断する
ことにより、し中断不可能とｉう状態を回避する事が可
能となる。
た−万、ソフトウェアが暴走をしてｈる場合、この一致
割込に対する正常な割込応答が返せなめ、この場合、オ
ーバータイム信号＠によって強制的ＫＩＥ源しゃ断する
ことにより、し中断不可能とｉう状態を回避する事が可
能となる。
＋８７ 発明の効果
以上のように、この発明によれば、電源しゃ断時刻がき
たときに、計算＠Ｖステムの電源を、プログラムの完全
終了した後にし中断。
たときに、計算＠Ｖステムの電源を、プログラムの完全
終了した後にし中断。
あるいはプログラムが暴走しても、Ｎ実に電源し中断す
る事が可能となる。
る事が可能となる。
第１図は従来の装置のブロック図、第２図はこの発明の
一実施例のブロック図を示す。 図中、は）・・・現時刻レジスタ、（２）・・・シ中断
時刻を示すレジスタ、 ＋３１・・・比較器、（４）・
・・一致信号。 （５）・・・電源装置、Ｉ２５１・・・割込発生回路、
（ト）・・・割込に対する応答信号、＠・・・タイマー
、（２）・・・オーバータイム信号、ｃ１９・・・ソフ
トウェア命令による電源し中断信号、 （１１１−・電
源しゃ断信号。・なお、同一符号は同一または相当部分
を示す。 代理人 葛 野 信 −
一実施例のブロック図を示す。 図中、は）・・・現時刻レジスタ、（２）・・・シ中断
時刻を示すレジスタ、 ＋３１・・・比較器、（４）・
・・一致信号。 （５）・・・電源装置、Ｉ２５１・・・割込発生回路、
（ト）・・・割込に対する応答信号、＠・・・タイマー
、（２）・・・オーバータイム信号、ｃ１９・・・ソフ
トウェア命令による電源し中断信号、 （１１１−・電
源しゃ断信号。・なお、同一符号は同一または相当部分
を示す。 代理人 葛 野 信 −
Claims (1)
- 電子計算機システムの電源の投入、しや１ｈｔ−制御す
る電源制御装置において、現時刻が、あらかじめ設定さ
れて−る電源し中断時刻と一致した時、ソフトウェアプ
ログラムに割込を発生し、規定時間内に、該割込に対す
る応答があった場合、電源のし中断行為を行なわず、ソ
フトウェア命令による指令によって電源のし中１１行な
い、規定時間内に、該割込に対する応答が
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56149228A JPS5850030A (ja) | 1981-09-21 | 1981-09-21 | 電子計算機システムの電源制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56149228A JPS5850030A (ja) | 1981-09-21 | 1981-09-21 | 電子計算機システムの電源制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5850030A true JPS5850030A (ja) | 1983-03-24 |
Family
ID=15470662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56149228A Pending JPS5850030A (ja) | 1981-09-21 | 1981-09-21 | 電子計算機システムの電源制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5850030A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5941027A (ja) * | 1982-09-01 | 1984-03-07 | Hitachi Ltd | 計算機システム |
| JPS59220574A (ja) * | 1983-05-31 | 1984-12-12 | 松下電工株式会社 | 電気錠システムにおけるｃｐｕ暴走防止方式 |
| JPS60180035U (ja) * | 1984-05-09 | 1985-11-29 | 三洋電機株式会社 | 電子機器 |
| US9036064B2 (en) | 2011-04-28 | 2015-05-19 | Panasonic Intellectual Property Management Co., Ltd. | Solid-state imaging device including a photoelectric converting film and camera system using the solid-state imaging device |
| US9338383B2 (en) | 2011-04-08 | 2016-05-10 | Panasonic Intellectual Property Management Co., Ltd. | Method for driving solid-state imaging device including starting/ending a reset operation on pixels arranged in a two-dimensional array |
| US9554066B2 (en) | 2011-02-04 | 2017-01-24 | Panasonic Intellectual Property Management Co., Ltd. | Solid-state imaging device having reduced κTC noises and method of driving the same |
-
1981
- 1981-09-21 JP JP56149228A patent/JPS5850030A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5941027A (ja) * | 1982-09-01 | 1984-03-07 | Hitachi Ltd | 計算機システム |
| JPS59220574A (ja) * | 1983-05-31 | 1984-12-12 | 松下電工株式会社 | 電気錠システムにおけるｃｐｕ暴走防止方式 |
| JPS60180035U (ja) * | 1984-05-09 | 1985-11-29 | 三洋電機株式会社 | 電子機器 |
| US9554066B2 (en) | 2011-02-04 | 2017-01-24 | Panasonic Intellectual Property Management Co., Ltd. | Solid-state imaging device having reduced κTC noises and method of driving the same |
| US9338383B2 (en) | 2011-04-08 | 2016-05-10 | Panasonic Intellectual Property Management Co., Ltd. | Method for driving solid-state imaging device including starting/ending a reset operation on pixels arranged in a two-dimensional array |
| US9036064B2 (en) | 2011-04-28 | 2015-05-19 | Panasonic Intellectual Property Management Co., Ltd. | Solid-state imaging device including a photoelectric converting film and camera system using the solid-state imaging device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4358823A (en) | Double redundant processor | |
| FR2722017B1 (fr) | Systeme multiprocesseur | |
| JPS5850030A (ja) | 電子計算機システムの電源制御装置 | |
| US6321289B1 (en) | Apparatus for automatically notifying operating system level applications of the occurrence of system management events | |
| JPH1153049A (ja) | コンピュータシステム | |
| JPS63816B2 (ja) | ||
| JPS5846448A (ja) | 割り込み制御回路 | |
| JPH0683652A (ja) | マイクロコンピュ−タシステム | |
| JPH04349539A (ja) | マイクロプロセッサの運転制御方式 | |
| JPS553011A (en) | Error processing system for sequence control unit | |
| JPS6033654A (ja) | マイクロプロセツサ間デ−タ転送方式 | |
| JPS622684Y2 (ja) | ||
| WO1990013071A1 (en) | Programmable controller | |
| JPS63236142A (ja) | ソフトウエア監視装置 | |
| JPS6295644A (ja) | マイクロプロセッサ用プログラムデバッグ装置 | |
| JPH04182743A (ja) | マイクロプロセッサの再起動方法 | |
| JPH04215112A (ja) | マイクロコンピュータ | |
| JPS58172761A (ja) | ウオツチドツグ回路 | |
| JPH01216626A (ja) | パルス計数回路 | |
| JPH0652017A (ja) | プログラム暴走検出方式 | |
| JPS62150454A (ja) | ダイレクトメモリアクセスシステム | |
| JPH03252886A (ja) | シングルチップマイクロコンピュータ | |
| JPS6376053A (ja) | マルチコンピユ−タ装置 | |
| JPH01250162A (ja) | メモリライト方式 | |
| JPH02101540A (ja) | Ｃｐｕの暴走検知方式 |