JPH01267896A - 半導体メモリ - Google Patents

半導体メモリ

Info

Publication number
JPH01267896A
JPH01267896A JP63096147A JP9614788A JPH01267896A JP H01267896 A JPH01267896 A JP H01267896A JP 63096147 A JP63096147 A JP 63096147A JP 9614788 A JP9614788 A JP 9614788A JP H01267896 A JPH01267896 A JP H01267896A
Authority
JP
Japan
Prior art keywords
refresh
request signal
timer
execution
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63096147A
Other languages
English (en)
Inventor
Makinari Kobayashi
小林　万企就
Tatsuya Inatsuki
稲着　達哉
Hisashi Ueno
久 上野
Mitsuo Isobe
磯部　満郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63096147A priority Critical patent/JPH01267896A/ja
Priority to US07/339,661 priority patent/US5027327A/en
Priority to DE68923899T priority patent/DE68923899T2/de
Priority to KR1019890005152A priority patent/KR890016677A/ko
Priority to EP89107021A priority patent/EP0338528B1/en
Publication of JPH01267896A publication Critical patent/JPH01267896A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、ダイナミック形メモリセルを持つ半導体メモ
リに係わり、特にそのリフレッシュ動作制御の改良に関
する。
（従来の技術） 近年、スタティック形メモリセルとダイナミック形メモ
リセルを共に持つ疑似スタティック形ＲＡＭ（以下、Ｐ
ＳＲＡＭという）が、スタティック形とダイナミック形
の両長所を兼ね備える点から好んで使用されている。
ＰＳＲＡＭのようなダイナミック形メモリセルを持つメ
モリの従来のリフレッシュ動作には、チップオンリリフ
レッシュ、オートリフレッシュ、セルフリフレッシュの
三種類がある。チップオンリリフレッシュとは、外部か
らメモリにリフレッシュアドレスを与えてダミーのアク
セスを行うことによりリフレッシュ動作を行うものであ
る。オートリフレッシュとは、リフレッシュアドレスカ
ウンタをＲＡＭに内蔵し、そのリフレッシュ端子に第６
図のタイムチャートに示すように外部からクロック動作
するリフレッシュ要求信号を与えて、この要求信号の入
力毎にリフレッシュ動作を行うもので、リフレッシュの
周期はリフレッシュ要求信号の周期で決まる。セルフリ
フレッシュとは、リフレッシュアドレスカウンタとタイ
マとをＲＡＭに内蔵し、第７図のタイムチャートに示す
ように外部からのリフレッシュ要求信号を“Ｌ“レベル
に保って内蔵タイマを動作させ、その桁上げ周期毎にリ
フレッシュ動作を行うもので、リフレッシュ周期は内蔵
タイマの周期で決まる。
第８図はＲＡＭにＰＳＲＡＭを使用したコンピュータシ
ステムの一例を示す。こうしたシステムでは、システム
作動中は第９図に示すように（例えばＲＯＭ２のチップ
イネイブル信号ＲＯＭ−ＣＥをリフレッシュ要求信号と
して用いることにより）ＣＰＵＩのオペレーションコー
ドフェッチサイクル毎にオートリフレッシュを行い、ま
たシステム休止中はリフレッシュ要求信号を“Ｌ”レベ
ルにしＰＳＲＡＭ３の内蔵タイマを作動させてセルフリ
フレッシュを行うアプリケーションが主流である。
（発明が解決しようとする課題） このように、従来のＰＳＲＡＭを用いたシステムでは、
システム作動中はオペレーションコードフェッチサイク
ル毎にリフレッシュ要求信号を与えてオートリフレッシ
ュを行っている。その場合、リフレッシュ要求信号が入
る度に必ず全てのＰＳＲＡＭがリフレッシュ動作をする
ので、大きなリフレッシュ電流が必要になり（例えば第
８図のシステムでは４個のＰＳＲＡＭを用いているから
第９図に示すように毎回４チップ分のリフレッシユ電流
を消費する）、これに応じてシステムの電源も大容量と
せねばならずシステムの小形化、省エネルギ化の障害と
なっている。また、通常どんなに大きなシステムでもＰ
ＳＲＡＭの動作電流はせいぜい１〜２チップ分であるの
に、リフレッシュ電流がその何倍も大きいということは
好ま【７い事ではない。さらに、ＰＳＲＡＭの能力では
リフレッシュ周期は１６マイクロ秒またはそれ以上の長
周期で十分であるのに、ＣＰＵの動作速度の高速化に伴
いオートリフレッシュの周期が数マイクロ秒あるいは１
マイクロ秒以下という短い周期となり、必要以上に余分
にリフレッシュ電流を消費する結果となっている。
本発明は上記に鑑みなされたもので、ダイナミックメモ
リセルを持つメモリを使用したシステムにおいて、余分
なリフレッシュ動作を無くし電源負荷を軽減するととも
に、システムの安定動作を確保することを目的とする。
〔発明の構成〕
（課題を解決するための手段） 本発明は、ダイナミック形メモリセルを持つ半導体メモ
リにおいて、前記ダイナミック形メモリセルのリフレッ
シュが必要か否かを判断する手段を備え、この手段が必
要と判断した場合に限り外部からのリフレッシュ要求信
号を受けてリフレッシュ動作を実行することを特徴とす
る半導体メモリを提供するものである。
また、本発明は前記リフレッシュの必要を判断する手段
が、所定の周期で信号を発するタイマと、このタイマの
出力信号によリセットされこのセット状態でのみ前記リ
フレッシュ要求信号をうけて前記リフレッシュ動作を実
行するためのリフレッシュ実行信号を発し、前記リフレ
ッシュ動作の実行によりリセットされるフリップフロッ
プとからなることを特徴とする半導体メモリも提供する
。
さらに、本発明は前記リフレッシュの必要を判断する手
段が、所定の周期で信号を発するタイマと、前記リフレ
ッシュ動作が実行されてない時の前記タイマの出力信号
の個数をリフレッシュ必要回数として記憶するリフレッ
シュ必要回数記憶器と、前記リフレッシュ要求信号を受
けて前記リフレッシュ動作を実行するためのリフレッシ
ュ実行信号を前記記憶されたリフレッシュ記憶回数に等
しい個数だけ出力するリフレッシュ実行判断器とからな
ることを特徴とする半導体メモリも提供する。
（作　用） 上記構成によれば、リフレッシュ要求信号が入力されて
も、デバイスがリフレッシュを必要と判断した場合以外
はリフレッシュ動作が実行されないので、無駄なリフレ
ッシュ動作が無くなる。とくに、リフレッシュの必要を
判断する手段をタイマとフリップフロップまたはタイマ
とリフレッシュ必要回数記憶器とリフレッシュ実行判断
器で構成したものの場合、タイマの出力周期でリフレッ
シュ周期が定まるので、適切なリフレッシュ周期が設定
できる。つまり、本発明によるリフレッシュは、従来の
オートリフレッシュとセルフリフレッシュの両方の長所
を兼備えたものである。
また、上記判断手段をタイマとリフレッシュ必要回数記
憶器とリフレッシュ実行判断器とで構成したものの場合
、システム休止などでリフレッシュ要求信号が発生せず
、そのためにリフレッシュ動作が行なわれないことがあ
っても、行なわなかったリフレッシュの回数がリフレッ
シュ必要回数として記憶され、次のリフレッシュ要求信
号の入力時にリフレッシュ必要口数骨のリフレッシュ動
作が補われれるので、記憶データの変化消失がなく安定
したシステムの動作が確保できる。
（実施例） 以下、実施例により説明する。
第１図は、本発明に係る半導体メモリの一実施例の特徴
部分の構成を示すブロック図である。尚、図示省略した
メモリセルやリフレッシュアドレスカウンタは、従来の
ＰＳＲＡＭと同一の構成である。
図示のように、本実施例は発振器４、分周器５およびリ
フレッシュ周期発生器６から成り一定周期でパルスを発
するタイマ７と、このタイマ７の出力パルスを受ける度
にリフレッシュ動作が必要か否かを判断し、必要と判断
した時のみ外部からのリフレッシュ要求信号を受付けて
リフレッシュ実行信号を発するリフレッシュ実行判断器
８とを備えている。従来のＰＳＲＡＭではタイマはリフ
レッシュ要求信号がＬ”レベルの時にのみ作動したが、
本実施例ではタイマ７はリフレッシュ要求信号に関係な
く常時作動している。リフレッシュ実行判断器８はフリ
ップフロップ回路（Ｆ／Ｆ）であり、タイマ７の出力パ
ルスによリセットされ、このセット状態でリフレッシュ
要求信号を受けるとリフレッシュ実行信号を出力する。
リフレッシュ実行信号が出力されるとリフレッシュ動作
が実行され、リフレッシュ動作の実行によりリフレッシ
ュ実行判断器８はリセットされる。
次に、この実施例を第８図のようなシステムに使用した
場合のリフレッシュ動作を第２図のタイムチャートを参
照して説明する。
システム動作中、リフレッシュ要求信号はＣＰＵ１のオ
ペレーションコードフェッチサイクル毎に入力される。
一方、タイマ７の出力パルスはデバイスがリフレッシュ
動作を必要とする予め設定された周期で出力され、これ
によりリフレッシュ実行判断器（Ｆ／Ｆ）８がセットさ
れ、このセット後のリフレッシュ要求信号のみ受付けら
れてリフレッシュ動作が実行される。このリフレッシュ
動作の実行によりリフレッシュ実行判断器（Ｆ／Ｆ）８
はリセットされ、リセットから次のセットまではリフレ
ッシュ要求信号は受付けられずリフレッシュ動作は行わ
れない。
こうして、デバイスがリフレッシュ動作を必要と判断し
た時のみしかりフレッシュ動作を行わないため、消費電
流は従来に比べ大幅に減少する。
例えば、ＰＳＲＡＭを１チツプ使用するシステムの場合
、従来はその動作電流とほぼ同量のリフレッシュ電流を
必要としたが、本実施例ではリフレッシュ回数はアクセ
ス回数に比べ無視できる程に減少するので、消費電流は
動作電流だけとみなせることとなり従来の約１／２とな
る。さらに多数チップ使用する場合には使用チップ個数
に比例して消費電流はより一層減少する。
ところで、第１図の実施例においてシステムの休止など
の理由でタイマの設定周期以上にリフレッシュ要求信号
が発生しない場合には、その間リフレッシュ動作が行わ
れないので記憶データが変化消失する虞がある。第３図
はかかる場合のバックアップ機能を付加した実施例の特
徴部分の構成を示す。尚、第１図と同一部分には同一番
号を付しである。
この実施例の特徴は、タイマ７の出力周期以上に長らく
リフレッシュ要求信号が無かったためにキャンセルされ
たリフレッシュの回数を記憶するリフレッシュ必要回数
記憶器９と、外部からのリフレッシュ要求信号を受ける
と前記記憶器９に記憶されたリフレッシュ必要回数に等
しい数のリフレッシュ実行信号を連続して出力するリフ
レッシュ実行判断器１０とを備えた点である。リフレッ
シュ必要回数記憶器９はアップダウンカウンタであり、
タイマ７の出力パルスによりカウントアツプし、リフレ
ッシュ実行信号によりカウントダウンし、そのカウント
酸がリフレッシュ必要回数を示すようになっている。
次に、この実施例のリフレッシュ動作を第４図を参照し
て説明する。
同図（ａ）は、リフレッシュ要求信号がタイマ７の出力
パルスＰ１の後に２個、少し時間をおいてパルスＰ３の
後に２個、Ｐ４の後に１個というように散発的に出力さ
れた場合を示している。この場合、パルスＰ１によりリ
フレッシュ必要回数記憶器９のカウント値が１となり、
次のリフレッシュ要求信号でリフレッシュ実行判断器１
０からリフレッシュ実行信号が１個出力されてリフレッ
シュ動作が１回おこなわれる。また、このリフレッシュ
実行信号の出力によりリフレッシュ必要回数記憶器９の
カウント値は０となり、つぎのりフレッシュ要求信号の
ときにはリフレッシュ実行信号は出力されずリフレッシ
ュ動作は行われない。
次にパルスＰ２、Ｐ３の出力でリフレッシュ必要回数記
憶器９のカウント値が２になり、次のリフレッシュ要求
信号でリフレッシュ実行信号が２個出力され２回のリフ
レッシュ動作が連続して実行される。
また、第４図（ｂ）は、タイマ７の出力パルスＰ５、Ｐ
６、Ｐ７の間ずっとリフレッシュ要求信号が出力されず
パルスＰ８の後に出力が開始された場合を示す。この場
合、パルスＰ５、Ｐ６、Ｐ７、Ｐ８によりリフレッシュ
必要回数記憶器９のカウント値は４となり、つぎの最初
のリフレッシュ要求信号で４回のリフレッシュ動作が集
中的に実行される。その後は、前述の実施例と同様にパ
ルスＰ９、Ｐｌｏ、・・・毎に最初のリフレッシュ要求
信号でオートリフレッシュがおこなわれる。
このようにして、リフレッシュ要求信号の休止によりキ
ャンセルされたリフレッシュ必要回数骨だけ次の最初の
リフレッシュ要求信号で集中リフレッシュが行われるの
で、データの変化、消失の虞がなく、システムの安定し
た動作が期待できる。
ところで、上記実施例ではリフレッシュ必要回数を記憶
するためアップダウンカウンタを用いるが構成が複雑に
なり広いスペースが必要となる。
そこで、この記憶用のカウンタをリフレッシュアドレス
カウンタと同様のアップカウンタとすることにより構成
を簡略にし小スペース化を図った実施例を第５図に示す
。
この実施例は、タイマ７の出力パルスを受けてカウント
アツプする、リフレッシュアドレスカウンタ１１と同構
成のアップカウンタ１２と、リフレッシュ要求信号を受
けるとアップカウンタ１２のカウント値とリフレッシュ
アドレスカウンタ１１のアドレス値とが等しくなるまで
リフレッシュ実行信号を集中的に出力するリフレッシュ
実行判断器１３とを備えている。
この実施例では、リフレッシュ要求信号が休止して何回
かのリフレッシュ動作がキャンセルされた場合、キャン
セルされたリフレッシュ動作回数だけアップカウンタ１
２のカウント値がリフレッシュアドレスカウンタ１１の
アドレス値よりも先行する。従って、上記アドレス値と
カウント値との差がリフレッシュ必要回数を示しており
、この差が０になるまで（つまりフレッシュ必要回数だ
け）次の最初のリフレッシュ要求信号で集中リフレッシ
ュが実行される。従って、この実施例の作用は第４図で
説明した第３図の実施例と実質的に同一になる。
尚、アドレス値とカウント値との比較は上記のようにリ
フレッシュ要求信号が入る毎に行ってもよいが、常時こ
の比較を行って予めリフレッシユ動作の必要性を判断し
ておき、必要な時にのみリフレッシュ要求信号を受けて
上記集中リフレッシュを実行する方式としてもよい。
〔発明の効果〕
以上説明したように、本発明によればデバイスがリフレ
ッシュの必要性を判断して、必要なときにのみリフレッ
シュ要求信号を受けてリフレッシュ動作を実行するので
、不要なリフレッシュ動作をなくすことができ電源の負
担を軽減できる。
【図面の簡単な説明】
第１図は本発明に係る半導体メモリの一実施例の特徴部
分の構成を示すブロック図、第２図は第１図の実施例の
作用を説明するためのタイムチャート、第３図は本発明
の第２の実施例の特徴部分の構成を示すブロック図、第
４図は第３図の実施例の作用を説明するためのタイムチ
ャート、第５図は本発明の第３の実施例の特徴部分の構
成を示すブロック図、第６図は従来のオートリフレッシ
ュを説明するためのタイムチャート、第７図は従来のセ
ルフリフレッシュを説明するためのタイムチャート、第
８１１はＰＳＲＡＭを使用したコンピュータシステムの
一例を示すブロック図、第９図は第８図のシステムの動
作を説明するためのタイムチャートである。 ７・・・タイマ、８．１０．１３・・・リフレッシュ実
行判断器、９・・・リフレッシュ必要回数記憶器、１１
・・・リフレッシュアドレスカウンタ、１２・・・アッ
プカウンタ。 出願人代理人　　佐　　藤　　−雄

Claims (1)

  1. 【特許請求の範囲】 １、ダイナミック形メモリセルを持つ半導体メモリにお
    いて、前記ダイナミック形メモリセルのリフレッシュが
    必要か否かを判断する手段を備え、この手段が必要と判
    断した場合に限り外部からのリフレッシュ要求信号を受
    けてリフレッシュ動作を実行することを特徴とする半導
    体メモリ。 ２、前記リフレッシュの必要を判断する手段が、所定の
    周期で信号を発するタイマと、このタイマの出力信号に
    よリセットされ、セット状態でのみ前記リフレッシュ要
    求信号をうけて前記リフレッシュ動作を実行するための
    リフレッシュ実行信号を発し、前記リフレッシュ動作の
    実行によりリセットされるフリップフロップとからなる
    ことを特徴とする請求項１に記載の半導体メモリ。 ３、前記リフレッシュの必要を判断する手段が、所定の
    周期で信号を発するタイマと、前記リフレッシュ動作が
    実行されてない時の前記タイマの出力信号の個数をリフ
    レッシュ必要回数として記憶するリフレッシュ必要回数
    記憶器と、前記リフレッシュ要求信号を受けて前記リフ
    レッシュ動作を実行するためのリフレッシュ実行信号を
    前記記憶されたリフレッシュ記憶回数に等しい個数だけ
    出力するリフレッシュ実行判断器とからなることを特徴
    とする請求項１に記載の半導体メモリ。
JP63096147A 1988-04-19 1988-04-19 半導体メモリ Pending JPH01267896A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63096147A JPH01267896A (ja) 1988-04-19 1988-04-19 半導体メモリ
US07/339,661 US5027327A (en) 1988-04-19 1989-04-18 Semiconductor memory
DE68923899T DE68923899T2 (de) 1988-04-19 1989-04-19 Halbleiterspeicher.
KR1019890005152A KR890016677A (ko) 1988-04-19 1989-04-19 반도체메모리
EP89107021A EP0338528B1 (en) 1988-04-19 1989-04-19 Semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63096147A JPH01267896A (ja) 1988-04-19 1988-04-19 半導体メモリ

Publications (1)

Publication Number Publication Date
JPH01267896A true JPH01267896A (ja) 1989-10-25

Family

ID=14157269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63096147A Pending JPH01267896A (ja) 1988-04-19 1988-04-19 半導体メモリ

Country Status (5)

Country Link
US (1) US5027327A (ja)
EP (1) EP0338528B1 (ja)
JP (1) JPH01267896A (ja)
KR (1) KR890016677A (ja)
DE (1) DE68923899T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008287887A (ja) * 2008-09-05 2008-11-27 Renesas Technology Corp 半導体記憶装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778991B2 (ja) * 1988-07-26 1995-08-23 株式会社東芝 半導体メモリ
JP2898016B2 (ja) * 1989-06-23 1999-05-31 新日本製鐵株式会社 メモリ装置
US5193165A (en) * 1989-12-13 1993-03-09 International Business Machines Corporation Memory card refresh buffer
JPH04141886A (ja) * 1990-10-01 1992-05-15 Nec Corp マイクロコンピュータ
DE69128559T2 (de) * 1990-05-15 1998-06-04 Seiko Epson Corp Speicherkarte
JP3225531B2 (ja) * 1990-05-15 2001-11-05 セイコーエプソン株式会社 メモリカード
EP0547758B1 (en) * 1991-12-18 1999-01-20 Sun Microsystems, Inc. Optional refresh
JP3426693B2 (ja) * 1994-03-07 2003-07-14 株式会社日立製作所 半導体記憶装置
KR0129197B1 (ko) * 1994-04-21 1998-10-01 문정환 메모리셀어레이의 리플레쉬 제어회로
JP3165585B2 (ja) * 1994-05-13 2001-05-14 シャープ株式会社 情報処理装置
US6025741A (en) * 1996-12-23 2000-02-15 International Business Machines Corporation Conditional restore for execution unit
US7930471B2 (en) * 2004-11-24 2011-04-19 Qualcomm Incorporated Method and system for minimizing impact of refresh operations on volatile memory performance
JP4664126B2 (ja) 2005-06-14 2011-04-06 富士通セミコンダクター株式会社 半導体メモリ
JP2015032325A (ja) 2013-07-31 2015-02-16 マイクロン テクノロジー， インク． 半導体装置
FR3094830A1 (fr) * 2019-04-08 2020-10-09 Proton World International N.V. Circuit d'alimentation d'une mémoire volatile

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4292676A (en) * 1978-11-15 1981-09-29 Lockheed Electronics Co., Inc. Refresh cycle minimizer in a dynamic semiconductor memory
JPS5888894A (ja) * 1981-11-19 1983-05-27 Hitachi Ltd リフレツシユ・アクセス競合製御回路
JPS58182193A (ja) * 1982-04-19 1983-10-25 Toshiba Corp リフレツシユ制御装置
EP0116774B1 (en) * 1982-12-27 1991-07-24 Kabushiki Kaisha Toshiba Semiconductor memory device with a refresh mechanism
US4672583A (en) * 1983-06-15 1987-06-09 Nec Corporation Dynamic random access memory device provided with test circuit for internal refresh circuit
US4625301A (en) * 1983-11-30 1986-11-25 Tandy Corporation Dynamic memory refresh circuit
EP0164735A3 (en) * 1984-06-11 1988-11-09 Nec Corporation A microprocessor having a dynamic memory refresh circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008287887A (ja) * 2008-09-05 2008-11-27 Renesas Technology Corp 半導体記憶装置

Also Published As

Publication number Publication date
EP0338528A3 (en) 1991-11-13
DE68923899T2 (de) 1996-03-14
EP0338528B1 (en) 1995-08-23
DE68923899D1 (de) 1995-09-28
KR890016677A (ko) 1989-11-29
US5027327A (en) 1991-06-25
EP0338528A2 (en) 1989-10-25

Similar Documents

Publication Publication Date Title
US5262998A (en) Dynamic random access memory with operational sleep mode
JPH01267896A (ja) 半導体メモリ
KR100266885B1 (ko) 메모리 리프레시 시스템
US6570801B2 (en) Semiconductor memory having refresh function
JPH08287676A (ja) 半導体メモリ装置
KR100885011B1 (ko) 반도체 기억 장치 및 메모리 시스템
JP3165585B2 (ja) 情報処理装置
US5583823A (en) Dram refresh circuit
US20040165465A1 (en) Semiconductor memory device capable of executing refresh operation according to refresh space
JPH0266795A (ja) 半導体メモリ装置
EP0547758B1 (en) Optional refresh
US6614704B2 (en) Circuit and method for refreshing memory cells in a DRAM
KR100509088B1 (ko) 반도체 기억 장치
US6216233B1 (en) Maintaining a memory while in a power management mode
JP4518563B2 (ja) 半導体記憶装置
US6570802B2 (en) Semiconductor memory device
US6930946B2 (en) Refresh control and internal voltage generation in semiconductor memory device
EP0409274A2 (en) Dynamic memory with a refresh control circuit
JPH01125796A (ja) 疑似スタティック・ランダム・アクセス・メモリ
JP3337459B2 (ja) 情報処理装置
JP2594757B2 (ja) 記憶装置のリフレッシュ制御回路
JP2002203389A (ja) 半導体メモリ
JP2001093278A (ja) 半導体記憶装置
JPS5845692A (ja) リフレツシユ要求制御方式
US20030043675A1 (en) Memory system