KR100266885B1 - 메모리 리프레시 시스템 - Google Patents

메모리 리프레시 시스템 Download PDF

Info

Publication number
KR100266885B1
KR100266885B1 KR1019970010093A KR19970010093A KR100266885B1 KR 100266885 B1 KR100266885 B1 KR 100266885B1 KR 1019970010093 A KR1019970010093 A KR 1019970010093A KR 19970010093 A KR19970010093 A KR 19970010093A KR 100266885 B1 KR100266885 B1 KR 100266885B1
Authority
KR
South Korea
Prior art keywords
memory
refresh
signal
access
address strobe
Prior art date
Application number
KR1019970010093A
Other languages
English (en)
Other versions
KR970076824A (ko
Inventor
미쯔오 다보
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR970076824A publication Critical patent/KR970076824A/ko
Application granted granted Critical
Publication of KR100266885B1 publication Critical patent/KR100266885B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

통상 모드하에서도 동적으로 셀프 리프레시를 행하고, 그것으로 저소비 전력화를 실현할 수 있는 우수한 메모리 리프레시 시스템을 제공한다.
복수의 메모리 뱅크를 포함하는 메모리 시스템을 위한 메모리 리프레시 시스템에서, (a) 상기 메모리 뱅크 각각에 설치된 리프레시 요구에 응답하여 메모리 뱅크 내를 1행 단위로 리프레시하기 위한 메모리 리프레시 수단과, (b) 제1 시간 간격(P1)으로 상기 메모리 시스템에 리프레시 요구를 공급하는 제1 메모리 리프레시 제어 수단과, (c) 상기 메모리 뱅크 각각에 설치된 상기 제1 시간 간격(P1)보다도 비교적 긴 제2 시간 간격(P2)로 메모리 뱅크에 리프레시 요구를 공급하는 제2 메모리 리프레시 제어 수단과, (c) 상기 메모리 뱅크 각각에 설치된 메모리 뱅크로 억세스를 검출하기 위한 메모리 억세스 감시 수단과, (e) 상기 메모리 뱅크 각각에 설치된 메모리 뱅크로 최후의 억세스로부터 제1 소정 시간(Tl)이 경과한 것에 응답하여 타이머 출력을 활동화함과 동시에, 메모리 뱅크로 다음 억세스에 응답하여 타이머 출력을 비활동화하는 타이머와, (f) 상기 메모리 뱅크 각각에 설치된 상기 타이머 출력에 응답하여 상기 제1 또는 제2 메모리 리프레시 제어 수단 중 어느 한쪽에 의한 리프레시 요구를 선택적으로 받아들이기 위한 셀렉터를 구비하는 것을 특징으로 하는 메모리 리프레시 시스템이다.

Description

메모리 리프레시 시스템
본 발명은 다이나믹 메모리(DRAM)을 리프레시하기 위한 메모리 리프레시 시스템에 관한 것으로, 특히 CPU(Central Processing Unit)에 의한 메모리 억세스의 사이에 작용하는 노말 리프레시 기능 이외에, 메모리 뱅크를 자기 완결적으로 리프레시하기 위한 셀프 리프레시 기능을 실행하는 메모리 리프레시 시스템에 관한 것이다. 보다 상세하게는, 본 발명은 각 메모리 뱅크 단위로 노말 리프레시와 셀프리프레시의 전환을 동적으로 행하여 저소비 전력화를 실현하기 위한 메모리 리프레시 시스템에 관한 것이다.
작금의 기술 혁신에 따라, 오피스 환경을 전제로 한 데스크 톱형 컴퓨터나, 배터리 구동에 의해 이동(mobile) 환경에서의 사용이 가능한 노트북형 컴퓨터 등의 각종 퍼스널 컴퓨터(PC)가 개발되어 시판되고 있다.
이들 컴퓨터 시스템의 기본 구조는 중앙 콘트롤러로서의 CPU(Central Processing Unit)와 메인 메모리 사이의 억세스 동작이다. 즉, CPU는 메인 메모리에 로드한 프로그램을 실행함과 동시에, 실행 결과를 메인 메모리 내의 작업 영역에 축차 기록함으로써 컴퓨터 처리를 실현하는 것이다.
메인 메모리에는 일반적으로 DRAM(다이나믹 RAM)이 이용되고 있다. 이것은 DRAM이 단순한 셀 구조이기 때문에, SRAM(스태틱 RAM)에 비해 대용량화하기 쉽고, 기억 용량당 단가도 싸기 때문이다.
DRAM 내의 각 메모리 셀은 매트릭스 형상으로 배열되어 있고, 먼저 행 어드레스 및 행 어드레스 스트로브(CAS) 신호를 인가한 다음에 열 어드레스 및 열 어드레스 스트로브(CAS) 신호를 인가함으로써, 개개의 메모리 셀을 어드레스할 수 있다.
DRAM의 각 메모리 셀은 콘덴서에 전하를 축적하는 형태로 정보를 격납하는 구조로 되어 있기 때문에, 한번 메모리 셀에 데이타를 기록해도 장시간 방치해 두면, 전하가 누설되어 저장된 정보가 손실되어 버린다. 이 때문에, 어느 일정 시간 이내에 기록 데이타의 리프레시(즉, 재기록)을 행할 필요가 있다. 리프레시의 기본 동작은 어느 1개의 행을 억세스함으로써, 이 행의 전체 메모리 셀을 리프레시하는 것이다. 따라서, 전체 행 어드레스를 확실히 리프레시하는 것은 소정 주기로 리프레시 사이클을 제공하기(또는 리프레시 요구를 발행하기) 위한 수단과, 리프레시 어드레스를 순차 지정하기 위한 리프레시 어드레스 카운터가 필수적이다(단, 리프레시 어드레스 카운터는 통상 리프레시 사이클마다 자동적으로 증가하도록 디자인되어 있음).
RAS 온리 리프레시와 CAS 비포 RAS 리프레시 : 리프레시 제이 방식으로서는, 예를 들면「RAS 온리(Only) 리프레시」 방식과, 「CAS 비포(before) RAS 리프레시」 방식이 있다.
RAS 온리 리프레시 방식은 행 어드레스 스트로브(RAS) 신호만으로 리프레시 동작을 제어하는 방식을 말한다. 단, RAS 온리 리프레시 방식인 경우, 리프레시 어드레스를 지정하기 위한 리프레시 어드레스 카운터를 메모리 외부에 설치할 필요가 있다.
한편, CAS 비포 RAS 리프레시 방식은 메모리로 열 어드레스 스트로브 (CAS)신호 직후에 행 어드레스 스트로브(RAC)신호를 활동화하는(즉, CAS 비포 RAS) 형태에서 리프레시 요구를 공급하는 방식을 말한다. 통상의 메모리 억세스에서는 반드시 RAS 신호가 미리 활동화하기 때문에, 이와 같은 리프레시 제어가 가능하게 되어 있다. CAS 비포 RAS 방식에 의하면, 메모리 내부에 리프ㅔ시 어드레스 카운터를 구비하고 있으면, RAS 온리 방식과 실질적으로 마찬가지로 기능한다. 게다가, 외부 어드레스 카운터는 불필요하게 된다. 현재의 256K 비트 이상의 메모리 용량을 갖는 DRAM 제품은 통상 이 CAS 비포 RAS 기능을 구비하고 있다.
노말 리프레시와 셀프 리프레시 : 실장 방식이라는 관점에서 본 경우, 리프레시 제어 방식을 「노말 리프레시(nornnl refreshing)」 와 「셀프 리프레시 (self-refreshing)」로 분류할 수 잇다. 노말 리프레시는 이 어의와 같이, 컴퓨터시스템이 통상의 동작 모드 사이, 즉 CPU에 의한 메모리 억세스의 사이에 실행되는 리프레시 동작이다. 이 때문에, 노말 리프레시를 행하기 위한 노말 리프레시 회로는 CPU의 동작에 합쳐 고속으로 설계되어, 소비 전류가 큰 회로로 되기 쉽다. 노말 리프레시는 통상 약 15 μsec마다 1회 행해지고,1회의 리프레시 사이클은 200∼500 nsec이며, 이 사이의 소비 전류는 1OO mA 정도가 된다. 이것을 시간당 평균 전류로 환산하면 2 ∼ 5 mA가 된다. 이것은 DRAM 1칩당의 값이고, 1대의 PC에는 통상 DRAM 칩을 4 ∼ 8개 탑재되어 있기 때문에, 노말 리프레시를 위한 총 소비 전류는 수십 mA에 도달하게 된다.
이것에 대해, 셀프 리프레시는 리프레시 전류의 절감을 목적으로 하여 개발된 것으로, 메모리 디바이스 자신의 내부에서 리프레시 동작을 행하는 것이다. 셀프 리프레시를 행하기 위해서는 메모리 디바이스 자신이 소정 주기로 리프레시 사이클을 얻기 위한 기능이나, 리프레시 사이클마다 리프레시 어드레스를 지정하기 위한 리프레시 어드레스 카운터 등을 구비할 필요가 있다.
셀프 리프레시는 일반적으로는 CPU로부터의 메모리 억세스가 없을 때에 실행되기 때문에, CPU의 동작은 비동기에서 좋다. 즉, 셀프 리프레시는 각 메모리 셀이 데이타를 손실하지 않을 정도의 최저 전류(200 ∼ 300 μA), 및 최대한으로 긴 주기를 그것으로 리프레시 동작을 행하면 좋기 때문에, 절전 효과가 매우 높다. 또, 셀프 리프레시는 메모리 디바이스 내부에서만 동작하는 것이 가능하기 때문에, 메모리 주변의 회로의 급전을 정지할 수 있어, 절전 효과를 더욱 높일 수 있다. 셀프 리프레시의 다른 유효성으로서, 메모리 외부에서 보면, DRAM을 리프레시가 필요치 않는 SRAM(의사 SRAM ; pseudo SRAM)으로서 취급할 수 있는 점도 들 수 있다.
메모리의 백업을 고려한 컴퓨터 시스템에서는 노말 리프레시 기능과 셀프 리프레시 기능을 함께 구비한 것이 많다. 도6에는 노말 리프레시 기능과 셀프 리프레시 기능을 함께 구비한 시스템의 구성을 개략적으로 도시하고 있다. 동 도면에서, 메모리 디바이스와 이것에 억세스하는 CPU나 I/0 디바이스 사이는 버스에 의해 접속되어 있다. 메모리 디바이스 외에는 CPU 등으로부터 억세스가 행해지고 있는 동안에 비교적 고속으로 리프레시 동작을 행하는 노말 리프레시 회로와, 이 리프레시 회로에 비교적 짧은 주기 신호를 공급하는 클럭이 배치되어 있다. 또, 메모리 디바이스 내에는 비교적 저속으로 리프레시 동작을 행하는 셀프 리프레시 회로와, 이 리프레시 회로에 비교적 긴 주기 신호를 공급하는 클럭이 배치되어 있다. 또, 스위치는 메모리 디바이스를 노말 리프레시 회로 또는 셀프 리프레시 회로 중 어느 회로에 의해 리프레시하는지를 선택하기 위해 설치되어 있다.
최근의 메모리 시스템은 복수의 메모리 뱅크를 구비하고, 메모리 뱅크 단위로 1조의 RAS 신호 및 CAS 신호가 할당된 구성으로 되어 있다. 또, 메모리 뱅크 단위로 셀프 리프레시 기능을 구비한 것이 많다. 이와 같은 메모리 뱅크에 대해서, 노말 리프레시 회로는 CAS 비포 RAS 형식에서 제어 신호를 인가하는 것만으로, 메모리 뱅크에 대해 리프레시 사이클을 제공할 수 있다. 메모리 뱅크 내에서는 내장 리프레시 어드레스 카운터가 리프레시 사이클마다 어드레스를 자동적으로 증가하도록 되어 있다. 또, 메모리 뱅크로의 RAS 입력 및 CAS 입력 모두가 일정 기간 활동 상태에서 유지되도록 함으로써, 내장 셀프 리프레시 기능을 활동화시켜, 셀프 리프레시 모드로 천이하도록 디자인되어 있다.
메모리 리프레시의 저소비 전력화 : 예를 들면, 배터리 구동형의 노트북 컴퓨터 등은 이동 환경하에서의 배터리 구동 시간(duration)의 연장을 위해서도 저소비 전력화가 시급한 과제로 되어 있다. 이와 같은 컴퓨터 시스템에서는 메모리 리프레시에 요구하는 소비 전력도 무시하기 어렵다. 전술한 바와 같이, 노말 리프레시보다도 셀프 리프레시 쪽이 전력소비가 작기 때문에, 셀프 리프레시를 이용하는 것이 바람직하다.
그러나, 셀프 리프레시는 CPU와 비동기인 저속 동작을 위해(전술), 셀프 리프레시 모드의 기간 중에는 그 메모리 뱅크로의 억세스(리드 억세스 및 라이트 억세스의 쌍방을 포함함)는 가능하지 않게 된다. 또, 통상의 DRAM 칩은 동작의 안정성을 위해, 셀프 리프레시 모드로 천이하기 위해 일단 트리거가 발생한 경우, 셀프 리프레시 모드에 완전히 빠져 든 후가 아니면, 메모리 뱅크가 노말 리프레시 모드로 복귀할 수 없도록 설계되어 있다., 이 때문에, 메모리 뱅크가 셀프 리프레시 모드에서 노말 리프레시로 복귀하기 위해서는 지연 시간(delay time ; 1OO μsec 정도)를 요구하게 된다. 복귀할 때까지의 기간 중에 메모리 뱅크로의 억세스가 감행되면, 억세스 데이타의 파괴 또는 손실을 초래하여, 시스템 동작의 보전성을 뒤흔드는 결과가 된다.
이 때문에, 종래는 저소비 전력화보다도 시스템 동작의 보전성을 중시하여, CPU가 통상 동작을 행하고 있는 동안은 셀프 리프레시를 이용하지 않고, 노말 리프레시만을 행하고 있었다. 즉, 컴퓨터 시스템 전체가 서스펜드 등의 저소비 전력 모드에 돌입하여 완전히 동작을 정지하고 있는 기간밖에 셀프 리프레시가 이용되지않는 것이 실정이었다. 또, CPU 등으로부터의 메모리 억세스가 일부의 메모리 뱅크에 집중하고 있어도, 억세스되지 않은 그외의 메모리 뱅크를 셀프 리프레시 모드로 전환할 때까지는 행해지지 않았다.
본 발명의 목적은 메모리의 리프레시 전류를 저감함으로써, 컴퓨터 시스템 전체의 평균 전류를 저감하는 것을 목적으로 한다.
본 발명의 다른 목적은 통상의 동작 모드에서 작용하는 노말 리프레시 기능이외에, 각 메모리 뱅크 내에서 리프레시를 행하기 위한 셀프 리프레시 기능을 구비한 우수한 메모리 리프레시 시스템을 제공하는 것에 있다.
본 발명의 다른 목적은 컴퓨터 시스템이 통상 모드하에서도 동적으로 셀프 리프레시를 행하고, 그것으로 저소비 전력화를 실현할 수 있는 우수한 메모리 리프레시 시스템을 제공하는 것에 있다.
본 발명은 상기 과제를 고려하여 이루어진 것으로, 그 제1 측면은 복수의 메모리 뱅크를 포함하는 메모리 시스템을 위한 메모리 리프레시 시스템에서, (a) 상기 메모리 시스템에 대해 메모리 리프레시 동작을 행하기 위한 노말 리프레시 수단과, (b) 상기 메모리 뱅크 각각에 설치된 메모리 뱅크로의 억세스를 검출하기 위한 메모리 억세스 감시 수단과, (c) 상기 메모리 뱅크 각각에 설치된 메모리 뱅크로 최후의 억세스로부터 소정 시간 경과한 것에 응답하여 상기 노말 리프레시 수단에 의한 메모리 뱅크로 메모리 리프레시 동작을 정지함과 동시에, 메모리 뱅크 내에서의 독자의 메모리 리프레시 동작을 행하기 위한 셀프 리프레시 수단을 구비하는 것을 특징으로 하는 메모리 리프레시 시스템이다.
또, 본 발명의 제2 측면은 복수의 메모리 뱅크를 포함하는 메모리 시스템을 위한 메모리 리프레시 시스템에서, (a) 상기 메모리 뱅크 각각에 설치된 리프레시 요구에 응답하여 메모리 뱅크 내를 1행 단위로 리프레시하기 위한 메모리 리프레시수단과, (b) 제1 시간 간격(P1)으로 상기 메모리 시스템에 리프레시 요구를 공급하는 제1 메모리 리프레시 제어 수단과, (c) 상기 메모리 뱅크 각각에 설치된 상기 제1 시간 간격(P1)보다 비교적 긴 제2 시간 간격(P2)로 메모리 뱅크에 리프레시 요구를 공급하는 제2 메모리 리프레시 제어 수단과, (d) 상기 메모리 뱅크 각각에 설치된 메모리 뱅크로 억세스를 검출하기 위한 메모리 억세스 감시 수단과, (e) 상기 메모리 뱅크 각각에 설치된 메모리 뱅크로 최후의 억세스로부터 제1 소정 시간(Tl)이 경과한 것에 응답하여 타이머 출력을 활동화함과 동시에, 메모리 뱅크로 다음 억세스에 응답하여 타이머 출력을 비활동화하는 타이머와, (f) 상기 메모리 뱅크 각각에 설치된 상기 타이머 출력에 응답하여 상기 제1 또는 제2 메모리 리프레시 제어 수단 중 어느 한쪽에 의한 리프레시 요구를 선택적으로 받아 들이기 위한 셀렉터를 구비하는 것을 특징으로 하는 메모리 리프레시 시스템이다.
본 발명의 제3 측면은 복수의 메모리 뱅크를 포함하는 메모리 시스템을 위한 메모리 리프레시 시스템에서, (a) 상기 메모리 뱅크 각각에 설치된 리프레시 요구에 응답하여 메모리 뱅크 내를 1행 단위로 리프레시하기 위한 메모리 리프레시 수단과, (b) 제1 시간 간격(P1)으로 상기 메모리 시스템에 리프레시 요구를 공급하는 제1 메모리 리프레시 제어 수단과, (c) 상기 메모리 뱅크 각각에 설치된 상기 제1 시간 간격(P1)보다 비교적 긴 제2 시간 간격(P2)로 메모리 뱅크에 리프레시 요구를 공급하는 제2 메모리 리프레시 제어 수단과, (d) 상기 메모리 뱅크 각각에 설치된 메모리 뱅크로 억세스를 검출하기 위한 메모리 억세스 감시 수단과, (e) 상기 메모리 뱅크 각각에 설치된 메모리 뱅크로 최후의 억세스로부터 제1 소정 시간(Tl)이 경과한 것에 따라 타이머 출력을 활동화함과 동시에, 메모리 뱅크로 다음의 억세스에 응답하여 타이머 출력을 비활동화하는 타이머와, (f) 상기 메모리 뱅크 각각에 설치된 상기 타이머 출력에 따라 상기 제1 또는 제2 메모리 리프레시 제어 수단 중 어느 한쪽에 의한 리프레시 요구를 선택적으로 받아들이기 위한 셀렉터와, (g) 각각의 뱅크마다 설치된 상기 타이머 출력이 활동화되어 있는 기간 중에 메모리 뱅크로 억세스가 검출된 것에 응답하여 억세스 요구원에 대해 메모리 억세스 동작의 실행 대기를 요구하는 대기 요구 수단을 구비하는 것을 특징으로 하는 메모리 리프레시 시스템이다.
여기에서, 제1 메모리 리프레시 제어 수단에 의한 리프레시 동작은 소위 「노말 리프레시」 에 해당하고, 또 제2 메모리 리프레시 수단에 의한 리프레시 동작은 「셀프 리프레시」 에 해당하는 것으로 파악된다.
또, 제2 및 제3 측면에 따른 메모리 리프레시 시스템에서, 상기 제1 메모리 리프레시 제어 수단은 열 어드레스 스트로브(CAS) 신호 직후에 행 어드레스 스트로브(RAS) 신호를 활동화함으로써 리프레시 요구를 공급하는 수단을 더 포함하고 있어도 좋다. 왜냐하면, CAS 비포 RAS 형식의 메모리 리프레시는 현재 많은 메모리 시스템에 사용되고 있기 때문이다.
또, 제2 및 제3 측면에 따른 메모리 리프레시 시스템에서, 상기 제2 메모리 리프레시 제어 수단은 자신에 입력된 열 어드레스 스트로브(CAS) 신호 및 행 어드레스 스트로브(RAS) 신호가 함께 제2 소정 시간(T2) 이상 계속 활동화됨으로써 리프레시 요구의 공급을 개시하도록 해도 좋다. 왜냐하면, 현재의 많은 셀프 리프레시 기능은 소정 시간 메모리 억세스가 없음으로써(즉, RAS 및 CAS 신호가 소정 시간 이상 계속 활동화됨) 구동을 개시하도록 디자인되어 있기 때문이다.
또, 제2 및 제3 측면에 따른 메모리 리프레시 시스템에서, 상기 메모리 억세스 감시 수단은 메모리 뱅크로 열 어드레스 스트로브(CAS) 신호 및 행 어드레스 스트로브(RAS) 신호를 입력하는 수단과, 행 어드레스 스트로브(RAS) 신호 직후에 열어 드레스 스트로브(CAS) 신호가 활동화된 것에 응답하여 메모리 뱅크로 억세스를 검출하는 수단과, 열 어드레스 스트로브(CAS) 신호 직후에 행 어드레스 스트로브(RAS) 신호가 활동화되어도 메모리 뱅크로 억세스를 검출하지 않는 수단을 포함하고 있어도 좋다. 통상 메모리 억세스는 RAS 비포(before) CAS 형식으로 행해지는 한편, 리프레시 요구는 CAS 비포 RAS 형식으로 행해진다. 리프레시 모드의 전환을 고려한 경우, 노말 리프레시 동작을 통상의 메모리 억세스와 동일하게 취급할 필요없다. 따라서, 메모리 억세스 감시 수단은 CAS 비포 RAS를 무시하고, 이 결과, 타이머는 CAS 비포 RAS를 제외하여 최후의 메모리 억세스로부터의 경과 시간을 계시(count)하게 된다.
또, 제2 및 제3 측면에 따른 메모리 리프레시 시스템에서, 상기 셀렉터는 상기 타이머 출력이 비활동화되어 있는 기간은 상기 제1 메모리 리프레시 제어 수단에 의한 리프레시 요구를 받아들이는 수단과, 상기 타이머 출력이 활동화된 것에 응답하여 상기 제1 메모리 리프레시 제어 수단에 의한 리프레시 요구를 차단하는 수단을 포함하고 있어도 좋다.
또, 제2 및 제3 측면에 따른 메모리 리프레시 시스템에서, 상기 제1 메모리 리프레시 제어 수단에 의한 리프레시 요구를 차단하는 수단은 상기 제2 메모리 리프레시 제어 수단으로 행 어드레스 스트로브(RAS) 신호 및 열 어드레스 스트로브(CAS) 신호를 함께 활동화하는 수단을 포함하고 있어도 좋다. 이와 같이 하면, 제1 및 제2 메모리 리프레시 제어 수단 각각으로부터의 리프레시 요구는 택일적으로 이용되게 된다.
제1도는 본 발명을 실현하는데 적합한 메모리 리프레시 시스템(100)의 구성을 그 주면에 있는 메모리 콘트롤러(200)이나 메모리 시스템(300)과 함께 모식적으로 도시하는 도면.
제2도는 메모리 억세스 감시부(311)의 회로 예를 도시한 도면.
제3도는 타이밍 발생부(312)의 동작 특성을 도해한 상태 천이도.
제4도는 타이머(313)에 의한 처리 순서를 플로우챠트화하여 도시한 도면.
제5도는 본 실시예에 따른 메모리 리프레시 시스템(100)의 동작 예를 타이밍챠트로 하여 도시한 도면.
제6도는 노말 리프레시 기능과 셀프 리프레시 기능을 함께 구비한 시스템의 구성을 개략적으로 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
100 : 메모리 리프레시 시스템 200 : 메모리 콘트톨러
300 : 메모리 시스템 301 : 메모리 뱅크
311 : 메모리 억세스 감시부 312 : 타이밍 발생부
313 : 타이머 314 : 셀렉터
현재의 많은 메모리 시스템은 복수의 메모리 뱅크를 포함하고, 또한 메모리 뱅크마다 RAS 신호 및 CAS 신호의 조가 할당된 구성으로 되어 있다. 이 때문에, 메모리 뱅크 단위로 메모리 억세스를 관리하는 것이 가능하게 되어 있다. 본 발명의 각 측면에 따른 메모리 리프레시 시스템에 의하면, 각 메모리 뱅크마다 CPU로부터의 메모리 억세스가 감시된다. 그리고, 비교적 빈번하게 억세스되는 메모리 뱅크에 대해서는 노말 리프레시를 계속하여 행하는 한편, 제1 소정 시간 (T1) 이상 메모리 억세스가 없는 메모리 뱅크에 대해서는 동적으로 셀프 리프레시 모드로 전환하도록 되어 있다.
노말 리프레시는 CPU에 의한 메모리 억세스의 사이를 누비며 행해지는(* : 후술하는 주석을 참조) 리프레시 동작이고, CPU의 동작에 맞춰 고속으로 설계되어, 필연적으로 소비 전류가 큰 동작이 된다. 이것에 대해, 셀프 리프레시는 CPU의 동작과는 비동기로, 즉 보유 데이타를 손실하지 않을 정도의 최소 전류와 최대한으로 느린 주기로 행해지기 때문에, 절전 효과가 높다. 본 발명에 의하면, 서스펜드 등의 로우 액티비티 상태일 때 뿐만 아니라, 컴퓨터 시스템이 통상의 동작을 행하고 있는 동안에서도, 억세스 빈도에 따라 메모리 뱅크 단위로 동적으로 셀프 리프레시로 천이(switched)시킬 수 있다. 실행 중의 프로그램이 빈번하게 억세스하는 메모리 영역은 일부분에 치우져 있다는 「국소성의 원리 (principle of locality)」 를 감안하면, 통상의 동작 중에 셀프 리프레시로 전환할 수 있는 메모리 뱅크는 비교적 많고, 따라서 본 발명에 의한 절전 효과는 높다고 생각된다.
또, 셀프 리프레시는 CPU의 동작과 비동기이기 때문에, 메모리 억세스가 재개된 때에는 노말 리프레시 모드로 복귀할 필요가 있지만, 복귀에는 지연 시간(제8면 참조)를 필요로 한다. 제3 측면에 따른 메모리 리프레시 시스템에 의하면, 셀프 리프레시 모드에 빠져 있는 메모리 뱅크에 메모리 억세스 요구가 발생해도, 억세스의 요구원(보다 구체적으로는 메모리 콘트롤러)에 대해 메모리 억세스 동작의 개시를 대기시키는 취지의 웨이트 요구를 발행하도록 되어 있다. 이 때문에, 셀프 리프레시 모드 중의 메모리 뱅크에는 노말 리프레시 모드로 복귀하기 위한 유예 기간이 제공되게 된다. 이 유예 기간은 메모리 억세스의 오버헤드로 되지만, 일단 메모리 뱅크가 노말 동작으로 복귀하면 국소성의 원리에 의해 잠깐 해당 메모리 뱅크로 억세스를 계속함과 동시에, 다른 메모리 뱅크가 대신해서 셀프 리프레시 모드로 들어간다. 따라서, 시스템의 오페레이션 시간 전체에서 보면, 유예 기간을 위한 오버헤드는 무시할 수 있는 것이 된다.
간단하게 말하면, 본 발명에 따른 메모리 리프레시 시스템에 의하면, 통상모드하에서도 동적으로 셀프 리프레시를 행하고, 그것으로 저소비 전력화를 실현할 수 있는 것이다.
본 발명의 또 다른 목적, 특징이나 이점은 후술하는 본 발명의 실시예나 첨부하는 도면에 기초하여 보다 상세히 설명에 의해 명백해진다.
＜주석＞
* : 메모리 리프레시 요구는 일반적으로 메모리 억세스 요구에 앞서 처리된다.
이하, 도면을 참조하면서 본 발명의 실시예를 자세하게 설명한다.
A. 시스템 구성
도1은 본 발명을 실현하는데 적합한 메모리 리프레시 시스템(100)의 구성을 모식적으로 도시하고 있다. 이 시스템(100)은 메모리 콘트롤러(200)이나 메모리시스템(300)으로 구성된다.
메모리 콘트롤러(200)은 CPU(도시하지 않음)로부터의 메모리 억세스 요구에 따라, 메모리 시스템(300)으로 메모리 억세스(판독 억세스 및 기록 억세스 모두를 포함함) 동작을 실현하기 위한 전용 콘트롤러이다. 또, 메모리 콘트롤러 (200)은 소위 노말 리프레시를 행하기 위한 노말 리프레시 회로(200-A)를 포함하고 있다. 이 노말 리프레시 회로(200-A)는 소정 주기(제1 시간 간격 P1)로 노말 리프레시 사이클을 제공하기 위한 기능 모듈을 구비하고 있고, 제1 시간 간격 P1(통상은 약 15 μsec)마다 각 메모리 뱅크에 대해, CAS 비포 RAS 형식의 메모리 리프레시 요구를 공급하도록 되어 있다. 메모리 콘트롤러(200)이 출력하는 -RAS 신호 및 -CAS 신호는 셀렉터(314)에 의해 선택적으로 메모리 뱅크(301)에 공급된다(후술).
또, 메모리 콘트롤러(200)과 메모리 시스템(300) 사이는 행 어드레스 판독 및 열 어드레스 판독을 지시하기 위한 -RAS 신호선 및 -CAS 신호선("-"은 액티브로우 신호를 의미함. 이하 마찬가지임)외에, 데이타 버스나 어드레스 버스, 콘트롤 버스에 의해서도 접속되어 있다. 단, 도1에서는 도면을 간략화하기 위한 목적으로, 본 발명에 필요한 신호선 이외에는 생략한다.
메모리 시스템(300)은 기억 매체 자체인 메모리 뱅크(301-0,301-1,···)을 복수개 구비하고 있다. 각 메모리 뱅크(301-0 ···)은 리프레시 기능 모듈을 내장하고 있는 타입이다. 이 내장 리프레시 기능 모듈은 리프레시 사이클마다 리프레시 어드레스(행 어드레스)를 증가하기 위한 리프레시 어드레스 카운터와, 리프레시 요구에 응답하여 지정 행 어드레스로 억세스를 제어하기 위한 제어 회로를 구비하고, 「노말 리프레시」와 「셀프 리프레시」 쌍방을 실행할 수 있도록 되어 있다. 이 중, 노말 리프레시는 메모리 뱅크 외부[노말 리프레시 회로(200-A)]로부터 받아들인 CAS 비포 RAS 형식의 메모리 리프레시 요구에 응답하여 지정 행 어드레스에 억세스함으로써 실현된다. 또, 셀프 리프레시 기능은 -RAS 신호 및 -CAS 신호가 함께 제2 소정 시간(T2) 이상 활동 상태(즉, 로우 상태)를 계속한 것에 응답하여(단,-CAS 신호 쪽이 하강하거나 빠른 경우), 그 동작을 개시하도록 되어 있다. 셀프 리프레시 모드일 때, 내부 클럭(도시하지 않음)에 따른 제2 시간 간격(P2)마다 리프레시 요구가 발행되어, 이 리프레시 요구에 응답하여 지정 행 어드레스에 억세스함으로써, 셀프 리프레시 동작이 실현된다. 일반적으로, 셀프 리프레시 사이클인 제2 시간 간격 P2는 노말 리프레시 사이클인 제1 시간 간격 P1보다도 길다.
메모리 시스템(300) 중의 파선 블럭은 메모리 뱅크의 리프레시 동작을 전환하여 제어하기 위한 기능 모듈이고, 메모리 뱅크로 억세스를 감시하기 위한 메모리 억세스 감시부(311)과, 소정 타이밍으로 메모리 뱅크 내의 셀프 리프레시 기능을 활동화시키기 위한 타이밍 발생부(312)와, 메모리 뱅크로 최후의 억세스로부터의 경과 시간을 계시하기 위한 타이머(313)과, 타이머(313)의 출력에 응답하여 리프레시 요구를 선택적으로 메모리 뱅크에 공급하기 위한 셀렉터(314)를 포함하고 있다. 이들 메모리 억세스 감시부(311), 타이밍 발생부(312), 타이머 (313) 및 셀렉터(314)는 각 메모리 뱅크마다 설치되어 있고, 이 때문에, 메모리 뱅크마다 노말 리프레시와 셀프 리프레시의 전환을 제어할 수 있도록 되어 있다. 이하, 각 부에 대해 설명한다.
메모리 억세스 감시부(Memory Access Monitor) :
메모리 억세스 감시부(311)은 메모리 뱅크(301)로 억세스를 감시하기 위한 부분이고, 메모리 뱅크(301)로 억세스가 행해지고 있는 동안은 셀프 리프레시 모드로 천이시키지 않기 위해 설치되어 있다. 단, 노말 리프레시를 통상의 메모리 억세스로서 취급할 필요는 없기 때문에, 메모리 억세스 감시부(311)은 RAS 비포 CAS 만을 메모리 억세스로 판단하고, CAS 비프 RAS를 무시하도록 디자인되어 있다.
도2에는 메모리 억세스 감시부(311)의 회로 예를 도시하고 있다. 동 도면에 도시하는 바와 같이, 메모리 억세스 감시부(311) 내에서 메모리 콘트롤러 (200)이 출력하는 -RAS 신호는 D 플립플롭(31lA)의 D 단자에 입력되고, -CAS 신호는 NOT 게이트(31lB)를 통해 D 플립플롭(31lA)의 C 단자에 입력되어 있다. 또, D 플립플롭(31lA)의 Q 출력은 메모리 콘트톨러(200)으로부터의 -RAS 신호와 함께, AND 게이트(311C)의 각 입력 단자에 반전 입력되어 있다. 이 AND 게이트 (311C)의 출력은 메모리 뱅크(301)로 억세스 동작을 표시하는 Clear 신호로서 타이밍 발생부(312)와 타이머(313)에 공급되어 있다.
도2에 도시하는 바와 같은 회로 구성에 의하면, 메모리 억세스 감시부 (311)은 -RAS 신호가 액티브(즉, 로우)로 된 후에 -CAS가 액티브(즉, 로우)로 되면, 메모리 억세스 요구가 발생한다고 가정하여 Clear 출력을 활동화(generate)한다(보다 엄밀하게는 RAS 신호가 하강한 후의 CAS 신호의 하강에서 다음에 RAS 신호가 상승할 때까지의 동안, Clear 신호를 하이 상태로 유지함). 한편, -CAS 신호가 액티브 즉, 로우)로 된후에 -RAS가 액티브(즉, 로우)로 된(즉, CAS 비포 RAS) 경우에는 메모리 리프레시 요구이므로, 이것을 무시하여 Clear 출력의 비활동 상태(inactive state)를 유지한다.
타이밍 발생부(Timing Generator) : 타이밍 발생부(312)는 소정의 타이밍으로 메모리 뱅크(301) 내의 셀프 리프레시 기능을 활동화시키기 위해 설치되어 있다. 여기에서 말하는 소정의 타이밍은 메모리 뱅크(301)로 최후의 억세스로부터 제1 소정 시간 T1 이상 경과한 때의 것을 표시하고, 타이머(313)으로부터의 Expire 신호를 받아들임으로써(후술) 검지하도록 되어 있다. 또, 타이밍 발생부 (312)는 메모리 뱅크(301) 내의 셀프 리프레시 기능을 활동화시키기 위해, -RAS 신호 및 -CAS 신호를 계속적으로 활동화(즉, 로우 상태)하도록(단, CAS 쪽의 하강을 빠르게 함)되어 있다. 타이밍 발생부(312)의 -RAS 출력 및 -CAS 출력은 셀렉터(314)에 의해 메모리 뱅크(301)에 선택적으로 공급된다(후술). 또, 타이밍 발생부(312)는 메모리 뱅크(301)로 억세스 요구가 재개하여 Clear 신호가 공급된 것에 응답하여, 메모리 콘트롤러(200)에 대해 Wait 신호를 일정 시간(예를 들면, 100 μsec 정도 : 제8면 참조) 출력하도록 되어 있다. 메모리 콘트롤러(200)은 Wait 신호를 입력하고 있는 동안은 메모리 억세스 동작을 실행하지 않고, 대기 상대를 유지하도록 설계되어 있다. 이 대기 시간을 이용하여, 메모리 뱅크(301)은 셀프 리프레시 모드에서 노말 리프레시 모드로 복귀할 수 있는 것이다.
도3에는 타이밍 발생부(312)의 동작 특성을 도해한 상태 천이도를 도시하고 있다. 동 도면에 도시하는 바와 같이, 타이밍 발생부(312)는 노말 리프레시 모드에 해당하는 「상태 0」 과, 셀프 리프레시 모드에 해당하는 「상태 1」 과, 셀프 리프레시 모드에서 노말 리프레시 모드로 복귀하기 위한 과도 상태에 해당하는 「상태 2」 로 구성된다.
상태 0에서는 메모리 억세스를 표시하는 Clear 신호를 입력해도 상태 0만을 유지하지만, 제1 소정 시간 T1 이상 메모리 억세스가 두절한 결과로서 Expire 신호를 받아들이면 상태 1로 천이한다.
상태 1에서는 활동 상태(즉, 로우 상태)의 -RAS 신호 및 -CAS 신호를 계속적으로 출력함으로써(단, -CAS 신호 쪽의 하강을 빠르게 함) 메모리 뱅크(301) 내의 셀프 리프레시 기능을 활동화시키도록 되어 있다. 그리고, 상태 1에서, 다음 메모리 억세스를 표시하는 C1ear 신호를 받아들임으로써 상태 2로 천이한다.
상태 2에서는 메모리 뱅크(301)이 셀프 리프레시 모드에서 노말 리프레시 모드로 복귀하기 위한 소요 시간(제8면 참조)이 경과할 때까지는 메모리 억세스를 대기시키기 위한 Wait 신호를 계속 출력하여, 소요 시간 경과 후에 상태 O으로 복귀한다.
도3에 도시하는 상태 천이도에 따라 타이밍 발생부를 실장하는 것은, 당업자라면 할 수 있는 것이다.
타이머 : 타이머(313)은 대응 메모리 뱅크(301)로의 최후의 억세스 이후 경과된 시간을 계시하기 위해 설치되어 있다. 타이머(313)은 Clear 신호를 받아들임으로부터의 경과 시간을 계시하기 위한 카운터를 구비하고 있고, 경과 시간에 따라 카운터를 증가함과 동시에 다음의 Clear 신호의 입력에 의해 카운터를 리셋한다. 그리고, 카운터가 소정값에 도달하여 타이머(313)이 삭감할 때, 즉 메모리 뱅크(301)로 최후 억세스로부터 제1 소정 시간 T1이 경과할 때에 Expire 신호를 활동화(activate)하도록 되어 있다.
도4에는 타이머(313)에 의한 처리 순서를 플로우챠트화하여 도시하고 있다. 먼저, 카운터 C는 초기값 제로로 세트되고(스텝 S10), 1씩 증가된다(스텝 S12). 카운터 C가 소정값에 도달하지 않으면, Clear 신호가 출력되지 않고, 그대로 스텝 S12로 복귀하여, 마찬가지의 처리를 반복한다. 또, Clear 신호가 출력되면, 다음 메모리 억세스가 발생한 것으로 되기 때문에, 스텝 S10으로 복귀하여 카운터 C를 제로로 리셋하고 나서 마찬가지의 처리를 반복한다(스텝 S16).
한편, 카운터 C가 소정값에 도달하여 타이머(313)에 대한 시간 설정이 소멸하면(스텝 S14), 스텝 S18로 점프하여 제1 소정 시간 T1 이상 메모리 억세스가 두절한 것을 표시하는 Expire 신호를 출력한다. 이 Expire 신호에 응답하여, 타이밍 발생부(312)나 셀렉터(314)는 각각 소정의 동작을 행한다. 그리고, 다음의 메모리 억세스가 발생하여 Clear 신호가 출력되면, 스텝 S1O으로 복귀하여 카운터 C를 제로로 리셋하고 나서 마찬가지의 처리를 반복한다(스텝 S20).
타이머(313)을 도4의 플로우챠트에 따라 동작하도록 프로그램하는 것은, 당업자라면 할 수있는 것이다.
셀렉터 : 셀렉터(314)는 타이머(313)의 출력에 응답하여 리프레시 요구를 선택적으로 메모리 뱅크(301)에 공급하기 위해 설치되어 있다. 셀렉터(314)의 상세한 동작 특성은 다음과 같다.
(1) 타이머(313)이 Expire 신호를 출력하고 있지 않는 동안, 즉 메모리 뱅크(301)로 최후의 억세스로부터 제1 소정 시간 T1이 경과하지 않는 동안은 메모리 콘트롤러(200)으로부터의 -RAS/-CAS 신호를 메모리 뱅크(301)에 공급한다. 이 결과, 메모리 콘트롤러(200)이 발행하는 CAS 비포 RAS 형식의 메모리 리프레시 요구가 그대로 메모리 뱅크(301)로 전달된다.
(2) 타이머(313)이 Expire 신호를 출력하고 있는 기간 동안, 즉 메모리 뱅크(301)로 최후의 억세스로부터 제1 소정 시간 T1이 경과한 후에는 타이밍 발생부(312)가 출력하는 -RAS/-CAS 신호를 메모리 뱅크(301)에 공급한다. 이 결과, 메모리 콘트롤러(200)으로부터의 메모리 리프레시 요구는 차단되기 때문에, 노말 리프레시는 실행되지 않게 된다. 이 때, 타이밍 발생부(312)는 -RA 신호 및 -CAS 신호를 함께 활동 상태(즉, 로우 상태)를 유지하도록 하여, 메모리 뱅크에 실장된 리프레시 모듈이 셀프 리프레시를 실행하도록 한다.
셀렉터(314)의 이와 같은 동작 특성에 의해, 메모리 뱅크(301)로 최후의 억세스로부터 제1 소정 시간 T1이 경과하지 않는 동안[즉, 메모리 뱅크(301)로 억세스가 발생할 수 있는 동안 메모리 콘트롤러(200)에 의해 노말 리프레시가 실행되고, 역으로 메모리 뱅크(301)로 최후의 억세스로부터 제1 소정 시간 T1이 경과한 후에는 메모리 뱅크(301) 내의 셀프 리프레시 기능이 구동을 개시하도록 되어 있다. 간단히 말하면, 각 메모리 뱅크마다 그 억세스 빈도에 따라 노말 리프레시와 셀프 리프레시 동작을 동적으로 전환하도록 되어 있는 것이다.
이하, 메모리 콘트롤러(200)이 출력하는 RAS 신호 및 CAS 신호를 각각 RAS_in, CAS_in이라 칭하고, 또 메모리 뱅크(301)에 실제로 공급되는 RAS 신호 및 CAS 신호를 각각 RAS-out, CAS-out이라 칭한다.
B. 메모리 리프레시 동작
전항까지, 본 발명을 구현하기 위한 메모리 시스템(300)의 하드웨어 구성을 설명하였다. 본 항에서는 이 시스템(300)에 의한 메모리 리프레시 동작과 함께 본 발명의 작용에 대해 설명한다.
도5는 본 실시예에 따른 메모리 리프레시 시스템(100)의 동작 예를 타이밍 챠트로 하여 도시하고 있다. 이 타이밍 챠트에는 통상의 메모리 억세스 동작(페이즈1)과, 노말 리프레시 동작(페이즈 2)와, 고속 페이지 모드 억세스 동작(페이즈3)과, 메모리 뱅크(301)로 억세스가 없는 상태(즉, 노말 리프레시 모드에서 셀프 리프레시 모드로 천이하는 동작 : 페이즈4)와, 메모리 억세스의 재개 동작(즉, 셀프 리프레시 모드로부터 복귀하는 동작 : 페이즈5)라는 5개의 페이즈 (phase)를 포함하고 있다.
페이즈 1 : 통상의 메모리 억세스 동작은 1회의 억세스당 1회씩, RAS 비포 CAS 형식에서 -RAS-in 및 -CAS-in을 활동화함으로써 실행된다(전술). 이와 같은 RAS_in 신호 및 CAS_in 신호의 동작에 응답하여, 메모리 억세스 감시부(311)은 -RAS 신호가 하강한 후의 -CAS 신호의 하강에서 다음에 -RAS 신호가 상승할 때까지의 기간 동안, Clear 신호를 하이 상태로 유지한다. 또, Clear 신호의 출력에 의해 타이머(313)의 삭감이 저지되는 결과로서, 셀렉터(314)는 -RAS_in 및 -CAS-in을 그대로 -RAS-out 및 -CAS-out로서 출력 한다.
페이즈 2 : 노말 리프레시 동작은 메모리 억세스 동작 사이를 누비며 실행된다(단, 메모리 리프레시 동작은 일반적으로 메모리 억세스 동작보다도 우선됨). 노말 리프레시는 노말 리프레시 회로(200-A)가 CAS 비포 RAS 형식으로 리프레시 요구를 공급함으로써 실행된다(전술). 이 때, 메모리 억세스(311)는 CAS 비포 RAS 형식의 신호 동작을 검출하지 않기 때문에, Clear 신호는 출력되지 않는다. 단, 타이머(313)에 대한 시간 설정이 만료될 때까지, 셀렉터(314)는 -RAS-in 및 -CAS-in을 그대로 메모리 뱅크(301)에 계속 공급한다.
페이즈 3 : 고속 페이지 모드 억세스는 1회의 메모리 억세스에 의해 -RAS-in을 활동화한 -CAS_in을 수회 활동화하는 타입의 억세스 방식으로, 동일 행 어드레스 상의 열 어드레스를 연속하여 억세스하는 분만큼 억세스 사이클이 짧게 된다. 이 때, 메모리 억세스 감시부(311)은 RAS 신호가 하강한 후의 CAS 신호의 하강에서 다음에 RAS신호가 상승할 때까지의 기간 동안, Clear 신호를 하이 상태로 유지한다. 또, Clear 신호의 출력에 의해 타이머(313)의 소멸이 저지되는 결과로서, 셀렉터(314)는 -RAS-in 및 -CAS-in을 그대로 -RAS_out 및 -CAS_out로서 출력한다.
페이즈 4 : 메모리 뱅크(301)로 억세스가 두절된 동안, 메모리 콘트롤러 (200)은 CAS 비포 RAS 형식의 리프레시 요구만을 발한다. 따라서, 메모리 억세스 감시부(311)은 Clear 신호를 출력하지 않는다. 타이머(313)에 대한 시간 설정이 만료될 때까지, 셀렉터(314)는 -RAS_in 및 -CAS_in을 그대로 메모리 뱅크(301)에 공급하기 때문에, 메모리 뱅크(301)에서는 노말 리프레시 동작이 실행된다.
그런데, 최후의 메모리 억세스(즉, Clear 신호가 로우 상태로 복귀 후)로부터 제1 소정 시간 T1이 경과하면, 타이머(313)이 삭감하여 Expire 신호를 출력한다. 타이밍 발생부(312)는 이 Expire 신호에 응답하여 활동 상태(즉, 로우 상태)의 -RAS 신호 및 -CAS 신호를 계속적으로 출력한다(단, -CAS 신호 쪽의 하강을 빠르게 함). 또, 셀렉터(314)는 Expire 신호에 응답하여 타이밍 발생부(312)로부터의 RAS/CAS 신호를 메모리 뱅크(301)에 공급한다. 이 결과, 메모리 뱅크(301) 내에서는 제2 소정 시간 T2 경과 후에 셀프 리프레시 기능이 활동화 (activated)되고, 셀프 리프레시 동작을 시작한다.
페이즈 5 : 셀프 리프레시 모드하에서, 즉 메모리 콘트롤러(200)이 RAS 비포 CAS 형식의 신호 구동을 행함으로써 메모리 억세스가 재개되면, 먼저 메모리 억세스 감시부(311)에 의해 Clear 신호가 출력된다. 타이밍 발생부(312)는 이 Clear 신호에 응답하여 메모리 콘트롤러(200)에 대해서는 메모리 억세스 동작을 대기시키기 위한 Wait 신호를 출력한다. 이 Wait 신호의 출력은 노말 리프레시 모드로의 복귀에 필요한 소요 시간(제8면 참조)만큼 계속된다.
다음에, 메모리 콘트톨러(200)은 메모리 억세스를 개시한다. 이 때, 타이머313)은 리셋되어 있고, 이 결과, 셀렉터(314)는 메모리 콘트롤러(200)으로부터의 -RAS_in 및 -CAS_in을 또 그대로 메모리 뱅크(301)에 공급한다.
이상, 특정한 실시예를 참조하면서 본 발명에 대해 자세하게 설명하였다. 그러나, 본 발명의 요지를 이탈하지 않은 범위에서 당업자가 이 실시예의 수정이나 대용(revisions)을 이룰 수 있는 것은 자명하다. 본 명세서에서는 본 발명을 퍼스널 컴퓨터에 적용한 예를 중심으로 논술하고 있지만, DRAM과 같은 리프레시 동작을 필요로 하는 메모리를 구비한 그외 타입의 정보 처리 기기에 대해서도 당연히 본 발명을 적용하는 것이 가능하다. 요컨대, 예시라는 형태로 본 발명을 개시한 것이고, 한정적으로 해석되어야 하는 것은 아니다. 본 발명의 요지를 판단하기 위해서는 후술하는 특허청구의 범위의 란을 참작해야 한다.
이상 설명한 바와 같이, 본 발명에 의하면, 통상 모드(normal operational mode)하에서도 동적으로 셀프 리프레시를 행하고, 그것으로 저소비 전력화를 실현할 수 있는 우수한 메모리 리프레시 시스템을 제공할 수 있다.
본 발명에 의하면, 메모리의 리프레시 전류를 저감함으로써, 컴퓨터 시스템 전체의 평균 전류를 저감할 수 있다. 예를 들면, 노트북 컴퓨터이면, 배터리 구동시간의 연장이 가능하게 된다.

Claims (14)

  1. 복수의 메모리 뱅크를 포함하는 메모리 시스템을 위한 메모리 리프레시 시스템에 있어서, (a) 상기 메모리 시스템에 대해 메모리 리프레시 동작을 행하기 위한 노말리프레시 수단(normal refreshing means); (b) 상기 메모리 뱅크 각각에 설치되어, 대응 메모리 뱅크로의 억세스 요구를 검출하기 위한 메모리 억세스 감시 수단(memory access monitoring means); 및 (c) 상기 메모리 뱅크 각각에 설치되어, 대응 메모리 뱅크로의 최후의 억세스 이후 소정 시간 경과되었을 때, 상기 메모리 뱅크에 대한 상기 노말 리프레시 수단에 의한 메모리 리프레시 동작을 정지하고, 상기 메모리 뱅크 내에서 셀프(self) 메모리 리프레시 동작을 행하기 위한 셀프 리프레시 수단(self-refreshing means)을 구비하는 것을 특징으로 하는 메모리 리프레시 시스템.
  2. 복수의 메모리 뱅크를 포함하는 메모리 시스템을 위한 메모리 리프레시 시스템에 있어서, (a) 상기 메모리 뱅크 각각에 설치되어, 리프레시 요구에 응답하여 대응 메모리 뱅크 내에서 1행 단위로 리프레시 동작을 수행하기 위한 메모리 리프레시 수단; (b) 제1 시간 간격(P1) 마다 상기 메모리 시스템에 리프레시 요구를 공급하기 위한 제1 메모리 리프레시 제어 수단; (c) 상기 메모리 뱅크 각각에 설치되어, 대응 메모리 뱅크로의 억세스를 검출하기 위한 메모리 억세스 감시 수단; (d) 상기 메모리 뱅크 각각에 설치되어, 대응 메모리 뱅크로의 최후의 억세스 이후 제1 소정 시간(Tl)이 경과하였을 때, 타이머 출력을 활동화하고, 상기 대응메모리 뱅크로의 다음의 억세스에 응답하여 계수된 타이머 출력을 비활동화하기 위한 타이머; (e) 상기 메모리 뱅크 각각에 설치되어, 제1 시간 간격(P1)보다 긴 제1 소정시간(Tl) 이후 제2 시간 간격(P2) 마다 대응 메모리 뱅크에 리프레시 요구를 공급하기 위한 제2 메모리 리프레시 제어 수단; 및 (f) 상기 메모리 뱅크 각각에 설치되어, 상기 타이머 출력에 응답하여 상기 제1 및 제2 메모리 리프레시 제어 수단으로부터의 상기 리프레시 요구들 중 하나를 선택하기 위한 셀렉터를 구비하는 것을 특징으로 하는 메모리 리프레시 시스템.
  3. 제2항에 있어서, 상기 제1 메모리 리프레시 제어 수단은 열 어드레스 스트로브(CAS) 신호 전송 직후에 행 어드레스 스트로브(RAS) 신호를 활동화함으로써 리프레시 요구를 공급하기 위한 수단을 포함하는 것을 특징으로 하는 메모리 리프레시 시스템.
  4. 제3항에 있어서, 상기 메모리 리프레시 수단은 수신된 열 어드레스 스트로브(CAS) 신호와 행 어드레스 스트로브(RAS) 신호 모두가 제2 소정 시간(T2)이상의 기간 동안 활동 상태(in the active state)를 유지하는 것에 응답하여 리프레시 요구의 발생을 개시하는 것을 특징으로 하는 메모리 리프레시 시스템.
  5. 제4항에 있어서, 상기 메모리 억세스 감시 수단은 대응 메모리 뱅크로 전송될 열 어드레스 스트로브(CAS) 신호 및 행 어드레스 스트로브(RAS) 신호를 수신하기 위한 수단 ; 상기 행 어드레스 스트로브(RAS) 신호 직후에 상기 열 어드레스 스트로브(CAS) 신호가 활동화(activated)되었을 때, 상기 대응 메모리 뱅크로의 억세스를 검출하기 위한 수단; 및 상기 열 어드레스 스트로브(CAS) 신호 직후에 행 어드레스 스트로브(CAS) 신호가 활동화되었을 때, 상기 대응 메모리 뱅크로의 억세스를 검출하지 않는 수단을 포함하는 것을 특징으로 하는 메모리 리프레시 시스템.
  6. 제2항 또는 제5항에 있어서, 상기 셀렉터는 상기 타이머 출력이 비활동화 (inactive)되어 있는 기간 동안은 상기 제1 메모리 리프레시 제어 수단으로부터의 상기 리프레시 요구를 받아들이기 위한 수단; 및 상기 타이머 출력이 활동화되었을 때, 상기 제1 메모리 리프레시 제어 수단으로부터의 상기 리프레시 요구를 차단(reject)하기 위한 수단을 더 포함히는 것을 특징으로 하는 메모리 리프레시 시스템.
  7. 제6항에 있어서, 상기 제1 메모리 리프레시 제어 수단으로부터의 상기 리프레시 요구를 차단하기 위한 수단은 상기 대응 메모리 뱅크로 전송될 행 어드레스 스트로브(RAS) 신호 및 열 어드레스 스트로브(CAS) 신호 모두를 활동화하기 위한 수단을 포함하는 것을 특징으로 하는 메모리 리프레시 시스템.
  8. 복수의 메모리 뱅크를 포함하는 메모리 시스템을 위한 메모리 리프레시 시스템에 있어서, (a) 상기 메모리 뱅크 각각에 설치되어, 리프레시 요구에 응답하여 대응 메모리 뱅크 내에서 1행 단위로 리프레시 동작을 수행하기 의한 메모리 리프레시 수단; (b) 제1 시간 간격(P1) 마다 상기 메모리 시스템에 리프레시 요구를 공급하기 위한 제1 메모리 리프레시 제어 수단; (c) 상기 메모리 뱅크 각각에 설치되어, 대응 메모리 뱅크로의 억세스를 검출하기 위한 메모리 억세스 감시 수단; (d) 상기 메모리 뱅크 각각에 설치되어, 대응 메모리 뱅크로의 최후의 억세스 이후 제1 소정 시간(Tl)이 경과하였을 때, 타이머 출력을 활동화 (generate)하고, 상기 대응 메모리 뱅크로의 다음의 억세스에 응답하여 계수된 타이머 출력을 비활동화(cancel)하기 위한 타이머; (e) 상기 메모리 뱅크 각각에 설치되어, 제1 시간 간격보다 긴 제1 소정 시간 이후 대응 메모리 뱅크에 리프레시 요구를 공급하기 위한 제2 메모리 리프레시 제어 수단; (f) 상기 메모리 뱅크 각각에 설치되어, 상기 타이머 출력에 따라 상기 제1 및 제2 메모리 리프레시 제어 수단으로부터의 상기 리프레시 요구들 중 하나를 선택하기 위한 셀렉터; 및
    (g) 상기 메모리 뱅크 각각에 설치되어, 상기 타이머 출력이 활동화되어 있는 기간 동안 대응 메모리 뱅크로의 억세스가 검출되었을 때, 억세스 요구원 (access requester)에 대해 메모리 억세스 동작의 실행 대기(delay)를 요구하기 위한 대기 요구 수단(wait request means)을 구비하는 것을 특징으로 하는 메모리 리프레시 시스템.
  9. 제8항에 있어서, 상기 제1 메모리 리프레시 제어 수단은 열 어드레스 스트로브(CAS) 신호 전송 직후에 행 어드레스 스트로브(RAS) 신호를 활동화함으로써 리프레시 요구를 공급하기 위한 수단을 포함하는 것을 특징으로 하는 메모리 리프레시 시스템.
  10. 제9항에 있어서, 상기 제2 메모리 리프레시 제어 수단은 수신된 열 어드레스 스트로브(CAS) 신호와 행 어드레스 스트로브(RAS) 신호 모두가 적어도 상기 제2 소정 시간(T2)과 같은 기간 동안 활동 상태를 유지하는 것에 응답하여 상기 리프레시 요구의 발생을 개시하는 것을 특징으로 하는 메모리 리프레시 시스템.
  11. 제10항에 있어서, 상기 메모리 억세스 감시 수단은 대응 메모리 뱅크로의 열 어드레스 스트로브(CAS) 신호 및 행 어드레스 스트로브(RAS) 신호를 수신하기 위한 수단; 상기 행 어드레스 스트로브(RAS) 신호 직후에 상기 열 어드레스 스트로브(CAS) 신호가 활동화되었을 때, 상기 대응 메모리 뱅크로의 억세스를 검출하기 위한 수단; 및 상기 열 어드레스 스트로브(CAS) 신호 직후에 행 어드레스 스트로브(MS) 신호가 활동화되었을 때, 상기 대응 메모리 뱅크로의 억세스를 검출하지 않는 수단을 포함하는 것을 특징으로 하는 메모리 리프레시 시스템.
  12. 제11항에 있어서, 상기 셀렉터는 상기 타이머 출력이 비활동화(inactive)되어 있는 기간 동안은 상기 제1 메모리 리프레시 제어 수단으로부터의 상기 리프레시 요구를 받아들이기 위한 수단; 및 상기 타이머 출력이 활동화되었을 때, 상기 제1 메모리 리프레시 제어 수단으로부터의 상기 리프레시 요구를 차단하기 위한 수단을 포함하는 것을 특징으로 하는 메모리 리프레시 시스템.
  13. 제12항에 있어서, 상기 제1 메모리 리프레시 제어 수단으로부터의 상기 리프레시 요구를 차단하기 위한 수단은 상기 대응 메모리 뱅크로 전송될 상기 행 어드레스 스트로브(RAS) 신호 및 상기 열 어드레스 스트로브(CAS) 신호 모두를 활동화하기 위한 수단을 포함하는 것을 특징으로 하는 메모리 리프레시 시스템.
  14. 복수의 메모리 뱅그를 포함하는 메모리 시스템을 위한 메모리 리프레시 시스템에 있어서, (a) 상기 메모리 뱅크 각각에 설치되어, 리프레시 요구에 응답하여 대응 메모리 뱅크 내에서 리프레시 동작을 수행하기 위한 메모리 리프레시 수단; (b) 제1 시간 간격(P1) 마다 상기 메모리 시스템에 리프레시 요구를 공급하기 위한 제1 메모리 리프레시 제어 수단; (c) 상기 메모리 뱅크 각각에 설치되어, 대응 메모리 뱅크로의 억세스를 검출하기 위한 메모리 억세스 감시 수단; (d) 상기 메모리 뱅크 각각에 설치되어, 대응 메모리 뱅크로의 억세스를 검출하기 위한 메모리 억세스 감시 수단; (e) 상기 메모리 뱅크 각각에 설치되어, 제1 시간 간격(P1)보다 긴 제1 소정시간(Tl) 이후 대응 메모리 뱅크에 리프레시 요구를 공급하기 위한 제2 메모리 리프레시 제어 수단; 및 (f) 상기 메모리 뱅크 각각에 설치되어, 상기 타이머 출력에 응답하여 상기제1 및 제2 메모리 리프레시 제어 수단으로부터의 상기 리프레시 요구들 중 하나를 선택하기 위한 셀렉터를 구비하는 것을 특징으로 하는 메모리 리프레시 시스템.
KR1019970010093A 1996-05-13 1997-03-24 메모리 리프레시 시스템 KR100266885B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-117239 1996-05-13
JP8117239A JPH09306164A (ja) 1996-05-13 1996-05-13 メモリ・リフレッシュ・システム

Publications (2)

Publication Number Publication Date
KR970076824A KR970076824A (ko) 1997-12-12
KR100266885B1 true KR100266885B1 (ko) 2000-11-01

Family

ID=14706837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970010093A KR100266885B1 (ko) 1996-05-13 1997-03-24 메모리 리프레시 시스템

Country Status (3)

Country Link
US (3) US5966725A (ko)
JP (1) JPH09306164A (ko)
KR (1) KR100266885B1 (ko)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306164A (ja) * 1996-05-13 1997-11-28 Internatl Business Mach Corp <Ibm> メモリ・リフレッシュ・システム
JPH10254587A (ja) * 1997-03-14 1998-09-25 Toshiba Corp コンピュータシステム
JP4246812B2 (ja) * 1997-06-12 2009-04-02 パナソニック株式会社 半導体回路及びその制御方法
US6154821A (en) 1998-03-10 2000-11-28 Rambus Inc. Method and apparatus for initializing dynamic random access memory (DRAM) devices by levelizing a read domain
US6334167B1 (en) 1998-08-31 2001-12-25 International Business Machines Corporation System and method for memory self-timed refresh for reduced power consumption
US6292869B1 (en) 1998-08-31 2001-09-18 International Business Machines Corporation System and method for memory scrub during self timed refresh
US6330639B1 (en) * 1999-06-29 2001-12-11 Intel Corporation Method and apparatus for dynamically changing the sizes of pools that control the power consumption levels of memory devices
US6560733B1 (en) * 1999-07-09 2003-05-06 Micron Technology, Inc. Soft error detection for digital signal processors
JP3962850B2 (ja) * 2000-01-20 2007-08-22 カシオ電子工業株式会社 Ｓｄｒａｍの制御装置
US6542958B1 (en) * 2000-05-10 2003-04-01 Elan Research Software control of DRAM refresh to reduce power consumption in a data processing system
WO2002001569A1 (fr) * 2000-06-27 2002-01-03 Matsushita Electric Industrial Co., Ltd. Dispositif et procede de commande de memoire
US6697909B1 (en) * 2000-09-12 2004-02-24 International Business Machines Corporation Method and apparatus for performing data access and refresh operations in different sub-arrays of a DRAM cache memory
EP1251521A1 (en) * 2001-04-19 2002-10-23 STMicroelectronics S.r.l. A dynamic random access memory device externally functionally equivalent to a static random access memory
US6590822B2 (en) * 2001-05-07 2003-07-08 Samsung Electronics Co., Ltd. System and method for performing partial array self-refresh operation in a semiconductor memory device
US7248381B2 (en) * 2001-07-10 2007-07-24 Avago Technologies Imaging Ip (Singapore) Pte. Ltd. Point-of-sale demonstration of computer peripherals
JP4765222B2 (ja) * 2001-08-09 2011-09-07 日本電気株式会社 Ｄｒａｍ装置
US7043598B2 (en) * 2001-12-31 2006-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for dynamic memory refreshing
KR100475433B1 (ko) * 2002-01-25 2005-03-10 삼성전자주식회사 동적 반도체 메모리 장치들을 구비한 시스템 및 이시스템의 리플레쉬 방법
JP3831309B2 (ja) * 2002-01-29 2006-10-11 株式会社東芝 同期型半導体記憶装置及びその動作方法
JP2003228978A (ja) * 2002-01-31 2003-08-15 Fujitsu Ltd 半導体記憶装置
US6618314B1 (en) 2002-03-04 2003-09-09 Cypress Semiconductor Corp. Method and architecture for reducing the power consumption for memory devices in refresh operations
US6944708B2 (en) * 2002-03-22 2005-09-13 Intel Corporation Method of self-refresh in large memory arrays
US8010751B2 (en) * 2002-04-14 2011-08-30 Bay Microsystems Data forwarding engine
US7043599B1 (en) * 2002-06-20 2006-05-09 Rambus Inc. Dynamic memory supporting simultaneous refresh and data-access transactions
JP4041358B2 (ja) * 2002-07-04 2008-01-30 富士通株式会社 半導体メモリ
JP4597470B2 (ja) * 2002-07-25 2010-12-15 富士通セミコンダクター株式会社 半導体メモリ
JP4282295B2 (ja) * 2002-09-26 2009-06-17 エルピーダメモリ株式会社 リフレッシュカウンタ及びメモリ装置
KR100535071B1 (ko) * 2002-11-07 2005-12-07 주식회사 하이닉스반도체 셀프 리프레쉬 장치
US20050078538A1 (en) * 2003-09-30 2005-04-14 Rainer Hoehler Selective address-range refresh
KR100621619B1 (ko) * 2003-11-14 2006-09-13 삼성전자주식회사 리플레쉬 동작을 수행하는 반도체 메모리 장치
JP2006073062A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 半導体記憶装置
FR2875026A1 (fr) * 2004-09-03 2006-03-10 St Microelectronics Sa Dispositif programmable d'interface de commande
FR2881869A1 (fr) * 2005-02-04 2006-08-11 St Microelectronics Sa Memoire dynamique pour terminal cellulaire
KR100665901B1 (ko) * 2005-03-31 2007-01-11 주식회사 하이닉스반도체 반도체 기억 소자의 개별 뱅크 리프레쉬 회로 및 방법
US7532532B2 (en) * 2005-05-31 2009-05-12 Micron Technology, Inc. System and method for hidden-refresh rate modification
JP4516483B2 (ja) * 2005-06-07 2010-08-04 富士通セミコンダクター株式会社 半導体記憶装置及び情報処理システム
US7292488B2 (en) * 2005-07-06 2007-11-06 Infineon Technologies Ag Temperature dependent self-refresh module for a memory device
JP2007058593A (ja) * 2005-08-24 2007-03-08 Sharp Corp 情報処理装置
US7330391B2 (en) * 2005-10-17 2008-02-12 Infineon Technologies Ag Memory having directed auto-refresh
US7613941B2 (en) * 2005-12-29 2009-11-03 Intel Corporation Mechanism for self refresh during advanced configuration and power interface (ACPI) standard C0 power state
US7617404B2 (en) * 2006-03-28 2009-11-10 Advanced Micro Devices, Inc. In-band power management in a communication link
US7607031B2 (en) * 2006-03-28 2009-10-20 Advanced Micro Devices, Inc. Power management in a communication link
US7701764B2 (en) 2006-05-17 2010-04-20 Micron Technology, Inc. Apparatus and method for reduced peak power consumption during common operation of multi-NAND flash memory devices
US8266464B2 (en) * 2006-10-24 2012-09-11 Texas Instruments Incorporated Power controller, a method of operating the power controller and a semiconductor memory system employing the same
US7908501B2 (en) * 2007-03-23 2011-03-15 Silicon Image, Inc. Progressive power control of a multi-port memory device
US8327057B1 (en) * 2007-04-16 2012-12-04 Juniper Networks, Inc. Ordering write bursts to memory
JP5045337B2 (ja) * 2007-09-27 2012-10-10 富士通セミコンダクター株式会社 半導体メモリ、半導体メモリの動作方法およびシステム
TW200934162A (en) * 2008-01-31 2009-08-01 Innovative Sonic Ltd Method and apparatus for improving reset mechanism of radio link re-establishment timers in a wireless communications system
JP5414350B2 (ja) * 2009-05-08 2014-02-12 キヤノン株式会社 メモリ制御回路、及び、その制御方法
JP2011065732A (ja) * 2009-09-18 2011-03-31 Elpida Memory Inc 半導体記憶装置
US11044076B2 (en) * 2013-02-25 2021-06-22 Hecusys, LLC Encrypted data processing
US9715909B2 (en) 2013-03-14 2017-07-25 Micron Technology, Inc. Apparatuses and methods for controlling data timing in a multi-memory system
JP2015032325A (ja) 2013-07-31 2015-02-16 マイクロン テクノロジー， インク． 半導体装置
KR102194003B1 (ko) 2014-02-25 2020-12-22 삼성전자주식회사 메모리 모듈 및 이를 포함하는 메모리 시스템
KR102222445B1 (ko) * 2015-01-26 2021-03-04 삼성전자주식회사 선택적으로 동작하는 복수의 디램 장치를 포함하는 메모리 시스템
KR20170045795A (ko) * 2015-10-20 2017-04-28 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
CN107799137B (zh) * 2016-08-30 2020-09-01 华邦电子股份有限公司 存储器存储装置及其操作方法
KR20180077973A (ko) * 2016-12-29 2018-07-09 삼성전자주식회사 리프레쉬 동작을 제어하는 메모리 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960007415A (ko) * 1994-08-24 1996-03-22 사토 후미오 엘리베이터 제어 시스템

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313428A (en) * 1987-11-12 1994-05-17 Sharp Kabushiki Kaisha Field memory self-refreshing device utilizing a refresh clock signal selected from two separate clock signals
US5404543A (en) * 1992-05-29 1995-04-04 International Business Machines Corporation Method and system for reducing an amount of power utilized by selecting a lowest power mode from a plurality of power modes
JPH07182857A (ja) * 1993-12-24 1995-07-21 Toshiba Corp マイコンシステム
JP3165585B2 (ja) * 1994-05-13 2001-05-14 シャープ株式会社 情報処理装置
US5596545A (en) * 1995-12-04 1997-01-21 Ramax, Inc. Semiconductor memory device with internal self-refreshing
JPH09306164A (ja) * 1996-05-13 1997-11-28 Internatl Business Mach Corp <Ibm> メモリ・リフレッシュ・システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960007415A (ko) * 1994-08-24 1996-03-22 사토 후미오 엘리베이터 제어 시스템

Also Published As

Publication number Publication date
JPH09306164A (ja) 1997-11-28
US6275895B1 (en) 2001-08-14
KR970076824A (ko) 1997-12-12
US20010018726A1 (en) 2001-08-30
US6542959B2 (en) 2003-04-01
US5966725A (en) 1999-10-12

Similar Documents

Publication Publication Date Title
KR100266885B1 (ko) 메모리 리프레시 시스템
US5262998A (en) Dynamic random access memory with operational sleep mode
US5469559A (en) Method and apparatus for refreshing a selected portion of a dynamic random access memory
US5630090A (en) Apparatus for and methods of providing a safe-stop mode for a microprocessor operating in a PSRAM-memory environment
KR100455393B1 (ko) 리프레시 플래그를 발생시키는 반도체 메모리 장치 및반도체 메모리 시스템.
US6956782B2 (en) Selective bank refresh
US6212599B1 (en) Method and apparatus for a memory control system including a secondary controller for DRAM refresh during sleep mode
KR0169288B1 (ko) 컴퓨터 시스템 및 그 메모리를 리프레싱하기 위한 방법
KR19990076908A (ko) 전원 관리 장치 및 방법
KR19990078379A (ko) 디코딩 오토리프레시 모드를 가지는 디램
US5583823A (en) Dram refresh circuit
KR20010053009A (ko) 메모리 컨트롤러의 전원 이상 모드
US5822265A (en) DRAM controller with background refresh
JP4083847B2 (ja) メモリ・リフレッシュ方法及びシステム
JP2003059266A (ja) Ｄｒａｍ装置及びそのリフレッシュ制御方法
JPH0312395B2 (ko)
US5297098A (en) Control apparatus for data storage apparatus
US6831873B1 (en) Independent in-line SDRAM control
US20050078538A1 (en) Selective address-range refresh
US7061818B2 (en) Memory and refresh method for memory
JPH01243147A (ja) バッファ記憶装置
KR0183813B1 (ko) 디알에이엠 리프레쉬 제어기
JPH06162768A (ja) メモリ制御装置
KR100394587B1 (ko) 디램 셀을 이용한 에스램 호환 메모리 장치의 리프레쉬 회로
JPH0660645A (ja) 節電型メモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee