KR0169288B1 - 컴퓨터 시스템 및 그 메모리를 리프레싱하기 위한 방법 - Google Patents

컴퓨터 시스템 및 그 메모리를 리프레싱하기 위한 방법 Download PDF

Info

Publication number
KR0169288B1
KR0169288B1 KR1019940035877A KR19940035877A KR0169288B1 KR 0169288 B1 KR0169288 B1 KR 0169288B1 KR 1019940035877 A KR1019940035877 A KR 1019940035877A KR 19940035877 A KR19940035877 A KR 19940035877A KR 0169288 B1 KR0169288 B1 KR 0169288B1
Authority
KR
South Korea
Prior art keywords
memory
refresh
signal
mode
cpu
Prior art date
Application number
KR1019940035877A
Other languages
English (en)
Other versions
KR950020126A (ko
Inventor
가츠미 야에자와
세이지 히나타
Original Assignee
사토 후미오
가부시키가이샤 도시바
오카모토 세이시
도시바 마이크로일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바, 오카모토 세이시, 도시바 마이크로일렉트로닉스 가부시키가이샤 filed Critical 사토 후미오
Publication of KR950020126A publication Critical patent/KR950020126A/ko
Application granted granted Critical
Publication of KR0169288B1 publication Critical patent/KR0169288B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Microcomputers (AREA)
  • Memory System (AREA)

Abstract

본 발명은 메모리내용을 유지하기 위해 소정 간격 사이클에서 리프레시되도록 하는데 필요한 DRAM수단을 이용하는 마이크로 컴퓨터 시스템에 관한 것이다. 이러한 시스템은 시스템이 스탠바이모드로 설정될때에도 DRAM 메모리를 리프레시할 수 있고, 메모리 리프레싱수단에 대해 클럭 타이밍신호를 제공하도록 클럭발생기를 정지시킨다.
본 발명의 시스템에 따르면, 시스템의 저전원 소모를 달성하기 위해 노말동작으로부터 스탠바이동작으로 시스템 동작이 변화될때 간격 리프레시모드로부터 셀프 리프레시모드로 자동적으로 변화됨으로써 DRAM 메모리가 리프레시된다.

Description

컴퓨터 시스템 및 그 메모리를 리프레싱하기 위한 방법
제1도는 본 발명에 따른 마이크로 컴퓨터 시스템의 바람직한 실시예의 구성도.
제2도는 메모리 리프레시모드의 프로그래머블 스위치 동작을 설명하기 위한 플로우차트.
제3도는 시스템의 노말 모드와 스탠바이 모드를 설명하기 위한 동작 타이밍차트롤 설명하는 것으로,
제3도(a)는 클럭 발생기로부터의 클럭 타이밍신호.
제3도(b)는 CPU 버스사이클을 나타낸 도면.
제3도(c)는 RAS*신호.
제3도(d)는 CAS*신호.
제4도는 본 발명에 따른 컴퓨터 시스템의 다른 실시예의 구성도.
제5도는 제1도 및 제4도에서 DRAM(13)과 메모리 리프레싱수단(10)의 실시예의 상세한 구조를 나타낸 도면이다.
[산업상의 이용분야]
본 발명은 메모리 내용을 저장하기 위해 소정 간격 사이클에서 리프레시되도록 요구되는 메모리를 이용하는 컴퓨터 시스템에 관한 것이다.
또한, 본 발명은 메모리 내용을 저장하기 위해 소정 간격 사이클에서 리프레시되도록 요구되는 메모리에서 컴퓨터 시스템의 메모리를 리프레싱하기 위한 방법에 관한 것이다.
특히, 본 발명은 다이나믹 랜덤 억세스 메모리를 이용한 컴퓨터 시스템과 시스템이 스탠바이 동작 모드로 들어가는 동안 리프레싱하기 위한 방법에 관한 것이다.
더욱이, 특히 본 발명은 DRAM 메모리를 이용한 마이크로 컴퓨터 시스템에 관한 것이다.
더욱이, 본 발명은 시스템 동작 모드에 따른 간격 리프레시 모드와 셀프 리프레시모드 사이에서 DRAM의 스위치 리프레시 동작모드에 관한 것이다.
[종래의 기술 및 그 문제점]
많은 데이터를 저장하기 위해 외부 메모리장치를 이용하는 컴퓨터 시스템은 동작적으로 시스템 프로그램을 포함하는데, 특히 마이크로 컴퓨터 시스템에 대해 2가지 종류의 메모리장치가 이용된다. 하나는 스태틱 랜덤 억세스 메모리(이하, SRAM으로 칭함)이고, 다른 하나는 다이나믹 랜덤 억세스 메모리(이하, DRAM으로 칭함)이다.
SRAM은 전원이 시스템에 공급되는 한, 시스템 동작의 스탠바이 모드동안 타이밍 클럭신호를 제공하도록 시스템 내의 클럭 발생기가 정지되는 경우라도 그 메모리 내용을 유지할 수 있다.
클럭 발생기는 시스템에서 가장 전력을 많이 소모하는 장치중 하나이므로, 시스템 동작의 스탠바이 모드동안 타이밍 클럭신호의 제공을 정지하도록 특히 작은 크기 컴퓨터에 대해 유용하다.
불행히도 SRAM은 마이크로 컴퓨터 시스템용 메모리로서 이용하기에는 상당히 고가이다. 따라서, 마이크로 컴퓨터 시스템에서 메모리용으로 DRAM이 보통 이용된다. 그러나, SRAM과 반대로 DRAM은 데이터 내용을 저장하기 위해 임의의 간격 사이클에서 리프레시되도록 요구되어진다.
따라서, DRAM을 이용하는 컴퓨터 시스템은 간격 메모리 리프레시 동작을 유지하기 위한 클럭 발생기를 정지시킬 수 없게 된다.
이는 DRAM을 이용하는 시스템은 작은 크기 컴퓨터 시스템의 기본 기능으로서 요구되는 전원 소모를 절약하기 위해 스탠바이 동작 모드로 결코 들어갈 수 없음을 의미한다.
더욱이, 전원이나 전원공급의 서비스 인터럽션의 순간적인 절단의 경우, 클럭타이밍신호를 제공하도록 클럭 발생기가 정지될때 메모리 리프레시 제어유니트가 정지되기 때문에 DRAM에서의 메모리 내용을 파괴하기 위한 동일한 문제가 나타나게 된다.
이러한 문제를 해결하기 위해 메모리 리프레시 동작의 사용만을 위해 특별한 클럭 발생기를 갖추는 것이 제안되고 있다. 그러나, 이는 칩 크기를 더 크게 만들어 작은 크기 컴퓨터에서 마운팅 공간을 위한 다른 문제를 야기시킨다.
더욱이, 이러한 특별한 클럭 발생기는 또한 시스템이 스탠바이 모드로 들어갈때에 있어서도 메모리 리프레시 동작에 대해 클럭 신호를 제공하기 위해 전원 공급을 요구하므로 저전원 소모 시스템을 달성하는 것이 근본적으로 불가능하다.
또한, 마이크로 컴퓨터 시스템이 많은 클럭 발생기를 이용한다면, 노이즈를 증가시킨다는 다른 문제가 발생하게 된다. 클럭 발생기가 고주파신호를 발생시키므로 시스템의 노이즈원이 된다. 따라서, 이러한 노이즈원이 증가하는 많은 클럭 발생기를 제공함에 따라 정상적인 시스템동작에 대해 많은 나쁜 영향을 미치게 된다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 발명된 것으로, 메모리 리프레시 동작을 유지하면서 낮은 전원 소모를 달성할 수 있는 컴퓨터 시스템을 제공함에 그 목적이 있다.
또한 본 발명은, 클럭신호를 제공하도록 시스템이 스탠바이 모드로 들어가고 클럭 발생기가 정지될때에도 메모리 리프레시 동작을 유지할 수 있는 컴퓨터 시스템을 제공함에 다른 목적이 있다.
또한 본 발명은, 클럭신호를 제공하도록 시스템이 스탠바이 모드로 들어가고 클럭 발생기가 정지될때에도 메모리 리프레시 동작을 유지할 수 있는 방법을 제공함에 또 다른 목적이 있다.
또한 본 발명은, 메모리 리프레시 동작을 유지하면서 낮은 전원 소모를 달성할 수 있는 마이크로 컴퓨터 시스템을 제공함에 다른 목적이 있다.
또한 본 발명은, 클럭신호를 제공하도록 시스템이 스탠바이 모드로 들어가고 클럭 발생기가 정지될때에도 마이크로 컴퓨터 시스템의 메모리 리프레시 동작을 유지하기 위한 방법을 제공함에 다른 목적이 있다.
또한 본 발명은, 메모리 리프레시 동작의 이용만을 제공하기 위한 특별한 클럭 발생기를 제공하는 것 없이 메모리 리프레시 동작을 유지하고, 시스템이 스탠바이 모드로 들어갈때 리프레시 동작을 달성할 수 있는 컴퓨터 시스템을 제공함에 다른 목적이 있다.
또한 본 발명은, 전원 공급의 순간적인 단절이나 전기 서비스 인터럽션에 기인하여 클럭 발생기가 그 발진을 정지할 때에도 메모리 리프레시 동작을 달성할 수 있는 컴퓨터 시스템을 제공함에 다른 목적이 있다.
또한 본 발명은, 시스템 동작 모드의 변화에 따라 메모리 리프레시 동작 모드를 스위치할 수 있는 컴퓨터 시스템을 제공함에 다른 목적이 있다.
또한 본 발명은, 시스템 동작 모드의 변화에 따라 메모리 리프레시 동작 모드를 스위치할 수 있는 마이크로 컴퓨터 시스템을 제공함에 다른 목적이 있다.
또한 본 발명은, 시스템 동작 모드의 변화에 따라 메모리 리프레시 동작 모드를 스위칭함으로써 메모리 리프레시 동작을 유지하기 위한 방법을 제공함에 다른 목적이 있다.
또한 본 발명은, 시스템 동작 모드의 변화에 따라 리프레시 모드를 변화시킴으로써 메모리 리프레시 동작을 유지하는 마이크로 컴퓨터 시스템에서의 메모리를 유지하기 위한 방법을 제공함에 다른 목적이 있다.
또한 본 발명은, 시스템 동작모드의 변화를 검출함으로써 메모리 리프레시 동작 모드를 스위치할 수 있는 컴퓨터 시스템을 제공함에 다른 목적이 있다.
[발명의 구성 및 작용]
상기 목적을 달성하기 위한 본 발명은, 노말모드 동작지시와 스탠바이모드 동작지시신호를 포함하는 시스템 동작 제어신호를 제공하기 위한 CPU와; 소정 간격 사이클에서 리프레싱을 요구하는 메모리 내용을 저장하기 위한 메모리장치; CPU와, CPU로부터의 노말모드와 스탠바이모드 동작지시신호에 따라 메모리 장치에 대해 메모리 리프레시 지시신호의 종류중 하나가 간격 리프레시 지시신호로 되는 적어도 2종류의 메모리 리프레시 지시신호를 포함하는 메모리동작 제어신호를 제공하고, CPU가 노말모드 동작지시신호를 제공하는 것으로부터 스탠바이모드 동작지시신호로 변화될때의 시간 직전에 단일 제1간격 리프레시신호를 메모리장치에 제공하고, CPU가 스탠바이모드 동작지시신호를 제공하는 것으로부터 노말모드 동작지시신호로 변화할때의 시간 직후에 단일 제2간격 리프레시신호를 메모리장치에 제공하는 메모리제어수단을 포함하는 시스템의 엘리먼트에 클럭 타이밍신호를 공급하기 위한 클럭 발생기 및; CPU가 노말 동작모드 지시신호를 메모리 제어수단에 제공하는 동안 메모리장치의 간격 리프레시 동작을 실행하고, CPU가 스탠바이 모드 지시신호를 메모리 제어수단에 제공할 때 메모리장치의 셀프 리프레시동작을 수행하고 메모리 제어수단이 메모리 리프레시 동작을 변화시키도록 메모리 리프레시수단을 지시하며, 메모리 제어수단으로부터의 리프레시 지시신호에 따라 메모리장치를 리프레싱하기 위한 메모리 리프레싱수단을 구비하여 구성되고; 메모리장치가 셀프 리프레시동작으로 들어갈때 시스템 엘리먼트에 대해 클럭 타이밍신호의 공급을 정지시키는 것을 특징으로 한다.
그리고, 메모리 리프레시수단은 CPU가 노말 동작모드 지시신호를 메모리 제어수단에 제공하는 동안 메모리장치의 간격 리프레시 동작을 실행한다.
또한, 메모리 리프레시수단은 CPU가 스탠바이 모드 지시신호를 메모리 제어수단에 제공할때, 메모리장치의 셀프 리프레시동작을 수행하고, 메모리 제어수단이 메모리 리프레시 동작을 변화시키도록 메모리 리프레시수단을 지시한다.
이 때, 클럭발생수단은 메모리장치가 셀프 리프레시동작으로 들어갈때 시스템 엘리먼트에 대해 클럭 타이밍신호를 공급하도록 정지된다.
[실시예]
이하, 예시도면을 참조해서 본 발명에 따른 1실시예를 상세히 설명한다.
제1도는 본 발명에 따른 컴퓨터 시스템의 바람직한 실시예의 구성도로서, 상기한 바와 같이 DRAM메모리가 마이크로 컴퓨터 시스템을 위해 통상적으로 이용되고, DRAM이 메모리 내용을 저장하기 위해 소정 간격 사이클에서 리프레시되도록 요구되어진다.
다양한 메모리 리프레시동작이 있는데, 참고로 본 발명의 시스템을 위한 메모리 리프레시 동작은 소위 CAS* 비포(before) RAS* 메모리 리프레시가 이용된다.
제1도에 나타낸 바와 같이 본 발명에 따른 컴퓨터 시스템은 CPU(11)와, 클럭 발생기(12), 메모리 제어수단(13), 메모리 리프레싱수단(10) 및, 메모리수단(16)을 포함하고, 이는 메모리 내용을 제공하기 위해 임의의 간격 사이클에서 리프레시되도록 요구된다.
CPU(11)는 시스템동작을 제공하기 위해 많은 제어신호를 제공한다. 특히, CPU(11)는 메모리 콘트롤러(13)를 포함하는 시스템의 엘리먼트에 대해 시스템 동작모드의 지시신호를 제공한다.
시스템 동작모드는 노말 동작모드와 스탠바이 모드이다. 시스템의 스탠바이모드 동안 전원 소모를 절약하기 위해 시스템의 엘리먼트에 클럭신호(55)를 제공하도록 클럭 발생기(12)가 정지된다.
메모리 콘트롤러(13)는 클럭 발생기(12)로부터 클럭 타이밍신호를 인가받고, CPU로부터 시스템모드 지시신호를 인가받는다.
메모리 콘트롤러(13)는 CPU로부터의 동작지시신호의 노말모드 및 스탠바이 모드에 응답하여 제1 및 제2메모리 리프레시 지시신호(51,52)를 메모리 리프레싱수단(10)에 제공한다.
메모리 리프레싱수단(10)은 메모리수단(16)에 CAS* 비포(before) RAS* 메모리 리프레시신호(S3)를 제공한다.
메모리(16)는 그들 사이에서 독출/기록 데이터를 전송하기 위해 버스(17)를 통해 CPU에 결합된다.
메모리 리프레싱수단(10)은 2개의 다른 종류의 메모리 리프세싱 동작 모드로 동작하도록 구성된다.
하나는 CPU(11)가 메모리 제어수단(13)에 노말 동작 모드 지시신호(50)를 제공하는 동안 클럭 타이밍신호에 따라 주기적으로 메모리장치(16)의 간격 리프레시동작을 실행하기 위한 간격 리프레싱수단(14)이다.
다른 하나는 시스템동작의 스탠바이 모드로 들어가고, 클럭 발생기(12)의 발진이 정지하도록 CPU(11)가 스탠바이 모드 지시신호(50')를 메모리 제어수단(13)에 제공할때 메모리장치(16)의 셀프 리프레시동작을 실행하기 위한 셀프리프레싱수단(15)이다.
상기한 바와 같은 실시예에 있어서, 메모리장치(16)는 RAS*비포 CAS*신호로 이루어진 메모리 리프레시 지시신호(S3)를 DRAM(16)에 제공하는 DRAM과 메모리 리프레싱수단(10)이다. 신호에 첨기된 심볼 *는 네가티브 논리를 나타낸다.
제2도 및 제3도는 간격 리프레시모드에서 셀프 리프레시모드로 어떻게 메모리 리프레시모드를 스위치시키는가를 설명하기 위한 것으로, 제2도는 리프레시 모드 스위칭을 설명하기 위한 플로우차트이고, 제3도는 메모리 리프레시 동작의 타이밍차트이다.
제2도의 단계1에서 CPU가 시스템 동작의 노말모드를 지시할때 메모리 콘트롤러는 메모리 리프레싱수단에 i를 제공한다.
메모리 리프레싱수단은 주기적으로 메모리장치의 간격 리프레시동작을 실행하기 위해 간격 리프레시 모드 세트 지시신호(51)와 클럭 타이밍신호(55)를 갖춘 간격 리프레싱수단(14)으로서 동작한다.
제3도에 나타낸 바와 같이 클럭 발생기로부터의 타이밍신호에 따라 소정시간 간격에서 로우레벨로부터 하이레벨까지 동시에 CAS 및 RAS신호의 양쪽을 처리함으로써 DRAM 메모리장치가 간격 리프레시 동작을 확인할 수 있게 된다.
제2도의 단계2에 나타낸 바와 같이, 시스템동작이 스탠바이 모드로 들어갈때, CPU는 먼저 셀프 리프레시 세트 지시신호를 DRAM 콘트롤러에 제공한다.
DRAM 콘트롤러는 셀프 리프레시 모드로 들어가기 위한 지시신호를 메모리 리프레싱수단에 제공한다. 지시신호에 응답해서 메모리 리프레싱수단은 그 기능을 간격 리프레시모드로부터 셀프 리프레시모드로 스위치하고, 셀프 리프레시 동작을 실행한다.
제3도에 나타낸 바와 같이 DRAM 메모리장치는 CAS와 RAS신호의 양쪽이 소정 시간 펄스 상승시간에서 로우레벨로부터 하이레벨까지 동시에 지나 로우레벨에 있는 경우, 시스템이 스탠바이상태로 들어가는가와 메모리 리프레시동작이 셀프 리프레시동작으로 들어가는가를 인식하게 된다.
상기한 바와 같이 DRAM은 RAS와 CAS신호의 펄스상승의 시간에 의한 간격 리프레시 모드와 셀프 리프레시 모드 사이에서 메모리 리프레시 모드 스위치를 인식하게 된다.
제2도의 단계4에 나타낸 바와 같이 시스템 동작의 노말모드로 되돌아 가기 위해 인터럽트신호가 외부로부터 CPU에 공급되고, 이때 CPU는 스탠바이 모드를 해제하도록 세팅하기 위해 DRAM 콘트롤러에 지시신호를 제공한다.
DRAM 콘트롤러는 셀프 리프레시 모드로부터 간격 리프레시 모드로 메모리 리프레시 모드를 스위치한다. 이때, DRAM 메모리는 셀프 리프레시 모드로부터 해제되고, 간격 리프레시 모드로 되돌아간다.
제2도에서 설명한 바와 같이 메모리 리프레시 모드의 스위치는 프로그램적으로 제어된다.
제4도는 시스템동작의 스탠바이모드를 검출하기 위한 특정 하드웨어를 제공함으로써 메모리 리프레시 모드를 달성하기 위한 본 발명의 다른 실시예를 나타낸 것이다.
본 실시예에 있어서, 스탠바이 모드 검출기(46)는 CPU(41)로부터의 스탠바이 모드 지시신호(S16)를 검출한다.
시스템이 노말모드일때, CPU(41)는 DRAM 콘트롤러(43)에 노말모드 지시신호(S11)를 제공한다. 그리고, DRAM 콘트롤러(43)는 클럭 발생기(42)로부터 양 클럭 타이밍신호(S15)에 따른 제1메모리 리프레시 지시신호(S18)를 제공한다.
제1메모리 리프레시 지시신호(S18)는 메모리 리프레시수단에 간격 리프레시회로(44)를 제공한다.
CPU(41)가 스탠바이 모드 검출기(46)에 스탠바이 모드 지시신호(S16)를 제공할때, DRAM 콘트롤러(43)에 모드 스위칭신호(S17)가 제공된다.
이때, DRAM 콘트롤러는 제2메모리 리프레시 지시신호(S12)를 제공하도록 변화됨으로써 셀프 리프레시회로(45)에 메모리 리프레싱수단의 기능을 스위치한다.
제5도는 제1도 및 제4도에 도시된 DRAM 콘트롤러(13)와 메모리 리프레싱수단(10)의 상세한 구성을 나타낸 것이다.
본 도면에 나타낸 바와 같이 DRAM 콘트롤러(13)는 콘트롤 레지스터(52)와, 어드레스 디코더(53), 중재회로(54) 및, 메모리 억세스 발생기(55)를 포함한다.
콘트롤 레지스터(52)와 어드레스 디코더(53)는 CPU로부터 각각 제어신호와 어드레스 데이터를 수신하도록 내부버스(51)에 결합된다.
메모리 어드레스는 메모리 억세스 발생기(55)에 공급되는 어드레스 디코더(53)에 의해 디코드된다.
콘트롤 레지스터(52)는 메모리 리프레싱수단(10)의 리프레시 카운터(56)와 리프레시 발생기(58)에 제어신호를 제공한다.
메모리 리프레싱수단(10)은 리프레시 카운터(56)와 리프레시 발생기(58)로 구성된다.
리프레시 카운터(56)는 리프레시 터미널(58)과 RAS* 터미널(59) 및 CAS* 터미널(60) 각각을 통해 리프레시 발생기(57)로부터 DRAM에 공급되는 RAS*와 CAS*의 메모리 리프레시신호의 펄스 상승시간을 결정한다.
상기한 바와 같이 본 발명에 따르면, 시스템이 스탠바이 모드로 설정될때, DRAM은 클럭신호를 제공하지 않고서 셀프 리프레시 모드에 의해 리프레시 된다. 따라서, 메모리 리프레시 동작을 유지하면서 시스템의 낮은 전원소모를 달성할 수 있게 된다.

Claims (15)

  1. 노말모드 동작 지시와 스탠바이 모드 동작 지시신호를 포함하는 시스템 동작 제어신호를 제공하기 위한 CPU와; 소정 간격 사이클에서 리프레싱을 요구하는 메모리 내용을 저장하기 위한 메모리 장치; CPU를 포함하는 시스템의 엘리먼트에 클럭 타이밍신호를 공급하기 위한 클럭 발생기; CPU로부터의 노말 모드와 스탠바이 모드 동작 지시신호에 따라 메모리장치에 대해 적어도 2종류의 메모리 리프레시 지시신호를 포함하는 메모리동작 제어신호를 제공하기 위한 메모리제어수단; CPU가 노말 동작 모드 지시신호를 메모리제어수단에 제공하는 동안 클럭 타이밍신호에 따라 주기적으로 메모리장치의 간격 리프레시동작을 실행하기 위한 간격 리프레싱수단 및; 시스템 동작의 스탠바이 모드로 들어가서 클럭 발생기의 발진을 정지시키기 위해 CPU가 스탠바이모드 지시신호를 메모리 제어수단에 제공할 때, 메모리 장치의 셀프 리프레시동작을 실행하기 위한 셀프 리프레시수단을 구비하여 구성된 것을 특징으로 하는 컴퓨터 시스템.
  2. 제1항에 있어서, 상기 메모리장치가 간격 리프레시 동작으로부터 셀프 리프레시 동작으로 변하는 지시를 식별하기 위한 수단을 갖춘 DRAM이고; 메모리 제어수단이 DRAM 콘트롤러인 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  3. 노말모드 동작지시와 스탠바이모드 동작지시신호를 포함하는 시스템 동작 제어신호를 제공하기 위한 CPU와; 소정 간격 사이클에서 리프레싱을 요구하는 메모리 내용을 저장하기 위한 메모리 장치; CPU와, CPU로부터의 노말모드와 스탠바이모드 동작지시신호에 따라 메모리 장치에 대해 메모리 리프레시 지시신호의 종류중 하나가 간격 리프레시 지시신호로 되는 적어도 2종류의 메모리 리프레시 지시신호를 포함하는 메모리동작 제어신호를 제공하고, CPU가 노말모드 동작지시신호를 제공하는 것으로부터 스텐바이모드 동작지시신호로 변화될때의 시간 직전에 단일 제1간격 리프레시신호를 메모리장치에 제공하고, CPU가 스탠바이모드 동작지시신호를 제공하는 것으로부터 노말모드 동작지시신호로 변화할때의 시간 직후에 단일 제2간격 리프레시신호를 메모리장치에 제공하는 메모리제어수단을 포함하는 시스템의 엘리먼트에 클럭 타이밍신호를 공급하기 위한 클럭 발생기 및; CPU가 노말 동작모드 지시신호를 메모리 제어수단에 제공하는 동안 메모리 장치의 간격 리프레시 동작을 실행하고, CPU가 스탠바이 모드 지시신호를 메모리 제어수단에 제공할때 메모리장치의 셀프 리프레시동작을 수행하고 메모리 제어수단이 메모리 리프레시 동작을 변화시키도록 메모리 리프레시수단을 지시하며, 메모리 제어수단으로부터의 리프레시 지시신호에 따라 메모리장치를 리프레싱하기 위한 메모리 리프레싱수단을 구비하여 구성되고; 메모리장치가 셀프 리프레시동작으로 들어갈때 시스템 엘리먼트에 대해 클럭 타이밍신호와 공급을 정지시키는 것을 특징으로 하는 컴퓨터 시스템.
  4. 제3항에 있어서, 상기 메모리장치가 간격 리프레시 동작으로부터 셀프 리프레시 동작으로 변하는 지시를 식별하기 위한 수단을 갖춘 DRAM이고, 메모리 제어수단이 DRAM 콘트롤러인 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  5. 제3항에 있어서, 상기 메모리 리프레싱수단이 메모리 제어수단으로부터의 메모리 리프레시 지시신호에 따라 리프레시 간격을 카운팅하기 위한 리프레시 카운트수단과, 리프레시 카운트수단의 출력신호에 따라 메모리장치에 메모리 리프레시 실행신호를 제공하기 위한 리프레시 발생기를 구비하여 이루어진 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  6. 제4항에 있어서, 메모리 리프레싱수단이 DRAM에 CAS 비포 RAS신호를 제공하고, CAS와 RAS신호의 양쪽이 소정의 펄스 상승시간을 지나 로우레벨에 있을 경우 DRAM이 셀프 리프레시동작으로 들어가는 것을 특징으로 하는 컴퓨터 시스템.
  7. 제3항 또는 제4항에 있어서, 간격 리프레시 동작 동안 상기 메모리 리프레싱수단이 클럭 발생기로부터의 타이밍신호에 따라 소정 시간 간격에서 로우레벨로부터 하이레벨까지 동시에 CAS와 RAS신호의 양쪽의 천이를 제공하는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  8. 노말모드 동작 지시와 스탠바이 모드 동작 지시신호를 포함하는시스템 동작 제어신호를 제공하기 위한 CPU와; 소정 간격 사이클에서 리프레싱을 요구하는 메모리 내용을 저장하기 위한 메모리장치; CPU를 포함하는 시스템의 엘리먼트에 클럭 타이밍신호를 공급하기 위한 클럭 발생기; 각각 노말 모드와 스탠바이 모드 동작 지시신호에 응답해서 제1 및 제2메모리 리프레시 지시신호를 포함하는 메모리동작 제어신호를 제공하기 위한 메모리제어수단; 스탠바이 모드 동작 지시신호에 응답해서 메모리 제어수단에 대해 리프레시 모드 변화 지시신호를 제공하기 위한 스탠바이 모드 검출기; 제1리프레시 지시신호에 따라 주기적으로 메모리장치의 간격 리프레시동작을 실행하기 위한 간격 리프레싱수단 및; 클럭 발생기가 클럭 타이밍신호를 공급하지 않을때 시스템 동작의 스탠바이 모드 동안 제2리프레시 지시신호에 사라 메모리장치의 셀프 리프레시 동작을 실행하기 위한 셀프 리프레시수단을 구비하여 구성된 것을 특징으로 하는 컴퓨터 시스템.
  9. 메모리 내용을 유지하도록 소정 사이클에서 리프레싱을 요구하는 DRAM메모리와; 노말 동작모드와 스탠바이 동작모드 지시신호를 포함하는 시스템 동작 지시신호를 제공하는 CPU; CPU를 포함하는 시스템의 구성요소에 클럭신호를 공급하기 위한 클럭 발생기; 시스템 동작 지시신호에 따라 DRAM 메모리에 메모리 리프레시 지시신호의 종류중 하나가 간격 리프레시신호로 되는 2종류의 메모리 리프레시 신호를 포함하는 메모리 동작 제어신호를 제공하고, CPU가 노말모드 동작지시신호를 제공하는 것으로부터 스탠바이모드 동작지시신호로 변화될때의 시간 직전에 단일 제1간격 리프레시신호를 DRAM 메모리에 제공하고, CPU가 스탠바이모드 동작지시신호를 제공하는 것으로부터 노말모드 동작지시신호로 변화할때의 시간 직후에 단일 제2간격 리프레시신호를 DRAM 메모리에 제공하는 메모리 제어수단; CPU로부터의 스탠바이 동작모드신호를 검출함과 더불어 메모리 제어수단에 셀프 리프레시 동작 지시신호를 보내는 검출수단 및; 메모리 제어수단으로부터의 리프레시 제어신호에 따라 DRAM 메모리를 리프레싱하기 위한 메모리 리프레시수단을 구비하여 구성되고; 메모리 리프레시수단은 CPU가 노말동작모드 지시신호를 제공할때, DRAM 메모리의 간격 리프레시 동작을 실행하고, 메모리 리프레시수단은 CPU가 스탠바이동작모드 지시신호를 제공할때 DRAM 메모리의 셀프 리프레시 동작을 실행하며, CPU는 DRAM 메모리가 셀프 리프레시 동작으로 들어갈때, 클럭 발생기에 정지신호를 보내는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  10. 제9항에 있어서, 상기 DRAM 메모리가 셀프 리프레시동작에 대해 메모리 리프레시수단의 변화를 식별하기 위한 수단을 포함하는 DRAM이고, 메모리 제어수단이 DRAM 콘트롤러인 것을 특징으로 하는 컴퓨터 시스템.
  11. 제9항에 있어서, 상기 메모리 리프레시수단이 CAS 비포 RAS 신호를 발생시킴으로써 리프레시동작을 실행하는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  12. 제11항에 있어서, 상기 메모리 리프레시수단은 CPU가 노말동작 모드 지시신호를 제공하는 동안 소정 시간 간격에서 로우레벨로부터 하이레벨로 CAS 및 RAS신호를 상승시킴으로써 DRAM 메모리의 간격 리프레시동작을 실행하는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  13. 제11항에 있어서, 상기 메모리 리프레시수단은 CPU가 스탠바이 동작 모드 지시신호를 제공하는 동안 소정 시간 간격 이상 동안 로우레벨에서 CAS 및 RAS신호를 유지함으로써 메모리장치의 셀프 리프레시동작을 실행하는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  14. 시스템의 노말동작모드와 스탠바이 동작모드간을 식별하기 위한 수단을 포함하는 컴퓨터 시스템의 메모리를 리프레싱하기 위한 방법에 있어서, 시스템의 CPU가 노말동작모드를 지시할때 간격 리프레시 동작모드에 대해 메모리를 세팅하는 단계와, 메모리의 간격 리프레시동작을 실행하는 단계, CPU가 스탠바이동작모드로 들어갈때 셀프 리프레시 동작모드에 대해 메모리를 세팅하는 단계, 스탠바이 동작모드로 들어가는 것에 응답해서 시스템의 클럭 발생수단의 발진을 정지시키는 단계, 메모리의 셀프 리프레시동작을 실행하는 단계, 인터럽트신호에 응답하여 스탠바이 동작을 해제하는 단계 및, 간격 리프레시동작으로 되돌아가는 단계를 구비하여 이루어지고, 간격 리프레시가 셀프 리프레시 동작을 항상 앞서면서 따르는 것을 특징으로 하는 컴퓨터 시스템와 메모리를 리프레싱하기 위한 방법.
  15. 제14항에 있어서, 셀프 리프레시동작에 대해 메모리를 세팅하는 상기 단계가 로우레벨에서 CAS와 RAS신호를 유지하는 단계를 포함하는 것을 특징으로 하는 컴퓨터 시스템와 메모리를 리프레싱하기 위한 방법.
KR1019940035877A 1993-12-24 1994-12-22 컴퓨터 시스템 및 그 메모리를 리프레싱하기 위한 방법 KR0169288B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5325517A JPH07182857A (ja) 1993-12-24 1993-12-24 マイコンシステム
JP93-325517 1993-12-24

Publications (2)

Publication Number Publication Date
KR950020126A KR950020126A (ko) 1995-07-24
KR0169288B1 true KR0169288B1 (ko) 1999-01-15

Family

ID=18177765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940035877A KR0169288B1 (ko) 1993-12-24 1994-12-22 컴퓨터 시스템 및 그 메모리를 리프레싱하기 위한 방법

Country Status (3)

Country Link
US (1) US5634106A (ko)
JP (1) JPH07182857A (ko)
KR (1) KR0169288B1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2817107B2 (ja) * 1992-12-28 1998-10-27 キヤノン株式会社 画像入力装置
JP2783195B2 (ja) * 1995-06-16 1998-08-06 日本電気株式会社 マイクロコンピュータ
JPH09306164A (ja) * 1996-05-13 1997-11-28 Internatl Business Mach Corp <Ibm> メモリ・リフレッシュ・システム
KR100447134B1 (ko) * 1996-12-28 2006-02-28 엘지전자 주식회사 억세스데이터비트수조절기능및저전력소비기능을구비한디램컨트롤러
US6260149B1 (en) 1997-02-12 2001-07-10 Intel Corporation Method and apparatus for logic and power isolation during power management
US6216233B1 (en) * 1997-02-12 2001-04-10 Intel Corporation Maintaining a memory while in a power management mode
JPH10254587A (ja) * 1997-03-14 1998-09-25 Toshiba Corp コンピュータシステム
KR19980073522A (ko) * 1997-03-15 1998-11-05 김광호 파워다운모드를 지원하는 반도체 메모리 장치와 이를 구비한 컴퓨터 시스템 및 이의 제어방법
JPH1115742A (ja) 1997-06-19 1999-01-22 Kofu Nippon Denki Kk メモリ・リフレッシュ制御回路
JPH1116349A (ja) * 1997-06-26 1999-01-22 Mitsubishi Electric Corp 同期型半導体記憶装置
US6058451A (en) * 1997-12-22 2000-05-02 Emc Corporation Method and apparatus for refreshing a non-clocked memory
US6799242B1 (en) * 1999-03-05 2004-09-28 Sanyo Electric Co., Ltd. Optical disc player with sleep mode
US6829677B1 (en) * 2000-05-18 2004-12-07 International Business Machines Corporation Method and apparatus for preserving the contents of synchronous DRAM through system reset
JP2002041445A (ja) 2000-05-19 2002-02-08 Matsushita Electric Ind Co Ltd 高性能ｄｍａコントローラ
WO2002001569A1 (fr) * 2000-06-27 2002-01-03 Matsushita Electric Industrial Co., Ltd. Dispositif et procede de commande de memoire
JP4216457B2 (ja) * 2000-11-30 2009-01-28 富士通マイクロエレクトロニクス株式会社 半導体記憶装置及び半導体装置
US6693837B2 (en) * 2002-04-23 2004-02-17 Micron Technology, Inc. System and method for quick self-refresh exit with transitional refresh
US7200711B2 (en) * 2002-08-15 2007-04-03 Network Appliance, Inc. Apparatus and method for placing memory into self-refresh state
US7183792B2 (en) * 2003-04-01 2007-02-27 Micron Technology, Inc. Method and system for detecting a mode of operation of an integrated circuit, and a memory device including same
KR100529033B1 (ko) 2003-05-23 2005-11-17 주식회사 하이닉스반도체 동기식 반도체 메모리 소자
US7583551B2 (en) * 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
JP5728370B2 (ja) 2011-11-21 2015-06-03 株式会社東芝 半導体記憶装置およびその駆動方法
US20160155491A1 (en) * 2014-11-27 2016-06-02 Advanced Micro Devices, Inc. Memory persistence management control
US9875785B2 (en) * 2015-10-01 2018-01-23 Qualcomm Incorporated Refresh timer synchronization between memory controller and memory
WO2021126541A1 (en) 2019-12-20 2021-06-24 Rambus Inc. Partial array refresh timing

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4851987A (en) * 1986-01-17 1989-07-25 International Business Machines Corporation System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur
JPS63121197A (ja) * 1986-11-07 1988-05-25 Fujitsu Ltd 半導体記憶装置
US4980836A (en) * 1988-10-14 1990-12-25 Compaq Computer Corporation Apparatus for reducing computer system power consumption
KR920022293A (ko) * 1991-05-16 1992-12-19 김광호 비정기적인 리프레쉬 동작을 실행하는 반도체 메모리 장치
US5262998A (en) * 1991-08-14 1993-11-16 Micron Technology, Inc. Dynamic random access memory with operational sleep mode
GB2265035B (en) * 1992-03-12 1995-11-22 Apple Computer Method and apparatus for improved dram refresh operations

Also Published As

Publication number Publication date
JPH07182857A (ja) 1995-07-21
US5634106A (en) 1997-05-27
KR950020126A (ko) 1995-07-24

Similar Documents

Publication Publication Date Title
KR0169288B1 (ko) 컴퓨터 시스템 및 그 메모리를 리프레싱하기 위한 방법
KR100374641B1 (ko) 스탠바이 모드에서 지연동기 루프회로의 전력소모를감소시키기 위한 제어회로를 구비하는 반도체 메모리장치및 이의 파우워 다운 제어방법
KR100266885B1 (ko) 메모리 리프레시 시스템
KR100455393B1 (ko) 리프레시 플래그를 발생시키는 반도체 메모리 장치 및반도체 메모리 시스템.
KR19990078379A (ko) 디코딩 오토리프레시 모드를 가지는 디램
MY129551A (en) Power failure mode for a memory controller
KR960038982A (ko) 반도체 메모리장치
KR940001163A (ko) 셀프-리프레쉬 기능을 테스트하는데 요구되는 시간을 단축하는데 적합한 다이나믹 랜덤 액세스 메모리 장치
KR0142795B1 (ko) 디램 리프레쉬 회로
JP4083847B2 (ja) メモリ・リフレッシュ方法及びシステム
US5027327A (en) Semiconductor memory
KR100510490B1 (ko) 부분적으로 제어되는 지연 동기 루프를 구비하는 반도체메모리 장치
KR100225954B1 (ko) 전력 절감용 반도체 메모리 소자
JP3728468B2 (ja) メモリ制御装置
US5566121A (en) Method for PCMCIA card function using DRAM technology
US5297098A (en) Control apparatus for data storage apparatus
KR950001493A (ko) 유사 sram을 구비한 전자기기
US5805473A (en) PCMCIA voltage loss detection
KR100432700B1 (ko) 저전력 상태로부터 ｄｒａｍ 을 출구하기 위한자기-동기화 방법 및 장치
JPH0628053A (ja) スタンバイモードを有する電子機器
JPS63257995A (ja) リフレツシユ制御回路
US6826659B2 (en) Digital data processing system
KR100252060B1 (ko) 디램 반도체 장치의 셀프 리프레쉬 모드 제어기
KR0172233B1 (ko) 분배형 리프레쉬 모드 제어회로
KR0176464B1 (ko) 다이나믹 랜덤 억세스 메모리장치의 리플레쉬 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070927

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee