KR100447134B1 - 억세스데이터비트수조절기능및저전력소비기능을구비한디램컨트롤러 - Google Patents

억세스데이터비트수조절기능및저전력소비기능을구비한디램컨트롤러 Download PDF

Info

Publication number
KR100447134B1
KR100447134B1 KR1019960074900A KR19960074900A KR100447134B1 KR 100447134 B1 KR100447134 B1 KR 100447134B1 KR 1019960074900 A KR1019960074900 A KR 1019960074900A KR 19960074900 A KR19960074900 A KR 19960074900A KR 100447134 B1 KR100447134 B1 KR 100447134B1
Authority
KR
South Korea
Prior art keywords
power consumption
dram controller
read
signal
low power
Prior art date
Application number
KR1019960074900A
Other languages
English (en)
Other versions
KR19980055666A (ko
Inventor
홍성룡
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019960074900A priority Critical patent/KR100447134B1/ko
Publication of KR19980055666A publication Critical patent/KR19980055666A/ko
Application granted granted Critical
Publication of KR100447134B1 publication Critical patent/KR100447134B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

본 발명은, 디램의 종류에 따라 한번에 억세스되는 데이터 비트의 크기가 가변될 수 있도록 하고, 저전력 소비 모드에서는 리프레시 클럭의 주기를 크게 함으로써 전력소비를 줄일 수 있는 억세스 데이터 비트수 조절기능 및 저전력 소비기능을 구비한 디램 컨트롤러에 관한 것이다.
본 발명의 디램 컨트롤러는 웨이트 상태에서 읽기 또는 쓰기 모드로 전환되면 데이터를 워드형태로 읽거나 출력할 것인지, 하프 워드 형태로 읽거나 출력할 것인지, 아니면 바이트 형태로 읽어 오거나 출력할 것인지를 결정하여 이에따라 데이터를 읽어오거나 출력되도록 하고, 저전력 소비모드가 되면 리프레시 클럭의 주기를 늘려주는 것을 특징으로 한다.

Description

억세스 데이터 비트수 조절기능 및 저전력 소비기능을 구비한 디램 컨트롤러
본 발명은 억세스 데이터 비트수 조절기능 및 저전력 소비기능을 구비한 디램 컨트롤러에 관한 것으로, 특히 디램의 종류에 따라 한번에 억세스되는 데이터 비트의 크기가 가변될 수 있도록 하고, 저전력 소비 모드에서는 리프레시 클럭의 주기를 크게 함으로써 전력소비를 줄일 수 있는, 억세스 데이터 비트수 조절기능 및 저전력 소비기능을 구비한 디램 컨트롤러에 관한 것이다.
일반적으로 컴퓨터애서 디램(DRAM, Direct Random Access Memory)은 메인 메모리로서 사용되는데, 컴퓨터가 동작하는데 필요한 프로그램들과 함께 각종의 데이터를 저장하고 보관하며, 프로그램이 실행되기 위한 로딩 영역을 제공하는 곳으로서 컴퓨터를 구성하는데 있어서 없어서는 안될 중요한 부분이다. 상기한 디램은 중앙처리장치(Central Processing Unit, CPU)가 필요로 하는 프로그램 및 데이터를 제공하게 되는데, 중앙처리장치의 동작속도보다 상당히 늦은 억세스 시간을 가지므로 중앙처리장치의 부하를 덜어주기 위하여 디램 컨트롤러가 중앙처리장치와 디램의 사이에 개제되어 디램 제어에 관한 기능을 중앙처리장치로부터 위임받아 이를 수행함으로써 전체적인 컴퓨터의 처리속도를 높여주게 된다.
이와 같은 디램 컨트롤러에 의해서 억세스되는 데이터 비트는 중앙처리장치로서 사용되는 프로세서의 데이터 버스의 사이즈에 의해서 결정되는데, 예를 들면, 시스템의 데이터 버스가 32비트라면 상기한 데이터 버스를 이용하여 한번에 억세스되는 데이터 비트량도 32비트로 설정된다. 따라서, 상기한 데이터 버스에 연결되어 사용되는 디램도 32비트의 사이즈 또는 그 이상의 크기를 갖는 것이 사용되어야만 한다.
이하, 첨부된 도1의 상태 다이어그램을 참조로 하여 종래의 디램 컨트롤러의 디램 억세스 과정에 대하여 설명하기로 한다. 제 1 도는 종래의 디램 컨트롤러의 상태 다이어그램이다. 제 1 도에 도시되어 있는 바와 같이 종래의 디램 컨트롤러는, 아이들 상태(IDLE)에서 디램 선택신호(D_SelDRAM)가 로직컬 1이 되면 대기상태(WAIT)로 전환한다. 아이들 상태(IDLS)에서 디램 컨트롤러는 리프레시 요구를 체킹하고, 디램을 초기화시킨다. 대기상태(WAIT)는 로우 어드레스를 설정하기 위한 상기상태로서, 이 상태에서 쓰기신호(B_write)의 로직상태에 따라 디램 컨트롤러는 라스신호 읽기상태(RnR) 또는 라스신호 쓰기상태(WnR)로 전환한다. 즉, 쓰기신호(B_write)가 로직컬 0이면 디램 컨트롤러는 라스신호 읽기상태(RnR)로 전환하고, 쓰기신호(B_write)가 로직컬 1이면 디램 컨트롤러는 라스신호 쓰기상태(WnR)로 전환한다. 라스 읽기상태(RnR)에서는 라스신호가 읽혀지면서 이와 동시에 컬럼 어드레스가 설정된 후, 곧이어 카스신호 읽기상태(BnC)로 전환되어 카스신호가 읽혀지면서 컬럼 어드레스가 증가된다. 또한, 라스 쓰기상태(WnR)에서는 라스신호가 출력되면서 이와 동시에 컬럼 어드레스가 설정된 후, 곧이어 카스신호 쓰기상태(WnC)로 전환되어 카스신호가 출력되면서 컬럼 어드레스가 증가된다. 이와 같은 카스 읽기상태(RnC) 및 카스 쓰기상태(WnC)에서 디램 선택신호(D_SelDRAM)가 로직컬 0이 되거나 대기신호(B_wait)가 로직컬 0이되면 디램 컨트롤러는 아이들 상태(IDLE)로 전환된다.
그러나, 상기한 바와 같은 종래의 디램 컨트롤러는, 데이터 버스의 비트수에 따라 억세스되는 데이터 비트량이 고정설정되어 있기 때문에, 사용자가 데이터 버스의 비트수보다 적은 비트의 데이터 비트를 갖는 디램을 사용하고자 하는 경우에 이를 사용할 수가 없는 문제점이 있다. 이러한 문재점은, 사용자가 굳이 빠른 메모리 억세스 속도를 원하지 않는데도 불구하고, 데이터 비트 사이즈가 큰 디램을 선택의 여지가 없이 사용해야 함으로써 사용자에게 경제적인 부담감을 안겨주는 단점이 있다.
또한, 종래의 디램 컨트롤러는 저전력 소비 모드임에도 불구하고 이와는 전혀 상관이 없이 리프레시 클럭의 주파수가 항상 동일하게 유지되도록 함으로써 저전력 소비가 이루어지지 않는 단점이 있다.
본 발명은 이와 같은 종래의 문제점 및 단점을 해결하기 위한 것으로서, 데이터 버스의 비트수와는 관계없이 디램의 데이터 비트의 크기에 따라 한번에 억세스되는 데이터 비트의 크기가 가변되도록 함으로써 다양한 종류의 디램이 서로 호환성있게 사용될 수 있도록 하고, 저전력 소비모드에서 리프레시 클럭의 주기를 증가시켜 줌으로쩌 소비전력을 줄일 수 있도록 하기 위한 것이다.
따라서, 본 발명의 목적은 디램의 종류에 따라 한번에 억세스되는 데이터 비트의 크기가 가변될 수 있도록 하고, 저전력 소비 모드에서는 리프레시 클럭의 주기를 크게 함으로써 전력소비를 줄일 수 있는, 억세스 데이터 비트수 조절기능 및 저전력 소비기능을 구비한 디램 컨트롤러를 제공하는데 있다.
상술한 목적을 달성하기 위하여, 본 발명의 억세스 데이터 비트수 조절기능 및 저전력 소비기능을 구비한 디램 컨트롤러는, 웨이트 상태에서 읽기 또는 쓰기 모드로 전환되면 데이터를 워드형태로 읽거나 출력한 것인지, 하프 워드 형태로 읽거나 출력할 것인지, 아니면 바이트 형태로 읽어 오거나 출력할 것인지를 결정하여 이에 따라 데이터를 읽어오거나 출력되도록 하고, 저전력 소비모드가 되면 리프레시 클럭의 주기를 늘여주는 것을 특징으로 한다.
본 발명의 상기 목적 및 그 밖의 목적 및 잇점은 후술될 본 발명의 실시예에 대한 상세한 설명으로부터 보다 명확해질 것이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명을 상세하게 설명하기 위하여 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하기로 한다.
제 2 도는 본 발명의 실시예에 따른 억세스 데이터 비트수 조절기능 및 저전력 소비기능을 구비한 디램 컨트롤러의 상태 다이어그램이다. 제 2 도에 도시되어 있는 상태 다이어그램을 참조로 하여 본 발명의 실시예에 따른 억세스 데이터 비트수 조절기능 및 저전력 소비기능을 구비한 디램 컨트롤러의 동작 및 작용을 설명하면 다음과 같다.
아이들 상태(IDLE)에서 디램 선택신호(D_SelDRAM)가 로직컬 1이 되면 디램 컨트롤러는 대기상태(WAIT)로 전환하는데, 상기한 아이들 상태(IDLE)는 리프레시 요구를 체킹하고, 디램을 초기화시키는 상테이다. 그리고, 대기상태(WAIT)는 로우 어드레스를 설정하기 위한 상기상태로서, 이 상태에서 쓰기신호(B_write)의 로직상태에 따라 디램 컨트롤러는 라스신호 읽기상태(RnR) 또는 라스신호 쓰기상태(WnR)로 전환한다. 즉, 쓰기신호(B_write)가 로직컬 0이면 디램 컨트롤러는 라스신호 읽기상태(BnR)로 전환하고, 쓰기신호(B_write)가 로직컬 1이면 디램 컨트롤러는 라스신호 쓰기상태(WnR)로 전환한다.
라스 읽기상태(RnR)에서는 디램 컨트롤러는 워드신호(word), 하프워드신호(halfword), 바이트 신호(byte)의 로직컬 상태에 따라 데이터를 워드형태로 읽어 올 것인지, 하프 워드 형태로 읽어올 것인지, 아니면 바이트 형태로 읽어올 것인지를 결정한다.
워드형태로 데이터를 읽어오는 경우에, 즉 워드신호(word)가 로직컬 1인 경우에 디램 컨트롤러는 라스신호를 읽으면서 이와 동시에 컬럼 어드레스를 설정한 후, 곧이어 카스신호 읽기상태(RnC)로 전환되어 워드형태로 카스신호를 읽으면서 컬럼 어드레스를 증가시킨다.
하프워드형태로 데이터를 읽어오는 경우에, 즉 하프워드신호(halfword)가 로직컬 1인 경우에 디램 컨트롤러는 라스신호를 읽으면서 이와 동시에 컬럼 어드레스를 설정한 후, 곧이어 하프 카스신호 읽기상태(SnhC1, RnhC2)로 전환되어 두 단계에 걸쳐서 하프워드 형태로 카스신호를 읽으면서 컬럼 어드레스를 증가시킨다.
바이트 형태로 데이터를 읽어오는 경우에, 즉 바이트 신호(byte)가 로직컬 1인 경우에 디램 컨트롤러는 라스신호를 읽으면서 이와 동시에 컬럼 어드레스를 설정한 후, 곧이어 바이트 카스신호 읽기상태(RnbC1 ∼ BnbC4)로 전환되어 4 단계에 걸쳐서 바이트 형태로 카스신호를 읽으면서 컬럼 어드레스를 증가시킨다.
그리고, 라스 쓰기상태(WnR)에서는 디램 컨트롤러는 워드신호(word), 하프워드신호(halfword), 바이트 신호(byte)의 로직컬 상태에 따라 데이터를 워드형태로 쓸 것인지, 하프 워드 형태로 쓸 것인지, 아니면 바이트 형태로 쓸 것인지를 결정한다.
워드형태로 데이터를 쓰는 경우에, 즉 워드신호(word)가 로직컬 1인 경우에 디램 컨트롤러는 라스신호를 출력하면서 이와 동시에 컬럼 어드레스를 설정한 후, 곧이어 카스신호 쓰기상태(WnC)로 전환되어 워드형태로 카스신호를 출력하면서 컬럼 어드레스를 증가시킨다.
하프워드형태로 데이터를 쓰는 경우에, 즉 하프워드신호(halfword)가 로직컬 1인 경우에 디램 컨트롤러는 라스신호를 출력하면서 이와 동시에 컬럼 어드레스를 설정한 후, 곧이어 하프 카스신호 쓰기상태(WnhC1, WnhC2)로 전환되어 두 단계에 걸쳐서 하프워드 형태로 카스신호를 출력하면서 컬럼 어드레스를 증가시킨다.
바이트 형태로 데이터를 쓰는 경우에, 즉 바이트 신호(byte)가 로직컬 1인 경우에 디램 컨트롤러는 라스신호를 출력하면서 이와 동시에 컬럼 어드레스를 설정한 후, 곧이어 바이트 카스신호 쓰기상태(WnbC1 ∼ WnbC4)로 전환되어 4 단계에 걸쳐서 바이트 형태로 카스신호를 출력하면서 컬럼 어드레스를 증가시킨다.
이와 같은 카스 읽기상태(BnC, RnhC2, RnbC4) 및 카스 쓰기상태(WnC, WnhC2, WnbC4)에서 디램 선택신호(D_SelDRAM)가 로직컬 0이 되거나 대기신호(B_wait)가 로직컬 0이되면 디램 컨트롤러는 아이들 상태(IDLE)로 전환된다.
한편, 디램 컨트롤러가 디램을 억세스하고 있는 동안에 저전력 소비모드가 되면 디램 컨트롤러는 리프레시 클럭의 주기를 늘여줌으로써 디램이 저전력 소비모드로 동작하게 한다.
이상 설명한 바와 같은 본 발명에 의하면, 디램의 종류에 따라 한번에 억세스되는 데이터 비트의 크기가 가변될 수 있도록 하고, 저전력 소비 모드에서는 리프레시 클럭의 주기를 크게 함으로써 전력소비를 줄일 수 있는 효과를 갖는 억세스 데이터 비트수 조절기능 및 저전력 소비기능을 구비한 디램 컨트롤러를 제공할 수가 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정하여져야만 한다.
제 1 도는 종래의 디램 컨트롤러의 상태 다이어그램.
제 2도는 본 발명의 실시예에 따른 억세스 데이터 비트수 조절기능 및 저 전력 소비기능을 구비한 디램 컨트롤러의 상태 다이어그램.

Claims (4)

  1. 웨이트 상태에서 읽기 또는 쓰기 모드로 전환되면 데이터를 워드형태로 읽거나 출력할 것인지, 하프 워드 형태로 읽거나 출력할 것인지, 아니면 바이트 형태로 읽어 오거나 출력할 것인지를 결정하여 이에 따라 상기 데이터를 읽어오거나 출력되도록 하고, 저전력 소비모드가 되면 리프레시 클럭의 주기를 늘려주는 것을 특징으로 하는 억세스 데이터 비트수 조절기능 및 저전력 소비기능을 구비한 디램 컨트롤러.
  2. 제 1 항에 있어서,
    상기 워드형태로 데이터를 읽어오는 경우에, 상기 디램 컨트롤러는 라스신호를 읽거나 출력하면서 이와 동시에 컬럼 어드레스를 설정한 후, 곧이어 카스신호 읽기상태로 전환되어 워드형태로 상기 카스신호를 읽거나 출력하면서 상기 컬럼 어드레스를 증가시키는 것을 특징으로 하는 억세스 데이터 비트수 조절기능 및 저전력 소비기능을 구비한 디램 컨트롤러.
  3. 제 1 항에 있어서,
    상기 하프워드형태로 데이터를 읽어오는 경우에, 상기 디램 컨트롤러는 라스신호를 읽거나 출력하면서 이와 동시에 컬럼 어드레스를 설정한 후, 곧이어 하프 카스신호 읽기상태로 전환되어 두 단계에 걸쳐서 상기 하프워드 형태로 카스신호를 읽거나 출력하면서 상기 컬럼 어드레스를 증가시키는 것을 특징으로 하는 억세스 데이터 비트수 조절기능 및 저전력 소비기능을 구비한 디램 컨트롤러.
  4. 제 1 항에 있어서,
    상기 바이트 형태로 데이터를 읽어오는 경우에, 디램 컨트롤러는 라스신호를 읽거나 출력하면서 이와 동시에 컬럼 어드레스를 설정한 후, 곧이어 바이트 카스신호 읽기상태로 전환되어 4 단계에 걸쳐서 바이트 형태로 상기 카스신호를 읽거나 출력하면서 상기 컬럼 어드레스를 증가시키는 것을 특징으로 하는 억세스 데이터 비트수 조절기능 및 저전력 소비기능을 구비한 디램컨트롤러.
KR1019960074900A 1996-12-28 1996-12-28 억세스데이터비트수조절기능및저전력소비기능을구비한디램컨트롤러 KR100447134B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960074900A KR100447134B1 (ko) 1996-12-28 1996-12-28 억세스데이터비트수조절기능및저전력소비기능을구비한디램컨트롤러

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960074900A KR100447134B1 (ko) 1996-12-28 1996-12-28 억세스데이터비트수조절기능및저전력소비기능을구비한디램컨트롤러

Publications (2)

Publication Number Publication Date
KR19980055666A KR19980055666A (ko) 1998-09-25
KR100447134B1 true KR100447134B1 (ko) 2006-02-28

Family

ID=37179089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960074900A KR100447134B1 (ko) 1996-12-28 1996-12-28 억세스데이터비트수조절기능및저전력소비기능을구비한디램컨트롤러

Country Status (1)

Country Link
KR (1) KR100447134B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068076A (ja) * 2001-08-27 2003-03-07 Elpida Memory Inc 半導体記憶装置の電力制御方法及び半導体記憶装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0487910A1 (en) * 1990-11-27 1992-06-03 Kabushiki Kaisha Toshiba Portable computer for varying read/write cycle according to type of memory card
JPH0628053A (ja) * 1992-07-09 1994-02-04 Fujitsu Ltd スタンバイモードを有する電子機器
JPH06255184A (ja) * 1993-03-03 1994-09-13 Canon Inc 画像形成装置
JPH07182857A (ja) * 1993-12-24 1995-07-21 Toshiba Corp マイコンシステム
KR950033862A (ko) * 1994-02-28 1995-12-26 데니스 피셸 Ram과의 인터페이스 방법 및 장치
KR970012158A (ko) * 1995-08-04 1997-03-29 구자홍 데이타 메모리 억세스 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0487910A1 (en) * 1990-11-27 1992-06-03 Kabushiki Kaisha Toshiba Portable computer for varying read/write cycle according to type of memory card
JPH0628053A (ja) * 1992-07-09 1994-02-04 Fujitsu Ltd スタンバイモードを有する電子機器
JPH06255184A (ja) * 1993-03-03 1994-09-13 Canon Inc 画像形成装置
JPH07182857A (ja) * 1993-12-24 1995-07-21 Toshiba Corp マイコンシステム
KR950033862A (ko) * 1994-02-28 1995-12-26 데니스 피셸 Ram과의 인터페이스 방법 및 장치
KR970012158A (ko) * 1995-08-04 1997-03-29 구자홍 데이타 메모리 억세스 장치
KR0154199B1 (ko) * 1995-08-04 1998-11-16 구자홍 데이터 메모리 억세스 장치

Also Published As

Publication number Publication date
KR19980055666A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
KR100256308B1 (ko) 프로그램 가능한 레이턴시 주기를 갖는 동기 메모리 장치용의최적 회로 및 그 제어 방법
US20090307446A1 (en) Dynamically setting burst length of a double data rate memory device
US7177231B2 (en) Selectable clock input
JPH0612863A (ja) デュアルポートｄｒａｍ
US5530944A (en) Intelligent programmable dram interface timing controller
KR0142795B1 (ko) 디램 리프레쉬 회로
US20020004892A1 (en) Adjustable i/o timing from externally applied voltage
KR100212142B1 (ko) 매크로 명령기능을 가진 동기식 반도체 메모리장치와 매크로 명령의 저장 및 실행방법
US6026041A (en) Semiconductor memory device
KR100447134B1 (ko) 억세스데이터비트수조절기능및저전력소비기능을구비한디램컨트롤러
US6859848B2 (en) Circuit for controlling sequential access to SDRAM
US5946269A (en) Synchronous RAM controlling device and method
EP4231162A1 (en) Memory system including memory device and memory controller, and operating method thereof
JPS637591A (ja) アドレスマルチプレクス型半導体メモリ
KR100228481B1 (ko) 메모리 뱅크 확장장치
JPH087562A (ja) ダイナミックランダムアクセスメモリ
JP3343556B2 (ja) 記憶システム
JPH05151772A (ja) リフレツシユ制御回路
JPH07129462A (ja) メモリ制御装置
JPH05325538A (ja) 半導体メモリ
KR20020040150A (ko) 에스디램 컨트롤러
JPH03282667A (ja) コンピュータ装置
JPH04181592A (ja) ダイナミック型半導体記憶装置
JPH01269294A (ja) メモリリフレッシュ制御方式
JPH05197612A (ja) データ・アクセス回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080618

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee