JP2817107B2 - 画像入力装置 - Google Patents

画像入力装置

Info

Publication number
JP2817107B2
JP2817107B2 JP4361631A JP36163192A JP2817107B2 JP 2817107 B2 JP2817107 B2 JP 2817107B2 JP 4361631 A JP4361631 A JP 4361631A JP 36163192 A JP36163192 A JP 36163192A JP 2817107 B2 JP2817107 B2 JP 2817107B2
Authority
JP
Japan
Prior art keywords
data
solid
imaging device
state imaging
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4361631A
Other languages
English (en)
Other versions
JPH06205301A (ja
Inventor
信男 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP4361631A priority Critical patent/JP2817107B2/ja
Priority to EP93310412A priority patent/EP0605185B1/en
Priority to DE69326744T priority patent/DE69326744T2/de
Priority to US08/172,375 priority patent/US5459508A/en
Publication of JPH06205301A publication Critical patent/JPH06205301A/ja
Priority to US08/461,976 priority patent/US5805300A/en
Application granted granted Critical
Publication of JP2817107B2 publication Critical patent/JP2817107B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/21—Intermediate information storage
    • H04N1/2104—Intermediate information storage for one or a few pictures
    • H04N1/2112—Intermediate information storage for one or a few pictures using still video cameras
    • H04N1/2137—Intermediate information storage for one or a few pictures using still video cameras with temporary storage before final recording, e.g. in a frame buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/21—Intermediate information storage
    • H04N1/2104—Intermediate information storage for one or a few pictures
    • H04N1/2112—Intermediate information storage for one or a few pictures using still video cameras
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/21—Intermediate information storage
    • H04N1/2104—Intermediate information storage for one or a few pictures
    • H04N1/2112—Intermediate information storage for one or a few pictures using still video cameras
    • H04N1/2137—Intermediate information storage for one or a few pictures using still video cameras with temporary storage before final recording, e.g. in a frame buffer
    • H04N1/2141—Intermediate information storage for one or a few pictures using still video cameras with temporary storage before final recording, e.g. in a frame buffer in a multi-frame buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2101/00—Still video cameras

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Dram (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、画像情報を電子的に記
録するように構成した電子カメラ等の画像入力装置に関
し、特にＤＲＡＭに固体撮像素子の出力データを記憶さ
せるメモリ制御システムにおける画像入力装置に関す
る。
【０００２】
【従来の技術】従来、通常のテレビ方式（ＮＴＳＣ、Ｐ
ＡＬ）に対応した電子カメラなどでは、固体撮像素子の
データを記憶させるメモリは、アクセスの高速性などの
理由により、ＳＲＡＭが用いられることが多い。このＳ
ＲＡＭは容量が少なく、高価であるので、せいぜい画像
１枚分の記憶容量しか、カメラ本体に内蔵できない欠点
があるものの、書き込み、読み出しなどの制御が簡単で
アクセスも早く、さらに、カメラ内部で扱うデータ容量
が、先に述べたように少ないので、データの転送に要す
る時間も比較的短時間で処理が可能であった。したがっ
て、メモリへの書き込み、読み出しの実行やそれに伴う
メモリアドレスの管理などの制御はマイクロプロセッサ
などで直接行なうことができ、特別なメモリ制御システ
ムは必要ではなかった。しかし、近年のＨＤＴＶ（高精
細テレビ）用途などでは、画像１枚あたりの画素データ
が多くなるにともない、メモリも大容量にする必要があ
り、その書き込み、読み出し、転送などの処理もより高
速に行わねばならない。このような大容量のデータを必
要とする電子カメラには、コストと実装面積とのかねあ
いから、汎用のＤＲＡＭメモリを使うのが望ましい（従
来例１）。
【０００３】また、従来の電子カメラでは、固体撮像素
子の雑音を抑圧するため、映像信号のないときの信号を
映像信号出力から減ずることに依って、固定された（毎
回同じ様なパターンとなって出力される）雑音を軽減す
る方式が提案されている。
【０００４】ところで、一般にカラー画像用の固体撮像
素子は、その表面に複数色（ＲＧＢ，やＹＭＣ）のカラ
ーフィルタがモザイク状やストライプ状に貼られてい
て、各フィルタに対応した数画素の出力の組み合わせで
色を表現する。したがって、画素出力が飽和してしまう
と、その画素の周辺は色を正しく再生できない。しか
し、一般の被写体を撮影すると、明るすぎて固体撮像素
子上の画面の一部又は全ての画素の出力が飽和すること
がある。
【０００５】そこで、従来は、画素の出力がある値より
も大きければ、その画素は飽和してる判断し、再生時は
信号処理でその周辺部の色のゲイン（ＧＡＩＮ）を低く
するなどして、偽色の発生を抑えていた（従来例２）。
【０００６】
【発明が解決しようとする課題】しかしながら、メモリ
にＤＲＡＭを用いた場合（従来例１）は、ＤＲＡＭのリ
フレッシュ動作のために固体撮像素子からの読み出しを
一時的（リフレッシュ周期）に停止させる必要があり、
そのために固体撮像素子の、電荷の蓄積から読み出しま
での時間が、停止時間だけ長くなり暗電流が多く発生
し、素子上でノイズの斑が生じていた。そこで、ＤＲＡ
Ｍの代わりにリフレッシュ動作が不要なＳＲＡＭ（Ｓｔ
ａｔｉｃ ＲＡＭ）を用いるものもあるが、このＳＲＡ
Ｍを用いた場合は、ＳＲＡＭが高価なため、コストが上
昇したり、メモリ容量を少なくしなければならないなど
の問題があった。
【０００７】さらに、ＲＡＭは、制御が複雑で、処理速
度もＳＲＡＭの比べて遅い。（記憶内容を保持するため
には、リフレシュ動作を必要とし、また、アドレスの設
定や書き込み、読み出しのタイミング条件が厳しく、ア
クセスタイムが遅い。）、したがって、これらＤＲＡＭ
を固体撮像素子やその他周辺装置と関連させて適切に制
御するシステムが必要であった。
【０００８】また、従来例２では、固体撮像素子のノイ
ズを低減させるために、従来の様に、被写体の撮影デー
タから、固体撮像素子の暗電流を減ずると、暗電流分は
各画素で一様ではないので、減算の結果、元々飽和して
いた画素のレベルが下がってしまい、飽和していない画
素としている画素の判別ができなくなってしまってい
た。したがって、高輝度部分の偽色の抑圧処理が困難に
なるという問題があった。
【０００９】さらに、暗電流分を減ずることによる問題
もあった。即ち、一般に記録されたデータを画像として
再生する場合に、フィルタ処理を通して高域のノイズ成
分を低減させている。この場合、後述する図１４（ｂ）
のような暗電流ノイズがある場合を想定する。ここで、
横軸は、水平方向の位置を示し、縦軸は、振幅を示して
いる。この場合、原データ（ａ）から（ｂ）の暗電流を
引いた場合その減算結果は、（ｃ）のようになる。これ
をフィルタに通すと（ｄ）のようになり、ノイズが取り
きれないという問題があった。
【００１０】本発明は上記従来の問題点に鑑み、固体撮
像素子の蓄積時間差によるむらが目立たない良好な画像
が得られ、且つ高輝度部の色抑圧などの再生処理が簡単
に実現でき、しかもメモリ容量を有効に活用できる画像
入力装置を提供することを目的とする。
【００１１】上記目的を達成するために第１の発明は、
光学的画像を入力して電気的信号に変換する固体撮像素
子と、リフレッシュ動作をメモリチップの外部からコン
トロールさせる必要のある汎用ＤＲＡＭを少なくとも１
チップ以上で構成した画像メモリと、前記固体撮像素子
からの読み出しタイミンダを発生させるタイミング信号
発生装置と、前記固体撮像素子からの水平方向の読み出
しを、前記タイミンダ信号発生装置からの水平方向の読
み出しタイミンダ信号に同期して行い前記ＤＲＡＭに転
送記憶させる転送記憶制御手段と、前記固体撮像素子か
ら読み出さないときに、所定時間間隔で前記ＤＲＡＭの
リフレッシュを行う第１のリフレッシュ信号発生手段
と、前記ＤＲＡＭのリフレッシュ動作を前記水平方向の
読み出し信号の休止期間に所定回数行うための第２のリ
フレッシュ信号発生手段とを有する画像入力装置におい
て、前記固体撮像素子からの読み出し中には、その水平
方向の読み出しに同期して前記第２のリフレッシュ信号
発生手段を有効とし、該固体撮像素子からの読み出し中
以外には、前記第１のリフレッシュ信号発生手段を有効
とするようにしたものである。
【００１２】 第２の発明では、光学的画像を入力して
電気的信号に変換する固体撮像素子と、前記固体撮像素
子からの出力データをＡ／Ｄ変換して、その出力を記憶
する記憶媒体と、前記固体撮像素子上の第１の像のＡ／
Ｄ変換出力値を前記記憶媒体の第１の記憶領域に記憶す
る手段と、前記固体撮像素子上の第２の像のＡ／Ｄ変換
出力値を前記記憶媒体の第２の記憶領域に記憶する手段
と、前記記憶媒体の前記第１の記憶領域の内容に第１の
所定値を加算し、その加算結果から前記第２の記憶領域
の内容を減算する減算手段と、該減算手段の出力を前記
記憶媒体の前記第１の記憶領域に記憶する演算記憶手段
とを備え、前記第１の像を蓄積した固体撮像素子の任意
の画素のＡ／Ｄ変換出力値が第１の所定範囲である場合
または前記減算手段の出力が第２の所定範囲である場合
には、前記減算手段の出力を第２の所定値に置換し、前
記減算手段の出力が第３の所定範囲にある場合には、前
記減算手段の出力を第３の所定値に置換するようにした
ものである。
【００１３】
【００１４】
【００１５】第３の発明は、光学的画像を入力して電気
的信号に変換する固体撮像素子と、前記固体撮像素子か
らの出力データを蓄積するメモリと、前記メモリのデー
タの内容を記憶する記憶媒体と、前記メモリ上の任意の
領域に連続的にアタセスする手段と、前記メモリ上の任
意の領域のデータで且つ前記固体撮像素子の１画面分よ
りも少ない容量のデータを前記記憶媒体にブロック転送
するブロック転送手段とを備え、前記ブロック転送手段
による１つのブロック転送と次のブロック転送の合間
に、前記固体撮像素子から前記メモリへのデータ転送を
行うようにしたものである。
【００１６】
【作用】上記構成により第１の発明によれば、ＤＲＡＭ
のリフレッシュ動作は、前期水平方向の読み出し信号の
休止期間（例えば水平ブランキング期間）に行う。これ
により、画像の途中で固体撮像素子の読み出しが停止し
ない。
【００１７】第２の発明によれば、記憶媒体の第１の記
憶領域の内容（例えば原画像）に第１の所定値を加算し
てから、減算手段によって第２の記憶領域の内容（例え
ば暗電流画像）を減算し、その減算手段の出力を前記記
憶媒体の第１の記憶領域に書き戻す。このとき、原画像
の任意の画素のＡ／Ｄ変換出力値が第１の所定範囲であ
る場合または前記減算手段の出力が第２の所定範囲であ
る場合には、前記減算手段の出力を第２の所定値に置換
し、前記減算手段の出力が第３の所定範囲にある場合に
は、前記減算手段の出力を第３の所定値に置換する。こ
れにより、例えば暗電流画像にノイズが入った場合にも
ノイズ分が相殺されて、原画像に悪影響を与えずに暗電
流を減算できる。
【００１８】第３の発明によれば、メモリ上の任意の領
域のデータで且つ固体撮像素子の１画面分よりも少ない
容量のデータを１つのブロックとして１ブロックづつ記
憶媒体に転送する。そして、１つのブロック転送と次の
ブロック転送の合間に、固体撮像素子からメモリへのデ
ータ転送を行う。
【００１９】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
【００２０】図１は、本発明に係る画像入力装置（電子
カメラ）の第１実施例の概略構成を示すブロック図であ
る。
【００２１】図中１は撮像レンズ，２は絞り及びシャッ
ター等の光量制御部材，３はＣＣＤ等の固体撮像素子，
４は固体撮像素子の出力をサンプルして保持するサンプ
ルホールド回路，５はＡ／Ｄ変換回路，６はＤＲＡＭの
リフレッシュ動作、書き込み、読み出しなどを制御する
ためのメモリコントローラ，７はＤＲＡＭ、８は固体撮
像素子を駆動するためのタイミング信号やサンプルホー
ルドパルス，Ａ／Ｄ変換パルスを発生するためのタイミ
ング信号発生器，９は撮影シーケンス等システムを制御
するためのマイクロコントローラ、１０はハードディス
クなどの記憶媒体，１１は記録トリガースイッチであ
る。
【００２２】次に、カメラの撮影に伴う画像データの流
れを説明する。
【００２３】まず、撮影レンズ１を通った被写体像は固
体撮像素子３に投影され、この時、制御部９が光量制御
部材２を制御することで適正な露光が行われる。
【００２４】固体撮像素子３に蓄積された画像データ
は、タイミング信号発生回路８から出力されるタイミン
グ信号に同期して順次読みだされる。そして、サンプル
ホールド回路４でサンプリング、ホールドされＡ／Ｄ変
換器５でディジタル値に変換される。Ａ／Ｄ変換された
データはメモリコントローラ６の制御によりＤＲＡＭ７
に記憶され、ＤＲＡＭ７に記憶された画像データは、制
御部９が所定のタイミングで読み出しハードディスク１
０に転送されて一連のデータの流れが終了する。次に、
本発明であるところのＡ／Ｄ変換されたデータをメモリ
コントローラ６の制御によりＤＲＡＭ７に記憶する部分
について詳細に説明する。
【００２５】図２及び図３は、図１中のメモリコントロ
ーラ６のブロック図である。
【００２６】図中１２５はシステムバスで図１の制御部
９に接続され、制御部９はこのバスを通してメモリコン
トローラとコマンドやデータのやり取りをする。また、
図中１０１、１０２、１０３、１０４はＤＲＡＭのアド
レスを指定するためのＤＲＡＭアドレスレジスタであ
る。特に１０１、１０２はＤＲＡＭからのデータの読み
出しをする場合のＲＥＡＤアドレス設定用である。１０
３、１０４はＤＲＡＭへのデータの書き込みをする場合
のＷＲＩＴＥアドレス設定用である。
【００２７】ここで、図中１０１、１０３は後述の始点
アドレスを設定するためのもので、１０２、１０４は終
点アドレスを設定するためのものであるさらに、１０
５、１０７はＤＲＡＭへのアクセスのためのアドレスを
更新させるためのカウンタ、１０６、１０８は現在アク
セスしているアドレスが終点アドレスに到達したかどう
かを比較判断するための比較器、１０９はＤＲＡＭのリ
フレッシュサイクル設定用のレジスタ、１１４はそのリ
フレッシュサイクルを計数するためのカウンタ、１１０
はメモリコントローラへの制御部９からのコマンドを受
けるためのレジスタ、１１５はそのコマンドの種類を解
釈するコマンドインタープリタ、１１１はＤＲＡＭに、
任意なデータを書く場合に書き込みデータを保持するＷ
ＲＩＴＥデータレジスタ、１１２はＤＲＡＭから、読み
込んだデータを制御部へ渡すためのへＲＥＡＤデータレ
ジスタ、１１３はＤＲＡＭに記憶されたデータに補正を
加えたりする場合の補正定数データを記憶する定数レジ
スタ、１１７はＤＲＡＭへの書き込みデータや読み込み
データを貯えるレジスタ、１１８は補正値を計算するた
めの演算部、１１９はＤＲＡＭからのデータを入力する
ためのバッファ、１２０はＤＲＡＭへデータを書き込む
ためのバッファ、１２１はＤＲＡＭからのデータ（４０
ビット）を並べ替えてハードディスクインターフェース
のバス幅（１６ビット）に合わせるためのデータ幅変換
器、１２２はハードディスク１０とのデータ、コマンド
の受け渡しをするハードディスクインターフェース、１
２３はＡ／Ｄ変換器からのデータを保持しメモリコント
ローラ内部とタイミングを合わせるためのＡＤデータレ
ジスタで、ここの部分はＣＬＫ２というクロックでラッ
チされる。図２及び図３では示していないがメモリコン
トローラ全体はＣＬＫ１というクロックのタイミングで
動作している。１２４はＤＲＡＭとのデータの読み書き
するためのデータバスでここでは４０ビット幅としてい
る。１１６はメモリコントローラ内部のコントローラで
外部からの受け付けたコマンドの実行タイミング管理し
たり、データの受け渡しを管理するコントロール部であ
る。１２６、１２７はＡ／Ｄ変換器からのデータの取り
込みのためのトリガー信号である。特に１２６は、固体
撮像素子上の垂直方向の読み出し開始タイミングを規定
するための信号でここではＶＧＡＴＥと呼ぶ。同様に１
２７は水平方向の読み出し開始タイミングを規定するた
めの信号でここではＨＧＡＴＥと呼ぶ。１２８はコマン
ドインタープリタ１１５の出力ライン群である。
【００２８】１２９はリフレッシュカウンタから出力さ
れたリフレッシュ要求信号である。１３０はＤＲＡＭへ
のアドレスバッファであり、コントローラ１１６からの
選択、信号により、カウンタ１０５、または１０７の内
容をＤＲＡＭに対して出力する。
【００２９】次に、以上のように構成される本実施例
の、固体撮像素子からのデータをＤＲＡＭに記憶する動
作について詳細に説明する。
【００３０】まず、予めＤＲＡＭ上の書き込みアドレス
は、図２のアドレスレジスタ１０３及び１０４に設定さ
れているものとする。次に、コマンドレジスタ１１０に
固体撮像素子からの読み出しコマンド（ここでは仮にＰ
ＡＧＥ ＷＲ ＭＯＤＥと言う）を書き込む。そして、
図１に示したタイミング信号発生器８から、ＶＧＡＴ
Ｅ，ＨＧＡＴＥ信号が固体撮像素子からの読み出しに同
期して出力される。これを図４及び図５で説明する。
【００３１】図４は先に説明したＶＧＡＴＥとＨＧＡＴ
Ｅのタイミングの概念図である。
【００３２】ここでは、ＶＧＡＴＥが高レベルのとき、
固体撮像素子からデータが読みだされる。さらに、ＨＧ
ＡＴＥが低レベルのときはデータ読み出しは停止する。
そしてＨＧＡＴＥがＬＯＷからＨＩに立ち上がってから
次にＬＯＷになるまでの間で固体撮像素子の水平方向が
所定ライン分読みだされる。これを図５で説明すると図
４のＨＧＡＴＥのａからｂは図５のａからｂまでの読み
出しに相当する。ｃからｄも同様である。本発明である
ところのＤＲＡＭのリフレッシュ動作は、このＨＧＡＴ
ＥがＬＯＷのときに行うものである。
【００３３】続いて、このリフレッシュを行うタイミン
グ制御について図６を用いて説明する。
【００３４】図６は、図２で１１６のコントローラの内
部に含まれるものである。ただし、コントローラ１１６
の全体を説明するものではなく、本発明に直接関係のあ
るリフレッシュ動作のタイミング制御部分についてのみ
表したものである。また、１２６、１２７はそれぞれ上
述したＶＧＡＴＥとＨＧＡＴＥ信号である。１２８は、
図２のコマンドインタープリタ１１５の出力のうちの１
つで、固体撮像素子からＤＲＡＭへの書き込みを行うモ
ードを示す信号で、ここでは仮にＰＡＧＥ ＷＲ ＭＯ
ＤＥ（ページ ライト モード）と呼ぶ。
【００３５】また、２００、２０１はＮＡＮＤゲート、
２０２、２０３、２０４、２０５はＩＮＶＥＲＴＥＲゲ
ート、２０６はＮＯＲゲート、２０７はＲＡＳ２０９、
ＣＡＳ２１０、／Ｗ２１１などのＤＲＡＭへの各種信号
を発生させるＤＲＡＭ信号発生器、２０８はＰＡＧＥ
ＷＲ ＭＯＤＥ時のリフレッシュ要求信号発生カウン
タ、２０９はＤＲＡＭへのロウ アドレス ストロー
ブ、２１０はＤＲＡＭへのキャス アドレス ストロー
ブ、２１１はＤＲＡＭへのライト ストローブ、２１２
は通常時のリフレッシュ要求信号、２１３はＰＡＧＥ
ＷＲ ＭＯＤＥ時のリフレッシュ要求信号、２１４はリ
フレッシュ実行信号である。
【００３６】次に、図６の回路の動作を説明する。
【００３７】まず、固体撮像素子からデータを読み出し
ていない時は、先に説明した様にＶＧＡＴＥ，ＨＧＡＴ
Ｅ共にＬＯＷレベルである。この時は、図２のリフレッ
シュカウンタ１１４により定期的にリフレシュ要求がＨ
ｉになる。したがってＮＡＮＤゲート２００も定期的に
Ｌｏｗを出力しさらにＮＯＲゲート２０６を通じてＤＲ
ＡＭ信号発生器２０７にリフレッシュ実行信号が定期的
に入力される。これによりＤＲＡＭ信号発生器２０７は
リフレッシュ信号を発生させる。
【００３８】ここでのリフレッシュ動作は例えばＣＡＳ
ＢＥＦＯＲＥ ＲＡＳ方式でよい。
【００３９】また、ＤＲＡＭ信号発生器は、リフレッシ
ュ実行信号２１４を受けて１回のＣＡＳ ＢＥＦＯＲＥ
ＲＡＳ信号を出力するよう構成したシーケンサであ
る。
【００４０】次に、固体撮像素子からデータを読み出し
ている時について説明する。先に説明した様に固体撮像
素子からデータを読み出している時はＶＧＡＴＥ，ＨＧ
ＡＴＥは図４のようになる。ＶＧＡＴＥがＨｉになるた
め前記の通常のリフレッシュ要求信号（ＳＲＦＲＥＱ２
１２）は、ＮＡＮＤゲート２００によりＲＦＲＥＱ信号
１２９が禁止されるため発生しなくなる。
【００４１】一方で、ＨＧＡＴＥがＬｏｗである期間
（図４でｂｃ間など）はゲート２０１がＬｏｗになる。
したがってＰＡＧＥ ＷＲ ＭＯＤＥ時のリフレッシュ
要求信号発生カウンタ２０８が、図４のＰＲＦＲＥＱの
様に所定回数分のリフレッシュ要求信号を発生させる。
（図４ではＨＧＡＴＥがＬｏｗの期間に２回）。こうし
て固体撮像素子からデータを読み出している時はＨＧＡ
ＴＥがＬｏｗの期間にリフレシュ動作が実行される。
【００４２】上記第１実施例ではリフレシュ回数ＨＧＡ
ＴＥがＬＯＷの期間に２回であったが、この回数はＤＲ
ＡＭの種類と固体撮像素子が何ライン分の素子を有し、
それをどれぐらいの時間で読みだすかによる。
【００４３】例えばＤＲＡＭの仕様でリフレッシュ周期
が４０９６ｃｙｃｌｅ／６４ミリ秒、つまり４０９６／
６４＝６４０００（ｃｙｃｌｅ／秒）。そしてリフレシ
ュ方式はＣＡＳ ＢＥＦＯＲ ＲＡＳリフレシュを行う
場合。また、固体撮像素子は１０２４Ｘ１０２４画素で
１行の読み出し時間が１００マイクロ秒とする。この場
合１行読み出し（１００マイクロ秒）当たりの最小ＣＹ
ＣＬＥ数は６．４ＣＹＣＬＥだから、少なくとも７ＣＹ
ＣＬＥ行えばよい。また当然のことながら水平読み出し
停止期間は、少なくともリフレッシュを７回行うのに十
分な時間に設定する。また、実施例では説明を省いたが
ＤＲＡＭへの書き込みは高速ページモードなどで行えば
良い。
【００４４】さらに他の種類のＤＲＡＭや固体撮像素子
にも対応できるように、リフレッシュサイクルは変えら
れる様にしておいてもよい。通常のリフレッシュのサイ
クルは、図２のカウンタ１１４のカウント周期を変えれ
ばよいから、リフレッシュサイクルレジスタ１０９に所
望のサイクルのデータを書き込めば良い。
【００４５】同様に固体撮像素子からの読み出し時は図
６のカウンタ２０８をＰＲＥＳＥＴＡＢＬＥにすればよ
い。そうすれば任意の回数のＰＲＦＲＥＱ（リフレッシ
ュ要求信号）を出力できるから、ＨＧＡＴＥがＬｏｗの
期間のリフレッシュ回数を可変できる。また、これまで
固体撮像素子から１ラインずつ読みだすことを前提に説
明してきたが、これは説明を簡単にするためで実際は数
ラインずつ読み出しても良い。この場合は、固体撮像素
子の出力が数本あっての前段に切り替えスイッチを設け
Ａ／Ｄを１本にしてもよい。あるいは、複数本のままメ
モリに書き込んでも良い。いずれの場合も本発明の主旨
に影響しない。
【００４６】次に、本発明に係る画像入力装置の第２の
実施例を説明する。
【００４７】本実施例は、上記第１実施例における図１
及び図２と同様の構成を成す。但し、ＤＲＡＭは図７に
示すような構成を仮定する。
【００４８】すなわち、１６ＭＢｉｔ Ｘ４構成のチッ
プが１０個で、アドレスバス、ＲＡＳ、ＣＡＳ、その他
不図示の／Ｗ，／ＯＥは共通に各チップに接続される。
【００４９】またデータは各チップ独立に接続され、４
０ビットのデータバスで一度に書き込まれる。
【００５０】次に、ＤＲＡＭに記憶するアドレスについ
て説明する。
【００５１】まず、予めＤＲＡＭ上の書き込みアドレス
を設定する。
【００５２】アドレス空間は図８に示すようにＲｏｗが
００Ｈから１０００Ｈ，ＣＡＳも００Ｈから４００Ｈの
１６Ｍ ＷＯＲＤ（ここでは１ＷＯＲＤ＝１０ＢＩＴと
している）とする。
【００５３】そして、１画面分の画像データを図８Ａに
示す領域に格納する。
【００５４】したがってにＲｏｗアドレスの開始は００
Ｈ、終了は２００Ｈ、 Ｃａｓアドレスの開始は００
Ｈ，終了も２００Ｈとする。
【００５５】これらのアドレスを上記図２のアドレスレ
ジスタ１０３及び１０４に設定しておく。ここで、さら
にもう１枚画像を取り込みたければ、アドレスの指定を
先の図８のＡに重ならない範囲、例えば図８でＢの範囲
を指定して、露光しＤＲＡＭへ転送すればよい。ここで
は、Ａに被写体像を、Ｂに暗電流分を記憶するものとす
る。
【００５６】固体撮像素子からのデータの読み出しにつ
いては上記第１実施例と同様である。ＤＲＡＭのリフレ
ッシュ動作も、上記第１実施例と同様に、ＨＧＡＴＥが
ＬＯＷのときに行うようにコントロールされる。
【００５７】次に、ＤＲＡＭに記憶する動作について説
明する。
【００５８】ここで固体撮像素子から読みだされるデー
タは、１画素を１０ｂｉｔで量子化するものとする。し
たがってＡ／Ｄも１０ビットでこれが２チャンネルある
とする。
【００５９】以下、図９を用いて説明する。
【００６０】固体撮像素子からは３０２のＣＬＫ２と同
じ転送速度で（但し位相はＣＬＫ２とは同じでなくても
よい）１チャンネル当たり１画素づつデータが出力され
ている。図９では、３００は２チャンネルのうちの一方
のＡ／Ｄ出力で、３０１はもう一方のＡ／Ｄ出力であ
る。
【００６１】これらはＡ／Ｄレジスタ１２３にＣＬＫ２
（３０２）のクロックタイミングに同期して順にラッチ
され、まずＤＡＴＡ００（３０４）とＤＡＴＡ０１（３
０５）、次にＤＡＴＡ１０と１１、以下ＤＡＴＡ２０、
２１．．．．．．．．と続く。
【００６２】Ａ／Ｄレジスタ１２３のデータ３０４は、
さらに３０３のＣＬＫ１をクロックとしてＲＡＭバッフ
ァ１１７に３０９のｂに示したタイミングでラッチされ
る。その出力は、３０６に示す。一方Ａ／Ｄレジスタ１
２３のデータ３０５は、同じく３０４のＣＬＫ１をクロ
ックとしてＲＡＭバッファ１１７に３０９のｄに示した
タイミングでラッチされる。この出力は、３０７に示
す。ここでＲＡＭバッファは、４０ＢＩＴ分のデータを
ラッチできるものとする。
【００６３】したがって、ＲＡＭバッフア１１７では、
４画素分のデータ（４０ビット）が記憶されている。こ
れを３０９のｅのタイミングで出力バッファ１２０へ転
送され、ＤＲＡＭに書き込まれる。このとき図２のコン
トローラ１１６の制御により、アドレスカウンタ１０７
の内容が更新され、ＤＲＡＭへの書き込みアドレスも更
新されていく。そして、アドレスカウンタ１０７の値が
アドレス終点レジスタの内容に一致すると、比較器１０
８から一致信号がコントローラ１１６に伝えられ、これ
により、ＤＲＡＭへの書き込みモードが終了する。
【００６４】ここで、さらにもう１枚画像を取り込みた
ければ、アドレスの指定を先の図８のＡに重ならない範
囲、例えばＢの範囲を指定して、露光しＤＲＡＭへ転送
すればよい。
【００６５】そして、このようにしてＤＲＡＭに記憶さ
れたデータをハードディスクなどの記憶媒体に転送する
場合について、説明する。（但し、この部分は、本発明
とは、直接関係はないので簡単に詳しい説明は省く。） この場合は、ＤＲＡＭからの読み出しであるから、アド
レスの指定は、レジスタ１０１に読み出し始点先頭アド
レス、レジスタ１０２に読み出し終点アドレスを指定す
る。
【００６６】ここでは、先に記憶したＡの領域のみを指
定して画像１枚分だけ転送してもよいし、Ｂの領域を含
めて１度に２枚分を転送することもできる。Ａ，Ｂ両方
のデータを転送する場合は、レジスタ１０１にＲｏｗ
００ｈ、Ｃａｓ ００ｈ，レジスタ１０２にＲｏｗ４０
０ｈ、Ｃａｓ ２００ｈを設定する。そして、コマンド
レジスタ１１０にハードディスクへの転送モードを設定
すればよい。
【００６７】ハードディスクは一般に１６ビットのデー
タバスであるので（ＡＴーＢＵＳインターフェース）Ｄ
ＲＡＭから読み出したデータは、ビット幅変換部１２１
でデータ幅の変換をおこなう。そのために、ビット幅変
換器１２１では、ＤＲＡＭから４０ビットずつ２回読み
込まれたＲＡＭ バッファのデータを貯えて８０ビット
とし、これを１６ビットづつ５回にわけて、ＨＤＤ Ｉ
／Ｆ１２２へ出力する。この時も、アドレスカウンタ１
０５は更新され続ける。
【００６８】これらの動作をくり返し、アドレスカウン
タ１０５の内容がレジスタ１０２に一致したところで、
コンパレータ１０６からの信号がコントローラ１１６へ
伝わり、ハードディスクへの書き込みモードは終了す
る。
【００６９】では、本実施例の動作について図１０及び
図１１のフローチャートを用いて説明する。
【００７０】Ｓ１で撮影トリガーの有無を図１のスイッ
チ１１により調べる。
【００７１】押されていれば（ＯＮであれば）、Ｓ２で
メモリに１画面分の撮影に十分な空き容量があるか調べ
る。
【００７２】空きがあれば、Ｓ３で、１画面分のデータ
のアドレス領域を設定する。（例えば図８のＡの部
分）。そして、Ｓ４で、撮影動作（シャッタや絞りを制
御して固体撮像素子に電荷を蓄積させる）を行い、Ｓ５
にて、撮像素子のデータをメモリに転送する。Ｓ６で
は、被写体像を記録したことを一時的に覚えておくため
に、”撮影済みフラグ”をセットする。
【００７３】そして、Ｓ１へ戻り、撮影トリガーがなけ
れば、Ｓ７で撮影済みフラグを調べ、セットされていれ
ば、Ｓ８からＳ１２の暗電流記録と減算処理を行う。ま
ずＳ８では、Ｓ６でセットした撮影済みフラグをクリア
する。Ｓ９では、先の撮影データと重ならない領域（例
えば図８Ｂの部分）に新たにアドレスを設定し、Ｓ１０
では、シャッタを閉じたまま固体撮像素子に電荷を蓄積
し、Ｓ１１で、蓄積したデータをメモリに転送する。Ｓ
１２で被写体像データから暗電流データを減算し、その
結果を再び、メモリに記憶させる．この部分について
は、あとでさらに詳しく説明する。
【００７４】Ｓ１３では、メモリに未転送データが残っ
ているか調べ、残っていれば、Ｓ１４で所定の容量のデ
ータ分のアドレスを設定する（図８のＡの部分の途中ま
で、例えばＲＡＳ１００ｈ、Ｃａｓ２００ｈまでに設定
する。）。Ｓ８では、所定量のデータをメモリから、ハ
ードディスクへ転送しＳ１に戻り、次に撮影トリガーが
ＯＦＦであれば、Ｓ７へ進む。
【００７５】Ｓ７では、フラグは先のＳ８でクリアされ
ているので、Ｓ１３へ進み、Ｓ１３では、まだ全てのデ
ータを送り終えていないので、Ｓ１４にて、先に転送し
た部分の続き（ＲＡＳ１０１ｈ、ＣＡＳ００ｈ）からア
ドレスを設定する。Ｓ１５ででハードディスクに転送
し、Ｓ１に戻る。その後、Ｓ１、Ｓ７、Ｓ１３、Ｓ１
４、Ｓ１５の順でデータを全て転送し終えると、１枚分
の記録が終了する。
【００７６】その他、各判断部（Ｓ１、Ｓ２、Ｓ７、Ｓ
１３）で、前述と異なる方に判断が進んだ場合について
のフローチャートの説明は、繁雑になるのでここでは省
く．以上のように、図１０及び図１１のフローチャート
のようなシーケンスを制御部９で行えば、被写体像を撮
影し、メモリに記憶し、その後、暗電流分を減算し、そ
の結果をハードディスクに転送すると言う動作が実現で
きることになる。
【００７７】ではここで、図１１のＳ１２の処理につい
て、詳しく説明する．図１２は、図３のレジスタ１１７
と演算部１１８、さらにその周辺部の詳細なブロック図
である。破線で囲んだ１１７は、図３のレジスタ１１７
に相当し、同じく破線で囲んだ１１８は演算部１１８に
相当する。その他１１３、１１９、１２０、１２３も図
２の同一の番号に相当する。５１５はバファ、５１４は
バファ５１５に対する入力データセレタタで、Ａ／Ｄレ
ジスタ出力１２３、ＲＡＭからの入力バッファ１１９の
出力、ＲＡＭバス１２４のデータの何れかを選択して、
バッファ５１５に出力する。５１６はバッファ５１５か
らの出力データセレタタで、バッファ１１５の出力デー
タを、ＲＡＭへの出力バッファ１２０、またはＲＡＭバ
ス１２４のいずれかに出力する。５１７は、データセレ
タタ５１４の入力を選択するための選択信号で図２のコ
ントロール部１１６により制御される。
【００７８】５１８は、データセレタタ５１６の出力を
選択するための選択信号で同様にコントロール部１１６
に制御される。５００は加算器で、定数レジスタ１１３
のデータとＲＡＭバス１２４のデータを加算して、デー
タバス５０１に出力する。５１０は、ＲＡＭバス１２４
の内容を保持するラッチ、５０６は、ラッチ５１０の出
力バス、５０２は、減算器で、加算結果５０１とラッチ
５１０の差を演算し、バス５０３に出力する。５０４
は、加算及び減算の結果が負であった時、Ｈｉレベルと
なるマイナスフラグ信号、５０５は、加算及び減算の結
果がＯＶＥＲ ＦＬＯＷであった時、Ｈｉレベルとなる
ＯＶＥＲ ＦＬＯＷフラグ信号、５０７は、所定値を保
持しておくためのレジスタ、５１１は、比較演算器で、
ＲＡＭバス１２４のデータとレジスタ５０７に保持され
たデータを比較して、所定値以上であれば、ＢＲＩＧＨ
Ｔ信号５０８をＨｉレベルにする。
【００７９】５０９は、ＯＲゲート、５１２は、ＯＲゲ
ート出力、５１３は、加減算結果を保持するラッチで、
ＯＲゲート出力がＨｉのとき、ラッチの内容が所定値
（例えば３ＦＦ［ＨＥＸ］）にセットされる。また、マ
イナスフラグ５０４がＨｉのときは、ラッチの内容は零
にクリアされる。
【００８０】次に、図１３は、演算処理の動作を示すフ
ローチャートで以下の動作を、主に図２の制御部１１６
が行う。
【００８１】まず、Ｓ２１で原画データと暗電流データ
の格納してあるメモリアドレスの領域を設定する。ここ
で、Ｘ＿ＡＤＤＲＥＳＳ、Ｘ＿ＥＮＤには、暗電流デー
タの格納アドレス、すなわち図８のＢ領域の始点アドレ
ス、終点アドレスをそれぞれ設定する。これを図２で説
明するとアドレスレジスタ１０１（ＸＳ）に始点アドレ
ス、アドレスレジスタ１０２（ＸＥ）に終点アドレスを
設定することになる。
【００８２】同様にＹ＿ＡＤＤＲＥＳＳ、Ｙ＿ＥＮＤに
は、原画データの格納アドレス、すなわち図８のＡ領域
の始点アドレス、終点アドレスをそれぞれ設定する。こ
れを図２で説明するとアドレスレジスタ１０３（ＹＳ）
に始点アドレス、アドレスレジスタ１０４（ＹＥ）に終
点アドレスを設定することになる。
【００８３】Ｓ２２では、暗電流データをＸ＿ＡＤＤＲ
ＥＳＳから読み出して（ＤＫ＿ＤＴ）、図１２の５１０
のラッチに保持しこれをＸ＿ＤＴとする。この時、図２
の制御部１１６が図１２の選択信号５１７、５１８を制
御し、セレタタ５１４では入力バッファ１１９を選択
し、セレタタ５１６では出力にＲＡＭバス１２４が選択
される。
【００８４】Ｓ２３では、原画データをＹ＿ＡＤＤＲＥ
ＳＳから読み出して（Ｉ＿ＤＴ）、ＲＡＭバス１２４に
出力され、Ｓ２４では、加算器５００により、ＲＡＭバ
ス１２４上の原画データ（Ｙ＿ＤＴ）とレジスタ１１３
に保持された定数が加算されバス５０１に出力される。
そして、減算器５０２が、バス５０１のデータから、ラ
ッチ５１０の暗電流データ（ＤＫ＿ＤＴ）を減算して、
バス５０３に出力する。この演算結果はラッチ５１３に
保持される。この時、演算結果が零以下であれば、マイ
ナスフラグ５０４がＨｉになり、ラッチ５１３は零にク
リアされる。
【００８５】あるいは、演算結果、ＯＶＥＲ ＦＬＯＷ
が発生し、ＯＶＥＲ ＦＬＯＷフラグ５０５がＨｉにな
るか、原画データが所定値以上でＢＲＩＧＨＴ信号５０
８がＨｉになれば、ＯＲゲート５０９出力５１２がＨｉ
になりラッチ５１３は所定値（３ＦＦ）にセットされ
る。
【００８６】次に、Ｓ２５では、図２の制御部１１６が
図１２の選択信号５１７、５１８を制御し、セレタタ５
１４ではＲＡＭバス１２４を選択し、セレタタ５１６で
は出力バッファ１２０が選択される。そしてラッチ５１
３のデータをメモリ上のＹ＿ＡＤＤＲＥＳＳに書き戻
す。即ち、メモリ上のＹ＿ＡＤＤＲＥＳＳの原画データ
は、暗電流分を減算したデータで書き替わったことにな
る。
【００８７】Ｓ２６では、メモリ上の次のアドレスのデ
ータを演算するために、原画データアドレス（Ｙ＿ＡＤ
ＤＲＥＳＳ）と暗電流アドレス（Ｘ＿ＡＤＤＲＥＳＳ）
の値を増加（ＩＮＣＲＥＭＥＮＴ）させる。そして、Ｓ
２７では、増加させたアドレスの値が、図８のＡ領域の
終点（Ａ＿ＥＮＤ）に等しくなければ、Ｓ２２に戻り、
更新されたアドレスのデータに対して同様の演算処理を
行う。Ｓ２７でＸ＿ＡＤＤＲＥＳがＡ＿ＥＮＤに等しく
なれば、１画面分の全ての画素に対する演算が終了した
ことになる。
【００８８】以上説明した動作を、図１４の暗電流画に
ノイズが入った場合にあてはめて考えると以下のように
なる。原画データ（ａ）に所定定数をまず加算するか
ら、（ａ）の原画は、（ｅ）のようオフセットされる。
これから（ｂ）のようなノイズを引くと（ｆ）になる。
したがってこれをＬＯＷパスフィルタを通した後は、ノ
イズ分が相殺されて、（ｇ）のように元の原画データ分
だけが残ることなる。前記例では、原画データの記憶し
てあったメモリ領域に、暗電流データを減算した後のデ
ータを書き戻したが、これは、別の領域に書き込むよう
にしてもよい。その場合は、図２の１０１から１０４各
アドレスレジスタＸＳ，ＸＥ，ＹＳ，ＹＥのに加えて、
ＺＳ，ＺＥのアドレスレジスタを設ければよい。そし
て、このＺＳ、ＺＥに減算後のデータを記憶するアドレ
ス領域の始点、終点アドレスを設定すれば良い。これに
伴い、図１３の動作でアドレスの指定、更新ももう一組
分追加すれば良い。
【００８９】前記例では、固体撮像素子の画素データを
１０ビットで量子化すろものとして構成したが、これは
何ビットでも良くそのシステムに最適なビット数にして
よい。その場合は、各部のデータバス幅を変えれば良
く、本発明の主旨は、前記実施例と同様にして実現でき
る。また、暗電流は、被写体像を撮影する前にメモリに
記憶させておいても良い。さらに、連写モードなどで、
連続して撮影する場合には、連写終了後に、暗電流を記
憶してもよい。いずれにしてもシステム上最適なタイミ
ングで暗電流を記憶すればよい。
【００９０】続いて、本発明の第３実施例を説明する。
【００９１】本実施例は、図１、図２及び図３に示す上
記実施例と同様の構成を成し、本実施例の特徴とする部
分は、図１５に示すフローチャートにある。
【００９２】すなわち、一度に数枚分のデータをハード
ディスクに転送すると、転送が終了するまで新しく固体
撮像素子からデータを取り込めなくなる。そこで、ハー
ドディスクへの転送は、所定量のデータづつ行えばよ
い。その例として、１枚撮影後、すぐに２枚目を撮影す
る場合について、図１５で説明する。
【００９３】Ｓ３１で撮影トリガーの有無を図１のスイ
ッチ１１により調べ、押されていれば（ＯＮであれ
ば）、Ｓ３２でメモリに１画面分の撮影に十分な空き容
量があるか調べる。空きがあれば、Ｓ３３で、１画面分
のデータのアドレス領域を設定する（例えば図８のＡの
部分）。そして、Ｓ３４で、撮影動作（シャッタや絞り
を制御して固体撮像素子に電荷を蓄積させる）を行い、
Ｓ３５にて、撮像素子のデータをメモリに転送する。そ
の後、再びＳ３１に戻り、撮影トリガーＯＮで、メモリ
に空きがあれば、撮影動作（Ｓ３３）を行い、Ｓ３４で
は先の撮影データと重ならない領域（例えば図８Ｂの部
分）に新たにアドレスを設定し、Ｓ３５で撮影されたデ
ータを記憶する。ここでメモリが一杯になるとＳ３２か
らＳ３６へ移る。あるいは、撮影トリガーがＯＦＦにな
れば、Ｓ３１からＳ３６へ移る。
【００９４】Ｓ３６では、メモリに未転送データが残っ
ているか調べ、残っていれば、Ｓ３７で所定の容量のデ
ータ分のアドレスを設定する（図８のＡの部分の途中ま
で、例えばＲＡＳ１００ｈ、Ｃａｓ２００ｈまでに設定
する。）。Ｓ３８では、所定量のデータをメモリから、
ハードディスクへ転送する。そして、再びＳ３１に戻
り、撮影トリガーＯＮで、メモリに空きがあれば、撮影
動作（Ｓ３３）、Ｓ３４で新たにアドレスを設定し、Ｓ
３５で撮影されたデータを記憶する。
【００９５】つぎにＳ３６では、撮影したデータが残っ
ているので、Ｓ３７へ進む。
【００９６】Ｓ３７では、先に転送した部分の続き（Ｒ
ＡＳ１０１ｈ、ＣＡＳ００ｈ）からアドレスを設定し、
Ｓ３８でハードディスクに転送し、Ｓ３１もどる。
【００９７】Ｓ３１で撮影トリガーがＯＦＦであれば、
Ｓ３６へジャンプする。以下トリガーがＯＮにならなけ
れば、Ｓ３１、Ｓ３６、Ｓ３７、Ｓ３８をくり返し、す
べてのデータを転送し終えるとシーケンスは終了する。
【００９８】またＳ３２で、メモリに空きが無くなれ
ば、撮影はせずにＳ３６へ、ジャンプするので、十分な
空き容量になるまで、ハードディスクへ転送されること
になる。
【００９９】以上の様に転送するごとに撮影トリガーの
有無を調べ、メモリの空きがある限り、メモリに転送し
ていけば良い。そして，最終的にＳ３６で全てのデータ
の転送が終了して，本実施例の動作は終了する。
【０１００】本実施例では、Ａ／Ｄを２チャンネルとし
て説明したが、これは１チャンネルでも、２チャンネル
以上でもよい。また、メモリの構成もＸ４のものでなく
てもよい。すなわち、Ａ／Ｄからのデータのビット数や
メモリへのビット数は、システムに応じて決めればよ
い。また、メモリもＤＲＡＭによらず、コストと回路規
模が問題にならないシステムであればＳＲＡＭなど他の
メモリにも適用できる。さらにＨＤＴＶのような大量の
データを扱うシステムはもちろん通常のＮＴＳＣ、ＰＡ
ＬなどのＴＶ方式などにも適用できる。記憶媒体はハー
ドディスクでも、各種メモリカード（ＤＲＡＭ，ＳＲＡ
Ｍ，ＥＥＰＲＯＭ、ＦＲＡＳＨ）でも良い。さらに記憶
媒体は、本体に固定されていても、着脱可能でも良い。
【０１０１】
【発明の効果】以上に説明したように、第１発明によれ
ば、固体撮像素子から丁度数ライン読み出したところで
ＤＲＡＭのリフレッシュを行うようしたので、画像の途
中で固体撮像素子の読み出しが停止しないので、固体撮
像素子の蓄積時間差によるむらが目立たない良好な画像
が得られる。
【０１０２】第２の発明によれば、原画像に所定値を加
えてから、暗電流分を引くので、暗電流画像にノイズが
入った場合にもノイズ分が相殺されて、原画像に悪影響
を与えずに暗電流を減算できる。また、原画像のある画
素が飽和している場合には、メモリ上の対応するアドレ
スに所定値を書き込むので、記録した画像を再生する際
に、どの画素が、飽和していたのかが容易に識別可能で
ある。したがって、高輝度部の色抑圧などの再生処理
が、簡単に実現できる。さらに、システム上、暗電流デ
ータは被写体撮影の前後のいずれでもよく、シーケンス
の設計上、少ない制限で実現可能であり、被写体像デー
タは、暗電流を減算後、メモリの同じアドレス領域に書
き戻されるので、新たなメモリ領域を設ける必要が無
く、メモリ容量を有効に活用できる。
【０１０３】ＤＲＡＭ等のメモリからハードディスクな
どの記憶媒体へのデータ転送のために、撮影が中断して
シャッタチャンスを逃すといった不具合を少なくするこ
とができる。
【図面の簡単な説明】
【図１】本発明の第１実施例の電子カメラのブロック図
である。
【図２】図１中のメモリコントローラのブロック図であ
る。
【図３】図２の続きの図である。
【図４】固体撮像素子データの読み出しを説明した図で
ある。
【図５】固体撮像素子データの読み出しを説明した他の
図である。
【図６】リフレッシュタイミング制御に関する回路図で
ある。
【図７】本発明の第２実施例の電子カメラのＤＲＡＭの
構成図である。
【図８】第２実施例におけるＤＲＡＭのアドレス空間を
示す図である。
【図９】ＤＲＡＭに記憶する動作をタイミングを示す図
である。
【図１０】本発明の第２実施例の動作を説明するフロー
チャートである。
【図１１】図１０の続きの図である。
【図１２】図３のレジスタ１１７と演算部１１８、さら
にその周辺部の詳細なブロック図である。
【図１３】第２実施例の演算処理の動作を示すフローチ
ャートである。
【図１４】第２実施例の効果を示す図である。
【図１５】本発明の第３実施例の動作を説明するフロー
チャートである。
【符号の説明】
１ 撮像レンズ， ２ 光量制御部材， ３ 固体撮像素子， ４ サンプルホールド回路 ５ Ａ／Ｄ変換回路 ６ メモリコントローラ ７ ＲＡＭ、 ８ タイミング信号発生器 ９ マイクロコントローラ、 １０ 記憶媒体， １１ 記録トリガースイッチ、 １２５ システムバス １０１、１０２、１０３、１０４ ＤＲＡＭアドレスレ
ジスタ １０５、１０７ カウンタ １０６、１０８ 比較器 １０９ フレッシュサイクル設定用のレジスタ １１０ レジスタ １１１ ＷＲＩＴＥデータレジスタ １１２ ＲＥＡＤデータレジスタ １１３ 定数レジスタ １１４ カウンタ １１５ コマンドインタープリタ １１６ 制御部 １１７ レジスタ １１８ 演算部 １１９ バッファ １２０ バッファ １２１ データ幅変換器 １２２ ハードディスクインターフェース １２３ ＡＤデータレジスタ １２４ データバス １２６、１２７ トリガー信号 １２８ コマンドインタープリタ１１５の出力ライン群 １２９ リフレッシュ要求信号 １３０ アドレスバッファ

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 光学的画像を入力して電気的信号に変換
    する固体撮像素子と、リフレッシュ動作をメモリチップ
    の外部からコントロールさせる必要のある汎用ＤＲＡＭ
    を少なくとも１チップ以上で構成した画像メモリと、前
    記固体撮像素子からの読み出しタイミンダを発生させる
    タイミング信号発生装置と、前記固体撮像素子からの水
    平方向の読み出しを、前記タイミンダ信号発生装置から
    の水平方向の読み出しタイミンダ信号に同期して行い前
    記ＤＲＡＭに転送記憶させる転送記憶制御手段と、前記
    固体撮像素子から読み出さないときに、所定時間間隔で
    前記ＤＲＡＭのリフレッシュを行う第１のリフレッシュ
    信号発生手段と、前記ＤＲＡＭのリフレッシュ動作を前
    記水平方向の読み出し信号の休止期間に所定回数行うた
    めの第２のリフレッシュ信号発生手段とを有する画像入
    力装置において、 前記固体撮像素子からの読み出し中には、その水平方向
    の読み出しに同期して前記第２のリフレッシュ信号発生
    手段を有効とし、該固体撮像素子からの読み出し中以外
    には、前記第１のリフレッシュ信号発生手段を有効とす
    ることを特徴とする画像入力装置。
  2. 【請求項２】 光学的画像を入力して電気的信号に変換
    する固体撮像素子と、前記固体撮像素子からの出力デー
    タをＡ／Ｄ変換して、その出力を記憶する記憶媒体と、
    前記固体撮像素子上の第１の像のＡ／Ｄ変換出力値を前
    記記憶媒体の第１の記憶領域に記憶する手段と、前記固
    体撮像素子上の第２の像のＡ／Ｄ変換出力値を前記記憶
    媒体の第２の記憶領域に記憶する手段と、前記記憶媒体
    の前記第１の記憶領域の内容に第１の所定値を加算し、
    その加算結果から前記第２の記憶領域の内容を減算する
    減算手段と、該減算手段の出力を前記記憶媒体の前記第
    １の記憶領域に記憶する演算記憶手段とを備え、 前記第１の像を蓄積した固体撮像素子の任意の画素のＡ
    ／Ｄ変換出力値が第１の所定範囲である場合または前記
    減算手段の出力が第２の所定範囲である場合には、前記
    減算手段の出力を第２の所定値に置換し、前記減算手段
    の出力が第３の所定範囲にある場合には、前記減算手段
    の出力を第３の所定値に置換することを特徴とする画像
    入力装置。
  3. 【請求項３】 光学的画像を入力して電気的信号に変換
    する固体撮像素子と 、前記固体撮像素子からの出力デー
    タを蓄積するメモリと、前記メモリのデータの内容を記
    憶する記憶媒体と、前記メモリ上の任意の領域に連続的
    にアタセスする手段と、前記メモリ上の任意の領域のデ
    ータで且つ前記固体撮像素子の１画面分よりも少ない容
    量のデータを前記記憶媒体にブロック転送するブロック
    転送手段とを備え、前記ブロック転送手段による１つの
    ブロック転送と次のブロック転送の合間に、前記固体撮
    像素子から前記メモリへのデータ転送を行うことを特徴
    とする画像入力装置。
JP4361631A 1992-12-28 1992-12-28 画像入力装置 Expired - Fee Related JP2817107B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP4361631A JP2817107B2 (ja) 1992-12-28 1992-12-28 画像入力装置
EP93310412A EP0605185B1 (en) 1992-12-28 1993-12-22 Image processing apparatus
DE69326744T DE69326744T2 (de) 1992-12-28 1993-12-22 Bildverarbeitungsgerät
US08/172,375 US5459508A (en) 1992-12-28 1993-12-22 Image processing apparatus
US08/461,976 US5805300A (en) 1992-12-28 1995-06-05 Image processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4361631A JP2817107B2 (ja) 1992-12-28 1992-12-28 画像入力装置

Publications (2)

Publication Number Publication Date
JPH06205301A JPH06205301A (ja) 1994-07-22
JP2817107B2 true JP2817107B2 (ja) 1998-10-27

Family

ID=18474351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4361631A Expired - Fee Related JP2817107B2 (ja) 1992-12-28 1992-12-28 画像入力装置

Country Status (4)

Country Link
US (2) US5459508A (ja)
EP (1) EP0605185B1 (ja)
JP (1) JP2817107B2 (ja)
DE (1) DE69326744T2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2817107B2 (ja) * 1992-12-28 1998-10-27 キヤノン株式会社 画像入力装置
JPH0851571A (ja) * 1994-08-03 1996-02-20 Olympus Optical Co Ltd 電子的撮像装置
US6111659A (en) * 1995-09-26 2000-08-29 Matsushita Electric Industrial Co., Ltd. Digital copier with image scanner apparatus and offline image data and control data interface
US6493025B1 (en) * 1995-10-05 2002-12-10 Sanyo Electronic Co., Ltd. Image sensing system equipped with interface between image sensing apparatus and computer machinery
TW395137B (en) * 1997-06-06 2000-06-21 Matsushita Electric Ind Co Ltd Image processing device
US6061092A (en) * 1997-12-05 2000-05-09 Intel Corporation Method and apparatus for dark frame cancellation for CMOS sensor-based tethered video peripherals
US7113208B1 (en) * 1998-02-24 2006-09-26 Canon Kabushiki Kaisha Image processing apparatus, image processing method and recording medium
JP3172491B2 (ja) * 1998-05-29 2001-06-04 三洋電機株式会社 ディジタルカメラ
JP4226730B2 (ja) * 1999-01-28 2009-02-18 株式会社東芝 物体領域情報生成方法及び物体領域情報生成装置並びに映像情報処理方法及び情報処理装置
US6750909B1 (en) 1999-03-26 2004-06-15 Texas Instruments Incorporated Image buffer between burst memory and data processor with multiple access modes set by the data processor
JP2000316121A (ja) * 1999-03-26 2000-11-14 Texas Instr Inc <Ti> 多重アクセスモード画像バッファ
JP2000358183A (ja) 1999-06-14 2000-12-26 Canon Inc 画像処理装置及びその方法
US20040032490A1 (en) * 2001-05-29 2004-02-19 Mineo Uchida Image sensing apparatus, image sensing method, program, and storage medium
JP4058259B2 (ja) * 2001-11-15 2008-03-05 キヤノン株式会社 記憶媒体アクセス装置及び記憶媒体アクセス制御方法
US7317481B2 (en) * 2002-02-20 2008-01-08 Canon Kabushiki Kaisha Image data correction processing based on sensitivity
KR100461010B1 (ko) * 2002-11-18 2004-12-09 삼성전자주식회사 고화질 ｃｃｄ카메라 및 그 제어방법
US7394493B2 (en) * 2002-11-18 2008-07-01 Samsung Electronics Co., Ltd. CCD camera utilizing an IRIS and method for controlling the same
US20040208492A1 (en) * 2003-01-06 2004-10-21 Samsung Electronic Co., Ltd. Video/audio data recording/reproducing apparatus
JP2004252948A (ja) 2003-01-31 2004-09-09 Ricoh Co Ltd 情報処理制御方法、画像処理制御方法、画像処理制御装置、画像形成装置、プログラム及び記録媒体
US20090129214A1 (en) * 2005-07-11 2009-05-21 Yasuyuki Tomida Memory control device
JP2007036425A (ja) * 2005-07-25 2007-02-08 Pentax Corp アナログ機器駆動システムおよび撮像装置
JP4640831B2 (ja) * 2006-03-30 2011-03-02 シャープ株式会社 データ処理装置、固体撮像装置、及び電子機器
US7932547B2 (en) * 2006-07-27 2011-04-26 Hynix Semiconductor Inc. Nonvolatile ferroelectric memory device using silicon substrate, method for manufacturing the same, and refresh method thereof
US20110254932A1 (en) * 2010-04-19 2011-10-20 Zoran Corporation 3d display using partial screen illumination and synchronized shutter glass
DE102011016360B4 (de) * 2011-04-07 2019-10-02 Infineon Technologies Ag Fahrzeugbeleuchtungsanordnung, Leuchtmitteltreiberschaltung und Verfahren zur Bereitstellung von Informationen zur Bestimmung eines Beleuchtungszustandes

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4366504A (en) * 1977-10-07 1982-12-28 Sharp Kabushiki Kaisha Thin-film EL image display panel
US4608603A (en) * 1983-07-18 1986-08-26 Harris Corporation Microprocessor driven video generator
US4800431A (en) * 1984-03-19 1989-01-24 Schlumberger Systems And Services, Inc. Video stream processing frame buffer controller
JPS61148547A (ja) * 1984-12-24 1986-07-07 Canon Inc メモリ制御装置
JPH07114074B2 (ja) * 1985-12-18 1995-12-06 株式会社日立製作所 半導体記憶装置
US5253048A (en) * 1986-01-14 1993-10-12 Canon Kabushiki Kaisha Color image processing apparatus
US4823120A (en) * 1986-09-12 1989-04-18 Apple Computer, Inc. Enhanced video graphics controller
JP2644224B2 (ja) * 1987-03-27 1997-08-25 株式会社日立製作所 画像形成データ制御装置
US4884234A (en) * 1987-06-29 1989-11-28 Ncr Corporation Dynamic RAM refresh circuit with DMA access
JPH01124195A (ja) * 1987-11-09 1989-05-17 Sharp Corp セルフリフレッシュ方式
US4914694A (en) * 1988-04-11 1990-04-03 Eidak Corporation Modifying a television signal to inhibit recording/reproduction
JPH0213072A (ja) * 1988-06-29 1990-01-17 Canon Inc 電子スチルカメラ
JPH02116081A (ja) * 1988-10-26 1990-04-27 Matsushita Electric Ind Co Ltd 半導体記憶装置およびそれを用いる電子スチルカメラならびに録音装置
JPH02122773A (ja) * 1988-10-31 1990-05-10 Canon Inc 電子カメラ
US4949190A (en) * 1988-11-25 1990-08-14 Eastman Kodak Company Collation of buffered multi-page documents
JPH04141886A (ja) * 1990-10-01 1992-05-15 Nec Corp マイクロコンピュータ
KR920005598A (ko) * 1990-08-29 1992-03-28 오가 노리오 디지탈 전자스틸카메라
JP3265429B2 (ja) * 1990-09-14 2002-03-11 キヤノン株式会社 カラーファクシミリ装置
US5396343A (en) * 1991-03-14 1995-03-07 Nec Electronics, Inc. Image compresssion systems with optimized data access
US5325331A (en) * 1991-04-04 1994-06-28 Micron Technology, Inc. Improved device for sensing information store in a dynamic memory
JPH0779416B2 (ja) * 1991-05-14 1995-08-23 富士ゼロックス株式会社 画像編集装置
US5303341A (en) * 1991-10-29 1994-04-12 Xerox Corporation Video processor for a printing apparatus
JPH05292265A (ja) * 1992-04-13 1993-11-05 Fuji Xerox Co Ltd 画像処理装置
JP2817107B2 (ja) * 1992-12-28 1998-10-27 キヤノン株式会社 画像入力装置
JPH06251166A (ja) * 1993-02-25 1994-09-09 Toshiba Corp 画像処理装置
JPH07182857A (ja) * 1993-12-24 1995-07-21 Toshiba Corp マイコンシステム

Also Published As

Publication number Publication date
EP0605185A3 (en) 1994-08-24
DE69326744T2 (de) 2000-04-13
US5459508A (en) 1995-10-17
EP0605185A2 (en) 1994-07-06
US5805300A (en) 1998-09-08
EP0605185B1 (en) 1999-10-13
JPH06205301A (ja) 1994-07-22
DE69326744D1 (de) 1999-11-18

Similar Documents

Publication Publication Date Title
JP2817107B2 (ja) 画像入力装置
US6952234B2 (en) Image pickup apparatus and method for broadening apparent dynamic range of video signal
US5525957A (en) Dual mode electronic camera having a large recording capacity
US8350927B2 (en) Image-data processing apparatus and image-data processing method
US5943094A (en) Image pickup device with noise data generation
JP2006191536A (ja) 撮像装置
US6181746B1 (en) Image data decoding method and apparatus using memory for storing decoded data
US5278663A (en) Method for compensating the vibration of an image and device therefor in a video camera
KR19980071824A (ko) 디지털 카메라
JP3118032B2 (ja) ビデオカメラ
JPH06319104A (ja) 画像信号入出力装置
JP3893441B2 (ja) 表示装置およびその制御方法
JP2006279144A (ja) 歪補正装置
JPH0795841B2 (ja) 画像記録装置
JPH0549000A (ja) 電子カメラ
JP4965971B2 (ja) メモリ制御装置、撮像装置およびメモリ制御方法
KR100461010B1 (ko) 고화질 ｃｃｄ카메라 및 그 제어방법
US6897895B1 (en) Digital camera
US6891569B1 (en) Wide angle image pickup apparatus
JPH1175106A (ja) 静止画カメラ
JP2006109224A (ja) 撮像装置
JP3312381B2 (ja) 撮像装置および撮像方法
JP4228867B2 (ja) 画像処理装置及びその制御方法
JPH053553A (ja) 撮像装置
JP3483899B2 (ja) 電子的撮像装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070821

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080821

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080821

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090821

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090821

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100821

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110821

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees