KR940001163A - 셀프-리프레쉬 기능을 테스트하는데 요구되는 시간을 단축하는데 적합한 다이나믹 랜덤 액세스 메모리 장치 - Google Patents

셀프-리프레쉬 기능을 테스트하는데 요구되는 시간을 단축하는데 적합한 다이나믹 랜덤 액세스 메모리 장치 Download PDF

Info

Publication number
KR940001163A
KR940001163A KR1019930009921A KR930009921A KR940001163A KR 940001163 A KR940001163 A KR 940001163A KR 1019930009921 A KR1019930009921 A KR 1019930009921A KR 930009921 A KR930009921 A KR 930009921A KR 940001163 A KR940001163 A KR 940001163A
Authority
KR
South Korea
Prior art keywords
refresh
signal
clock signal
generating
refresh address
Prior art date
Application number
KR1019930009921A
Other languages
English (en)
Other versions
KR960008279B1 (ko
Inventor
다니자끼 데쯔시
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR940001163A publication Critical patent/KR940001163A/ko
Application granted granted Critical
Publication of KR960008279B1 publication Critical patent/KR960008279B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

개선된 리프레쉬 제어회로(20)를 구비한 다이나믹 랜덤 액세스 메모리(DRAM)가 개지된다.
셀프 리프레쉬 제어회로(15)는, 통상의 셀프 리프레쉬 모드에 있어 리프레쉬 주기를 규정하는 클럭신호 Φ0를 발생하는 발진회로(13)와, 테스트 모드에 있어 리프레쉬 주기를 규정하는 클럭신호 Φt를 발생하는발진회로(16)를 구비한다. 전원전압 Vcc레벨보다도 높은 고전압이 RAS 입력단자(22)에 제공되었을때, 테스트 모드 검출회로 (19)가 고레벨의 신호 CTE를 출력하고, 트랜스미션 게이트(18)가 온된다.
셀프 리프레쉬 기능확인 테스트에 있어, 리프레쉬 카운터가 통상의 셀프 리프레쉬 모드에 있어서 보다 더욱 짧은 리프레쉬 주기를 가지는 리프레쉬 어드레스를 발생할 수 있으므로, 테스트를 하는데 요하는 시간이 단축된다.

Description

셀프-리프레쉬 기능을 테스트하는데 요구되는 시간을 단축하는데 적합한 다이나믹 랜덤 액세스 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예를 표시하는 리프레쉬 제어회로의 회로블록도,
제2도는 제1도에 표시된 회로의 동작을 설명하는 타이밍 차트,
제5도는 본 발명의 배경을 표시하는 DRAM의 블록도.

Claims (11)

  1. 셀프-리프레쉬 기능을 가지는 다이나믹 랜덤 액세스 메모리 장치이고, 행과 열로 배열된 복수의 메모리셀을 가지는 메모리 셀 어레이(1)와, 제공된 클럭신호에 응답하고 리프레쉬 어드레스 신호를 발생하는 리프레쉬 어드레스 발생수단(14)과, 리프레쉬 어드레스 신호에 응답하고, 상기 메모리셀 어레이내의 리프레쉬 되어야 할 메모리셀을 지정하는 지정수단(2)과, 통상의 셀프 리프레쉬 모드에 있어 리프레쉬 주기 규정하는 제1의 주파수를 가지는 제1의 클럭신호를 발생하는 제1의 클럭신호 발생수단(13)과, 상기 제1의 주파수 보다 높은 제2의 주파수를 가지는 제2의 클럭신호를 발생하는 제2의 클럭신호 발생수단(16)과, 그리고 외부에서 제공되는 테스트 모드 신호에 응답하고, 상기 제1및 제2클럭신호의 한쪽을 선택적으로 상기 리프레쉬 어드레스 발생수단에 공급하는 선택적 공급수단(17,18)을 포함하는 다이나믹 랜덤 액세스 메모리 장치.
  2. 제1항에 있어서, 외부에서 제공되는 테스트 모드 신호를 받는 수단(22)과, 그리고 테스트 모드 신호에 응답 하고, 테스트 모드의 지정을 검출하는 테스트 모드 검출수단(19)을 더욱 포함하고, 상기 테스트 모드 검출수단에 응답하고, 상기 선택적 공급수단은 상기 제2클럭신호를 상기 리프레쉬 어드레스 발생수단에 선택적으로 공급하는 다이나믹 랜덤 액세스 메모리 장치.
  3. 제1항에 있어서, 테스트 모드 신호를 받는 상기 수단은 상기 메모리 장치의 동작상태를 제어하는 상태제어신호를 받는 수단(22)을 포함하고, 상기 상태제어신호 수신수단은 테스트 모드가 지정될 때 전원전압을 초과하는 전압레벨을 가지는 외부에서 제공되는 고전압을 받고, 그리고 상기 테스트 모드 검출수단은 테스트 모드의 지점을 검출하는 외부에서 제공되는 고전압에 응답하고 상기 상태 제어 신호 수신수단에 접속되는 고전압 검출수단(19)을 포함하는 다이나믹 랜덤 액세스 메모리 장치.
  4. 제1항에 있어서, 상기 선택적 공급수단은 상기 제1클럭신호 발생수단의 출력노드에 접속되는 제1스위칭 수단(17)과, 상기 제2클럭신호 발생수단의 출력노드에 접속되는 제2스위칭 수단(18)을 포함하고. 상기 제1과 제2스위칭 수단은 외부에서 제공된 테스트 모드 신호에 응답하고 선택적으로 도전되게 하는 다이나믹 랜덤 액세스 메모리 장치.
  5. 제1항에 있어서, 리프레쉬 어드레스 발생수단은 제공된 클럭신호가 카운트하여 리프레쉬 어드레스 신호를 제공하는 리프레쉬 카운터 수단(14)을 포함하는 다이나믹 랜덤 액세스 메모리 장치.
  6. 제1항에 있어서, 상기 지정수단은 상기 메모리셀 어레이내의 메모리셀의 1행을 선택하기 위해 상기 리프레쉬 어드레스 발생수단에서 적용되는 리프레쉬 어드레스신호를 디코드 하는 행디코더 수단(2)을 포함하는 다이나믹 랜덤 액세스메모리 장치.
  7. 제3항에 있어서, 상기 상태제어신호는 상기메모리 장치의 동작상태를 제어하는 열어드레스 스트로브 신호(/CAS)와 행어드레스 스트로브 신호(/RAS)중 하나인 다이나믹 랜덤 액세스 메모리 장치.
  8. 제1항에 있어서, 상기 제2클럭신호 발생수단은 외부에서 제공된 테스트 모드 신호에 응답하고 제2클럭신호의 발생을 개시하는 다이나믹 랜덤 액세스 메모리 장치.
  9. 셀프 리프레쉬 기능을 가지는 다이나믹 랜덤 액세스 메모리 장치이고, 행과 열로 배열된 복수의 메모리셀을 가지는 메모리셀 어레이(1)와, 제공된 클럭신호에 응답하고 리프레쉬 어드레스 신호를 발생하는 리프레쉬 어드레스 발생수단(14)과, 리프레쉬 어드레스 신호에 응답하고, 상기 메모리셀 어레이내의 리프레쉬 되어야 할 메모리 셀을 지정하는 지정수단(2)과, 통상의 셀프 리프레쉬 모드에 있어 리프레쉬 주기 규정하는 제1의 주파수를 가지는 제1의 클럭신호를 발생하는 제1의 클럭신호 발생수단(13)과, 상기 제1의 주파수 보다도 높은 제2의 주파수를 가지는 외부에서 제공되는 제2의 클럭신호를 받는 수단(21)과, 외부에서 제공되는 테스트 모드 신호에 응답하고 상기 제1및 제2클럭신호 중 하나를 상기 리프레쉬 어드레스 발생수단에 선택적으로 공급하는 선택적 공급수단(17,18)을 포함하는 다이나믹 랜덤 액세스 메모리 장치.
  10. 셀프 리프레쉬 기능을 가지는 다이나믹 랜덤 액세스 메모리 장치이고, 행과 열로 배열된 복수의 메모리셀을 가지는 메모리셀 어레이(1)와, 제공된 클럭신호를 카운트하여 리프레쉬 어드레스 신호를 발생하는 리프레쉬 어드레스 발생수단(14)과, 리프레쉬 어드레스 신호를 디코드 하여 상기 메모리셀 어레이 내의 리프레쉬 되어야 할 메모리셀을 지정하는 어드레스 디코더 수단(2)과, 통상의 셀프 리프레쉬 모드에 있어 리프레쉬 주기 규정하는 제1의 주파수를 가지는 제1의 클럭신호를 상기 리프레쉬 카운터 수단에 발생하고 적용하는 제1클럭신호 발생수단(13)과, 그리고 외부에서 제공되는 테스트 모드 신호에 응답하고 상기 리프레쉬 카운터에 적용되는 클럭신호의 주파수를 더욱 높은 것으로 변경하는 주파수 변경수단(17,18,19)을 포함하는 다이나믹 랜덤 액세스 메모리 장치.
  11. 외부에서 제공되는 리프레쉬 동작과 셀프 리프레쉬 동작을 선택적으로 실행하는 다이나믹 랜덤 액세스 메모리장치이고,·행과 열로 배열된 복수의 메모리셀을 가지는 메모리셀 어레이(1)와, 외부에서 제공되는 리프레쉬 요구신호에 응답하고, 리프레쉬 어드레스 신호를 발생하는 제1의 리프레쉬 어드레스 발생수단(1)과, 상기 리프레쉬 어드레스 요구신호가 적용되지 않을때 리프레쉬 어드레스 신호를 자동적으로 발생하는 제2의 리프레쉬 어드레스 발생수단(15)과, 그리고 상기 제1과 제2리프레쉬 어드레스 발생수단에서 적용되는 리프레쉬 어드레스 신호에 응답하고, 상기 메모리셀 어레이내의 리프레쉬 되어야 할 메모리셀을 지정하는 지정수단(2)을 포함하고, 상기 제2리프레쉬 어드레스 발생수단은, 통상의 셀프 리프레쉬 모드에 있어 리프레쉬 주기를 규정하는 제1의 주파수를 가지는 제1의 클럭신호를 발생하는 제1클럭신호 발생수단(13)과, 상기 제1의 주파수보다 높은 제2의 주파수를 가지는 제2의 클럭신호를 발생하는 제2의 클럭신호 발생수단(16)과, 리프레쉬 어드레스 신호를 발생하기 위해 상기 제1과 제2클럭신호 발생수단에서 적용되는 제1과 제2의 클럭신호를 카운트 하는 리프레쉬 카운터 수단(14)과, 그리고 외부에서 제공되는 테스트 모드신호에 응답하고 상기 제1과 제2클럭신호 중 하나를 상기 리프레쉬 카운터 수단에 선택적으로 적용하는 선택적 공급수단(17,18)을 포함하는 다이나믹 랜덤 액세스 메모리 장치.
    ※ 참고사항：최초출원 내용에 의하여 공개하는 것임.
KR1019930009921A 1992-06-04 1993-06-02 셀프-리프레쉬 기능을 테스트하는데 요구되는 시간을 단축하는데 적합한 다이나믹 랜덤 액세스 메모리 장치 KR960008279B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-144044 1992-06-04
JP4144044A JP2856598B2 (ja) 1992-06-04 1992-06-04 ダイナミックランダムアクセスメモリ装置

Publications (2)

Publication Number Publication Date
KR940001163A true KR940001163A (ko) 1994-01-10
KR960008279B1 KR960008279B1 (ko) 1996-06-21

Family

ID=15353020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930009921A KR960008279B1 (ko) 1992-06-04 1993-06-02 셀프-리프레쉬 기능을 테스트하는데 요구되는 시간을 단축하는데 적합한 다이나믹 랜덤 액세스 메모리 장치

Country Status (5)

Country Link
US (1) US5349562A (ko)
JP (1) JP2856598B2 (ko)
KR (1) KR960008279B1 (ko)
DE (1) DE4317887A1 (ko)
IT (1) IT1272460B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712492B1 (ko) * 2001-06-28 2007-05-02 삼성전자주식회사 반도체 메모리 장치의 셀프 리프레쉬 회로 및 그 방법

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950010624B1 (ko) * 1993-07-14 1995-09-20 삼성전자주식회사 반도체 메모리장치의 셀프리프레시 주기조절회로
JP2606669B2 (ja) * 1994-09-22 1997-05-07 日本電気株式会社 半導体記憶装置
JPH08153400A (ja) * 1994-11-29 1996-06-11 Mitsubishi Electric Corp Ｄｒａｍ
JPH08227579A (ja) * 1995-02-22 1996-09-03 Mitsubishi Electric Corp 半導体記憶装置
JPH09161478A (ja) * 1995-12-12 1997-06-20 Mitsubishi Electric Corp 半導体記憶装置
JP4014669B2 (ja) * 1996-04-22 2007-11-28 株式会社ルネサステクノロジ 同期型半導体記憶装置
US6392948B1 (en) 1996-08-29 2002-05-21 Micron Technology, Inc. Semiconductor device with self refresh test mode
US5940851A (en) * 1996-11-27 1999-08-17 Monolithic Systems, Inc. Method and apparatus for DRAM refresh using master, slave and self-refresh modes
US6272588B1 (en) * 1997-05-30 2001-08-07 Motorola Inc. Method and apparatus for verifying and characterizing data retention time in a DRAM using built-in test circuitry
JPH1139862A (ja) * 1997-07-16 1999-02-12 Mitsubishi Electric Corp 半導体記憶装置
US6075744A (en) * 1997-10-10 2000-06-13 Rambus Inc. Dram core refresh with reduced spike current
US6122214A (en) * 1998-03-23 2000-09-19 Matsushita Electric Industrial Co., Ltd. Semiconductor memory
US6049505A (en) 1998-05-22 2000-04-11 Micron Technology, Inc. Method and apparatus for generating memory addresses for testing memory devices
KR20000026987A (ko) * 1998-10-22 2000-05-15 구자홍 절전모드 제어장치 및 방법
US6317852B1 (en) * 1998-10-23 2001-11-13 Vanguard International Semiconductor Corporation Method to test auto-refresh and self refresh circuitry
KR100381966B1 (ko) * 1998-12-28 2004-03-22 주식회사 하이닉스반도체 반도체메모리장치및그구동방법
US6208577B1 (en) 1999-04-16 2001-03-27 Micron Technology, Inc. Circuit and method for refreshing data stored in a memory cell
TW454289B (en) * 2000-03-09 2001-09-11 Taiwan Semiconductor Mfg Programmable memory refresh architecture
US6774734B2 (en) * 2002-11-27 2004-08-10 International Business Machines Corporation Ring oscillator circuit for EDRAM/DRAM performance monitoring
KR100576922B1 (ko) 2004-04-19 2006-05-03 주식회사 하이닉스반도체 고전압 발생 회로
KR100607352B1 (ko) * 2004-12-30 2006-07-31 주식회사 하이닉스반도체 리프레쉬 오실레이터 제어 회로
KR100670657B1 (ko) * 2005-06-30 2007-01-17 주식회사 하이닉스반도체 반도체 메모리 소자
US7746159B1 (en) * 2006-06-06 2010-06-29 Cypress Semiconductor Corporation Polarity conversion circuit
KR100878301B1 (ko) * 2007-05-10 2009-01-13 주식회사 하이닉스반도체 다중 테스트 모드를 지원하는 테스트 회로
US7890286B2 (en) * 2007-12-18 2011-02-15 Hynix Semiconductor Inc. Test circuit for performing multiple test modes

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6061992A (ja) * 1983-09-14 1985-04-09 Nec Corp 擬似スタティックメモリ
JPS62170094A (ja) * 1986-01-21 1987-07-27 Mitsubishi Electric Corp 半導体記憶回路
JPS6432489A (en) * 1987-07-27 1989-02-02 Matsushita Electronics Corp Memory device
US4933907A (en) * 1987-12-03 1990-06-12 Mitsubishi Denki Kabushiki Kaisha Dynamic random access memory device and operating method therefor
DE69128061T2 (de) * 1990-08-30 1998-03-26 Nec Corp Halbleiterspeicheranordnung
JPH05217366A (ja) * 1992-02-04 1993-08-27 Sharp Corp ダイナミック型半導体メモリ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712492B1 (ko) * 2001-06-28 2007-05-02 삼성전자주식회사 반도체 메모리 장치의 셀프 리프레쉬 회로 및 그 방법

Also Published As

Publication number Publication date
ITMI931088A0 (it) 1993-05-26
JP2856598B2 (ja) 1999-02-10
KR960008279B1 (ko) 1996-06-21
US5349562A (en) 1994-09-20
ITMI931088A1 (it) 1994-11-26
DE4317887A1 (de) 1993-12-09
IT1272460B (it) 1997-06-23
JPH05342862A (ja) 1993-12-24

Similar Documents

Publication Publication Date Title
KR940001163A (ko) 셀프-리프레쉬 기능을 테스트하는데 요구되는 시간을 단축하는데 적합한 다이나믹 랜덤 액세스 메모리 장치
KR950012454A (ko) 다수의 내부 전원을 갖는 동적 메모리장치
KR960038982A (ko) 반도체 메모리장치
KR930024023A (ko) 반도체 기억 장치
KR20040006343A (ko) 의사 스태틱 랜덤 억세스 메모리 장치의 리플레쉬제어회로 및 그 제어방법
KR930020439A (ko) 전원공급후 동작 가능한 자기초기 설정회로의 반도체기억장치
DE69317964D1 (de) Dynamischer RAM mit Spannungsstressanlegeschaltung
KR950007089A (ko) 진폭이 작은 고속 입력 신호에 응답하는 저전력 소비 신호 입력 회로를 갖고 있는 반도체 집적 회로 장치
JPH04344387A (ja) 素子温度に応じたリフレッシュ動作を実行するためのリフレッシュ要請信号発生装置を用いた半導体メモリー装置
KR970023464A (ko) 테스트 회로가 설치된 반도체 메모리
KR100496082B1 (ko) 반도체 기억 장치
KR100360738B1 (ko) 반도체 회로 시험 방법
JPH04313888A (ja) ダイナミック型半導体メモリ装置
US5150329A (en) Dynamic memory with a refresh control circuit
US6172932B1 (en) On-chip voltage generating device for semiconductor memory with reduced stand-by current
KR940007877A (ko) 디램을 리프레쉬하기 위한 방법 및 장치
KR100712492B1 (ko) 반도체 메모리 장치의 셀프 리프레쉬 회로 및 그 방법
US6950363B2 (en) Semiconductor memory device
KR100800384B1 (ko) 반도체 메모리 장치 및 이에 따른 셀프 리프레쉬 방법
KR100480553B1 (ko) 디램장치의리프레쉬제어방법
JPH02123592A (ja) ダイナミック型半導体メモリ
JPH0660647A (ja) 半導体記憶システム
KR100518508B1 (ko) 반도체메모리장치
KR0140641B1 (ko) 반도체 기억소자
KR0172233B1 (ko) 분배형 리프레쉬 모드 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990616

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee