KR930020439A - 전원공급후 동작 가능한 자기초기 설정회로의 반도체기억장치 - Google Patents

전원공급후 동작 가능한 자기초기 설정회로의 반도체기억장치 Download PDF

Info

Publication number
KR930020439A
KR930020439A KR1019930003740A KR930003740A KR930020439A KR 930020439 A KR930020439 A KR 930020439A KR 1019930003740 A KR1019930003740 A KR 1019930003740A KR 930003740 A KR930003740 A KR 930003740A KR 930020439 A KR930020439 A KR 930020439A
Authority
KR
South Korea
Prior art keywords
clock pulse
circuit
power supply
supply voltage
counter
Prior art date
Application number
KR1019930003740A
Other languages
English (en)
Other versions
KR960006879B1 (ko
Inventor
아끼히로 시라이
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR930020439A publication Critical patent/KR930020439A/ko
Application granted granted Critical
Publication of KR960006879B1 publication Critical patent/KR960006879B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

개량된 DRAM(100)은 전원전압의 공급개시에 초기설정되는 내부회로를 포함한다.
DRAM은 의사 클럭신호 발생기(1)를 포함하고, 그리고 타이머회로(2)에 의해 전원전압의 공급개시후 소정시간 기간경과 까지 스위칭회로(3)를 통하여 클럭신호 발생기(51)에 의사 클럭신호를 적용한다.
신호 /RAS는 특수방법으로 제어되고, 재생카운터(53)와 같은 내부회로를 초기설정 하기위해 요구되지 않는다.
그러므로, DRAM을 초기설정하는 외부회로에서 요구되는 부하는 축소된다.

Description

전원공급후 동작 가능한 자기초기 설정회로의 반도체기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예의 DRAM의 블록도.
제2도는 제1도에 표시되는 의사 클럭신호 발생시, 타이머회로 그리고 스위칭회로의 회로도.

Claims (12)

  1. 전원전압의 공급개시에 초기설정되는 내부회로(53)와, 적용된 클럭펄스에 응답하고 상기 내부회로를 초기설정과 제어하는 초기설정회로 수단(51,52)와, 전원전압의 공급개시후 소정의 시간길이의 경과를 검출하는 시간 경과 검출수단(2)과, 전원전압을 받고 그리고 내부클럭 펄스를 발생하는 내부클럭 펄스 발생수단(1)과, 그리고 외부적용상태 제어클럭 펄스와 내부 클럭펄스를 받기위해 접속되고, 그리고 상기 초기설정제어수단에 상기 외부 적용 상태 제어클럭펄스가 상기 내부클럭 펄스 중 하나를 선택적으로 적용하는 상기 시간 경과 검출수단에 응답하는 선택공급수단(31,32)을 포함하는 반도체 기억장치(100).
  2. 제1항에 있어서, 상기 선택공급 수단은 상기 시간 경과 검출수단에 응답하고, 전원전압의 공급 개시후 상기 소정의 시간길이 동안 상기 초기설정 제어수단에 내부클럭 펄스를 선택적으로 적용하고, 그리고 상기 소정의 시간길이의 경과후 상기 초기설정제어수단에 외부적용상태 제어클럭펄스를 선택적으로 적용하는 반도체 기억장치.
  3. 제1항에 있어서, 상기 선택공급 수단은 출력노드(NC)와, 외부 적용상태 제어 클럭펄스를 받는 상기 출력노드에 접속되는 제1의 스위칭수단(31), 그리고 내부 클럭펄스를 받는 상기 출력노드에 접속되는 제2의 스위칭 수단(32)을 포함하고, 상기 제1과 제2의 스위칭 수단은 상기 시간경과 검출수단에 응답하는 선택적으로 턴온되는 반도체 기억장치.
  4. 제1항에 있어서, 상기 시간경과 검출수단은 전원전압의 공급하에서 동작되는 타이머 회로수단(2)을 포함하고, 그리고 상기 선택공급 수단은 상기 타이머 회로수단에서 공급되는 출력신호에 응답하고 상기 초기설정제어수단에 상기 외부적용 상태제어 클럭펄스와 상기 내부 클럭 펄스 중 하나를 선택적으로 적용하는 반도체 기억장치.
  5. 제1항에 있어서, 상기내부클럭 펄스 발생수단은 전원전압을 받고 그리고 내부 클럭펄스를 발생하는 링 발진기 회로수단(1)을 포함하는 반도체 기억장치.
  6. 제1항에 있어서, 상기 내부회로는 상기 메모리 장치를 제어하는 카운터 신호를 발생하는 카운터 회로수단(53)을 포함하고, 그리고 상기 초기설정 제어수단은 상기 카운터 회로수단을 리세트하는 적용된 펄스에 응답하는 리세트 회로수단(51,52)을 포함하는 반도체 기억장치.
  7. 제4항에 있어서, 상기 타이머 회로수단은 전원전압을 받고 그리고 상기 소정의 시간길이에 의존하는 시상수를 가지는 RC 적분회로 수단(21,22)과 그리고 상기 RC 적분회로 수단의 출력전압 레벨을 소정의 하계전압과 비교하는 전압 비교수단(24)을 포함하는 반도체 기억장치.
  8. 제1항에 있어서, 상기 내부 클럭펄스 발생수단은 가상 사이클하에서 상기 기억장치를 동작하는 가상클럭펄스를 발생하는 가상 클럭펄스 발생수단(1)을 포함하는 반도체 기억장치.
  9. 제1항에 있어서, 상기 외부적용 상태 제어클럭 펄스는 외부적용 로우 어드레스 스트로브신호(/RAS)인 반도체 기억장치.
  10. 제6항에 있어서, 로우 컬럼으로 배치되는 복수의 메모리셀을 포함하는 메모리셀 어레이를 더욱 포함하고, 상기 카운터 회로수단은 상기 메모리셀 어레이에 기억되는 데이터 신호를 재생하는 재생카운트 신호를 발생하는 재생카운터를 포함하고, 그리고 상기 리세트 회로수단은 적용된 클럭펄스에 응답하고 상기 재생카운터를 리세트하는 반도체 기억장치.
  11. 제1항에 있어서, 상기 기억장치는 다이너믹 랜덤 액세스 메모리 인 반도체 기억장치.
  12. 로우와 컬럼으로 배치되는 복수의 메모리셀을 포함하는 메모리셀 어레이(58)과, 상기 메모리셀 어레이에 기억되는 데이터 신호를 재생하는 재생카운트 신호를 발생하는 재생 카운터(53)과, 거기에 적용된 클럭펄스에 응답하고 사기 재생카운터를 리세트 하는 리세트 회로(51,52)와, 전원전압의 공급후 소정의 시간길이의 경과를 검출하는 전원전압으로 공급되는 타이머회로(2)와, 의사회로하에서 상기 기억장치를 동작하는 의사클럭펄스를 발생하는 전원전압에 의해 공급되는 링발진기(1), 그리고 의사 클럭펄스와 외부적용 로우어드레스 스트로브 신호를 받기위해 접속되고, 그리고 상기 리세트 회로에 의사 클럭펄스와 로우어드레스 슬로브 신호 중 하나를 선택적으로 적용하는 상기 타이머회로에서 공급되는 출력신호에 응답하는 선택공급 수단(3)을 포함하고, 상기 선택 공급수단은 전원전압의 공급 개시후 상기 소정의 시간길이 동안 상기 리세트 회로에 의사클럭 펄스를 적용하고 그리고 상기 소정의 시간길이의 경과후 상기 리세트 회로에 로우어드레스 스트로브 신호를 적용하는 다이너믹 랜덤 액세스 메모리(100).
    ※ 참고사항: 최초출원 내용에 의하여 공개하는 것임.
KR1019930003740A 1992-03-25 1993-03-12 전원공급후 작동 가능한 자기초기화 회로를 구비한 반도체 메모리장치 KR960006879B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6695992A JP2824712B2 (ja) 1992-03-25 1992-03-25 半導体メモリ装置
JP92-066959 1992-03-25

Publications (2)

Publication Number Publication Date
KR930020439A true KR930020439A (ko) 1993-10-19
KR960006879B1 KR960006879B1 (ko) 1996-05-23

Family

ID=13331074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930003740A KR960006879B1 (ko) 1992-03-25 1993-03-12 전원공급후 작동 가능한 자기초기화 회로를 구비한 반도체 메모리장치

Country Status (4)

Country Link
US (1) US5477491A (ko)
JP (1) JP2824712B2 (ko)
KR (1) KR960006879B1 (ko)
DE (1) DE4304886C2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526865B1 (ko) * 1998-05-20 2006-02-08 삼성전자주식회사 반도체 메모리 장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594699A (en) * 1993-09-20 1997-01-14 Fujitsu Limited DRAM with reduced electric power consumption
JP3769033B2 (ja) * 1993-12-28 2006-04-19 株式会社東芝 半導体メモリ装置
JP3592386B2 (ja) * 1994-11-22 2004-11-24 株式会社ルネサステクノロジ 同期型半導体記憶装置
JPH08227598A (ja) * 1995-02-21 1996-09-03 Mitsubishi Electric Corp 半導体記憶装置およびそのワード線選択方法
US5582582A (en) * 1995-05-15 1996-12-10 Chapman; Nicki C. Back massaging mechanism
KR100372245B1 (ko) * 1995-08-24 2004-02-25 삼성전자주식회사 워드라인순차제어반도체메모리장치
JP4014669B2 (ja) * 1996-04-22 2007-11-28 株式会社ルネサステクノロジ 同期型半導体記憶装置
KR100225951B1 (ko) * 1996-10-22 1999-10-15 김영환 노이즈 감소형 반도체 메모리 장치
JPH10228768A (ja) * 1997-02-14 1998-08-25 Mitsubishi Electric Corp 半導体記憶装置
US5892729A (en) * 1997-07-25 1999-04-06 Lucent Technologies Inc. Power savings for memory arrays
US5825706A (en) * 1997-10-27 1998-10-20 Motorola, Inc. Circuit and method for retaining data in DRAM in a portable electronic device
US6049505A (en) 1998-05-22 2000-04-11 Micron Technology, Inc. Method and apparatus for generating memory addresses for testing memory devices
EP1324491A4 (en) * 2000-08-04 2008-05-14 Nec Electronics Corp TIMER SWITCHING AND SEMICONDUCTOR MEMORY WITH TEMPERATURE SWITCHING
US6940773B2 (en) * 2003-04-02 2005-09-06 Infineon Technologies Ag Method and system for manufacturing DRAMs with reduced self-refresh current requirements
KR100909630B1 (ko) * 2007-11-02 2009-07-27 주식회사 하이닉스반도체 어드레스 카운터 회로
KR101020284B1 (ko) * 2008-12-05 2011-03-07 주식회사 하이닉스반도체 초기화회로 및 이를 이용한 뱅크액티브회로
KR101253443B1 (ko) * 2011-06-09 2013-04-11 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58185092A (ja) * 1982-04-21 1983-10-28 Oki Electric Ind Co Ltd ダイナミツク型回路装置
JPS6061992A (ja) * 1983-09-14 1985-04-09 Nec Corp 擬似スタティックメモリ
JPS60242587A (ja) * 1984-05-16 1985-12-02 Hitachi Micro Comput Eng Ltd ダイナミツク型ｒａｍ
JPS6427094A (en) * 1987-07-23 1989-01-30 Mitsubishi Electric Corp Mos-type semiconductor memory
JPH01220516A (ja) * 1988-02-26 1989-09-04 Nec Corp リセット回路
JPH04252489A (ja) * 1991-01-28 1992-09-08 Mitsubishi Electric Corp 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526865B1 (ko) * 1998-05-20 2006-02-08 삼성전자주식회사 반도체 메모리 장치

Also Published As

Publication number Publication date
DE4304886C2 (de) 1994-12-22
US5477491A (en) 1995-12-19
JPH05274869A (ja) 1993-10-22
DE4304886A1 (de) 1993-09-30
KR960006879B1 (ko) 1996-05-23
JP2824712B2 (ja) 1998-11-18

Similar Documents

Publication Publication Date Title
KR930020439A (ko) 전원공급후 동작 가능한 자기초기 설정회로의 반도체기억장치
KR940001163A (ko) 셀프-리프레쉬 기능을 테스트하는데 요구되는 시간을 단축하는데 적합한 다이나믹 랜덤 액세스 메모리 장치
KR940003039A (ko) 반도체 기억장치
KR970051182A (ko) 반도체 기억 장치
KR940026954A (ko) 클록동기형 반도체 메모리장치의 리프레시 카운터에 대한 테스트회로
KR930024023A (ko) 반도체 기억 장치
KR970006601B1 (ko) 고속 셀프 리프레쉬 텀을 가지는 개량된 다이너믹 랜덤 액세스 메모리 장치
GB2116338A (en) A dynamic random access memory
US4644184A (en) Memory clock pulse generating circuit with reduced peak current requirements
KR940022853A (ko) 다이나믹형 ram
US5404335A (en) Dynamic type semiconductor memory device operable in a self-refreshing mode
KR930010987A (ko) 다이나믹형 ram의 특수 모드제어방법
KR940004654A (ko) 다이나믹 메모리 장치
US6298000B1 (en) Dynamic type semiconductor memory device operable in self refresh operation mode and self refresh method thereof
JP2000036190A5 (ko)
KR950007089A (ko) 진폭이 작은 고속 입력 신호에 응답하는 저전력 소비 신호 입력 회로를 갖고 있는 반도체 집적 회로 장치
KR100360738B1 (ko) 반도체 회로 시험 방법
KR920013455A (ko) 반도체 장치
US7042785B2 (en) Method and apparatus for controlling refresh cycles of a plural cycle refresh scheme in a dynamic memory
KR920020720A (ko) 소비 전류를 증가시키지 않고 검사용이성을 개량한 동적 랜덤 억세스 메모리 디바이스
KR20010093714A (ko) 반도체 기억 회로
JPH0660647A (ja) 半導体記憶システム
JPH02123592A (ja) ダイナミック型半導体メモリ
KR0140641B1 (ko) 반도체 기억소자
JPH05135576A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040507

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee