JP2606669B2 - 半導体記憶装置 - Google Patents

半導体記憶装置

Info

Publication number
JP2606669B2
JP2606669B2 JP6227812A JP22781294A JP2606669B2 JP 2606669 B2 JP2606669 B2 JP 2606669B2 JP 6227812 A JP6227812 A JP 6227812A JP 22781294 A JP22781294 A JP 22781294A JP 2606669 B2 JP2606669 B2 JP 2606669B2
Authority
JP
Japan
Prior art keywords
signal
timer
cycle
circuit
row address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6227812A
Other languages
English (en)
Other versions
JPH0896575A (ja
Inventor
義史 岡村
信二 櫻木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6227812A priority Critical patent/JP2606669B2/ja
Priority to KR1019950031174A priority patent/KR0160364B1/ko
Priority to US08/532,884 priority patent/US5566117A/en
Publication of JPH0896575A publication Critical patent/JPH0896575A/ja
Application granted granted Critical
Publication of JP2606669B2 publication Critical patent/JP2606669B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体記憶装置に関し、
特にセルフリフレッシュモードを備えたダイナミックＲ
ＡＭ型の半導体記憶装置に関する。
【０００２】
【従来の技術】セルフリフレッシュモードは、制御信号
が所定の条件を満たすとこのモードに入り、内部行アド
レス信号だけでなく、この内部行アドレス信号を発生す
るタイミング信号も内部で発生するので、このモード期
間中は電源を供給するだけでリフレッシュ動作が続行さ
れる。
【０００３】このリフレッシュモードを有する従来の半
導体記憶装置の一般的な例を図６に示す。
【０００４】この半導体記憶装置は、セルフリフレッシ
ュ・エントリ信号ＳＲＥがアクティブレベルになると発
振し所定の周期の内部基準クロック信号ＩＣＫを発生す
るリング発振器１１、及び内部基準クロック信号ＩＣＫ
をカウントして所定の周期のタイマ信号Φｔを出力する
カウンタ回路１２を備えたタイマ回路１ｘと、セルフリ
フレッシュモード検知信号ＳＲＥＤがアクティブレベル
になるとアクティブレベルのセルフリフレッシュ・エン
トリ信号ＳＲＥを出力してセルフリフレッシュモードに
入りタイマ回路１ｘからのタイマ信号Φｔに同期してア
クティブレベルとなりリフレッシュ終了信号ＲＦＥに同
期してインアクティブレベルとなる内部ＲＡＳ信号ＲＡ
ＳＩを出力するセルフリフレッシュ制御回路２と、論理
ゲートＧ４，Ｇ５及びＲＡＳ系制御信号発生回路３１を
備え、セルフリフレッシュ・エントリ信号ＳＲＥがアク
ティブレベルの期間に内部ＲＡＳ信号ＲＡＳＩの立上が
りに同期してカウンタ制御信号ＣＣを出力した後所定の
タイミングでリフレッシュ終了信号ＲＦＥを出力しイン
アクティブレベルの期間に外部ＲＡＳ信号ＲＡＳ＊の立
下がりに同期してカウンタ制御信号ＣＣを出力するＲＡ
Ｓ系制御回路３と、カウンタ制御信号ＣＣに同期してア
ドレスが順次更新される内部行アドレス信号ＩＸ（ＣＸ
０，ＣＸ１，…，ＣＸｎ）を発生する内部行アドレスカ
ウンタ４と、行方向、列方向に配置された複数のメモリ
セルを含むメモリセルアレイ（図示省略）とを有し、こ
のメモリセルアレイの複数のメモリセルのデータを内部
行アドレス信号ＩＸに従って順次リフレッシュする構成
となっている。
【０００５】次にこの半導体記憶装置の動作について、
図７に示された波形図を併せて参照し説明する。
【０００６】制御信号等によりセルフリフレッシュモー
ドに入る条件を満足するとセルフリフレッシュモード検
知信号ＳＲＥＤがアクティブレベルとなり、これに応答
してセルフリフレッシュ制御回路２はセルフリフレッシ
ュ・エントリ信号ＳＲＥをアクティブレベル（高レベ
ル）としてセルフリフレッシュモードに入る。
【０００７】セルフリフレッシュ・エントリ信号ＳＲＥ
がアクティブレベルになるとリング発振器１１は発振を
開始して所定の周期の内部基準クロック信号ＩＣＫを発
生してカウンタ回路１２に供給する。カウンタ回路１２
はこの内部基準クロック信号ＩＣＫの周期を整数倍して
タイマ信号Φｔとしてセルフリフレッシュ制御回路２に
出力する。
【０００８】セルフリフレッシュ制御回路２は、タイマ
信号Φｔに同期して内部ＲＡＳ信号ＲＡＳＩをアクティ
ブレベルにしＲＡＳ系制御回路３に出力する。このとき
ＲＡＳ系制御回路３では、セルフリフレッシュ・エント
リ信号ＳＲＥがアクティブレベルとなっているので、内
部ＲＡＳ信号ＲＡＳＩがＲＡＳ系制御信号発生回路３１
に入力され、ＲＡＳ系制御信号発生回路３１は内部ＲＡ
Ｓ信号ＲＡＳＩの立上がりに同期してカウンタ制御信号
ＣＣを発生し内部行アドレスカウンタ４に供給する。内
部行アドレスカウンタ４は、このカウンタ制御信号ＣＣ
により内部行アドレス信号ＩＸのアドレスを更新し出力
する。この結果、メモリセルアレイのリフレッシュ行が
次の行に移る。そして、その行のリフレッシュが終了す
るタイミングで、ＲＡＳ系制御信号発生回路３１はリフ
レッシュ終了信号ＲＦＥを発生してセルフリフレッシュ
制御回路２に供給し、セルフリフレッシュ制御回路２は
これに応答して内部ＲＡＳ信号ＲＡＳＩをインアクティ
ブレベルにする。
【０００９】この後、次のタイマ信号Φｔがセルフリフ
レッシュ制御回路２に入力されて上述と同様の動作が繰
り返され、また、タイマ信号Φｔが入力されるごとに同
様の動作が繰り返されてメモリセルアレイが行単位で順
次リフレッシュされる。
【００１０】一方、メモリセルアレイのメモリセルのデ
ータ保持時間は温度変化に伴って大きく変化するので、
リフレッシュ周期の設定に最も大きな影響を及ぼす。デ
ータ保持時間と温度との関係は、縦軸を対数目盛のデー
タ保持時間、横軸を温度としたとき、図８の実線，破線
のようになる。そしてダイナミックＲＡＭ等の半導体記
憶装置では使用温度範囲が規格化されているので、この
使用温度範囲（図８のＴL 〜ＴH ）で正常にリフレッシ
ュ動作が行われるように、セルフリフレッシュのタイマ
信号Φｔの周期（以下、タイマ周期という）は、通常、
データ保持時間の最も短くなる最高温度（ＴH ）の点に
対応させた時間ｔａｈに設定されている。しかもこのデ
ータ保持時間にはばらつきがあるので、ワーストケース
を考慮してタイマ周期はその短い方（ｔｄｈ）に設定さ
れる。そして、ウェハテストの段階で常温（ＴA ）でセ
ルフリフレッシュ動作を保証しようとしてもタイマ周期
が図８のような温度依存性をもたないためにその保証が
できないので、データ保持テストで、最高温度ＴH での
データ保持時間ｔｄｈと対応する常温ＴA でのデータ保
持時間ｔｄａを保証するようになっている。
【００１１】一方、セルフリフレッシュ時の消費電流
（ＩｃｃＳＲ）はタイマ周期（リフレッシュ周期）に対
して反比例の関係にある。すなわち、消費電流の点から
みるとタイマ周期は長いほど有利であり、また逆に、タ
イマ周期が長くなればデータ保持時間に対して厳しくな
り、データ保持不良が発生する危険性がある。
【００１２】そこで最近では、データ保持時間の長いも
のはタイマ周期を長くして低消費電力化し（これをＬＰ
品（Ｌｏｗ Ｐｏｗｅｒ品）という）、短いものはこれ
までと同様にタイマ周期を短かく（ＮＰ品（Ｎｏｒｍａ
ｌ Ｐｏｗｅｒ品））するように、リング発振器１１の
発振周波数（周期）を切換るための発振周波数切換回路
５が設けられている（例えば、特開昭６２−１５４２９
１号公報参照）。
【００１３】
【発明が解決しようとする課題】この従来の半導体記憶
装置では、タイマ周期がメモリセルのデータ保持時間の
温度依存性（図８参照）のような温度依存性を持たない
ために常温下でのウェハテストの段階でセルフリフレッ
シュ動作の保証ができないので、最高温度におけるデー
タ保持時間（同ｔｄａ）を保証するようになっている。
しかしながら、タイマ周期を決定する内部基準クロック
信号ＩＣＫをリング発振器１１によって発生しているの
で、このリング発振器１１による内部基準クロック信号
ＩＣＫの周期が製造プロセス等によってばらつきが生
じ、例えば図８のデータ保持時間ｔａｈに対しタイマ周
期がｔｃｈと対応する時間となることもあり、上述のデ
ータ保持時間のテストで規定を満たしたとしてもデータ
保持不良が発生する危険性があるという問題点がある。
【００１４】本発明の目的は、常温のテストにより、規
定温度範囲におけるセルフリフレッシュ動作時のデータ
保持不良を確実になくすことができる半導体記憶装置を
提供することにある。
【００１５】
【課題を解決するための手段】本発明の半導体記憶装置
は、タイマ信号に同期してアドレスが順次更新される内
部行アドレス信号を発生する内部行アドレス信号発生手
段を備え、行方向、列方向に配置された複数のメモリセ
ルを含むメモリセルアレイの前記複数のメモリセルのデ
ータを前記内部行アドレス信号に従って順次リフレッシ
ュするセルフリフレッシュモードを有する半導体記憶装
置であって、所定のタイミングで発振開始して所定の周
期の内部基準クロック信号を発生する発振回路と、この
発振回路からの内部基準クロック信号をカウントして所
定の周期の第１のタイマ信号を出力するカウンタ回路
と、前記発振回路からの内部基準クロック信号をカウン
トして前記第１のタイマ信号の周期に前記複数のメモリ
セルの規定温度範囲の最高温時のデータ保持時間に対す
る常温時のデータ保持時間の変化分と対応する係数を乗
じた周期の第２のタイマ信号を出力する温度係数倍カウ
ンタ回路と、テスト信号がアクティブレベルのときは前
記第２のタイマ信号、インアクティブレベルには前記第
１のタイマ信号をそれぞれ選択して、前記内部行アドレ
ス信号発生のためのタイマ信号として出力する切換回路
とを有している。
【００１６】また、タイマ信号の周期が規定の範囲内に
入っているか否かを判定するタイマ周期良否判定手段を
設け、このタイマ周期良否判定手段を、内部行アドレス
信号の最高位ビットの所定の期間内でのレベル変化によ
ってタイマ信号の周期が規定の範囲内に入っているか否
かを判定する回路とし、更にタイマ周期良否判定手段の
判定結果が良のとき、所定のデータ出力回路からデータ
の出力ができるようにし、タイマ周期良否判定手段の判
定結果に従って内部基準クロック信号の周期を切換える
周期切換手段を設けて構成される。
【００１７】
【実施例】次に本発明の実施例について図面を参照して
説明する。
【００１８】図１は本発明の第１の実施例を示すブロッ
ク図である。
【００１９】この実施例が図６に示された従来の半導体
記憶装置と相違する点は、タイマ回路１ｘのリング発振
器１１及びカウンタ回路１２に加えて、リング発振器１
１からの内部基準クロック信号ＩＣＫをカウントしてカ
ウンタ回路１２からのタイマ信号の周期にメモリセルア
レイのメモリセルの規定温度範囲の最高温時のデータ保
持時間に対する常温時のデータ保持時間の変化分と対応
する係数を乗じた周期のタイマ信号を出力する温度係数
倍カウンタ回路１３と、論理ゲートＧ１〜Ｇ３を備えテ
スト信号ＴＥＳＴがアクティブレベルのときは温度係数
倍カウンタ回路１３からのタイマ信号を選択しインアク
ティブレベルのときはカウンタ回路１２からのタイマ信
号を選択してセルフリフレッシュ制御回路２に供給する
切換回路１４とを設けてタイマ回路１とした点にある。
【００２０】この結果、常温において、テスト信号ＴＥ
ＳＴをアクティブレベルとすることにより、図２に示す
ように、メモリセルのデータ保持時間の温度依存係数と
（図２の実線の傾斜）と同一の温度依存係数で変化する
タイマ周期（図２のＢ，Ｃ）でセルフリフレッシュ動作
を行いタイマ周期の妥当性及びメモリセルのデータ保持
不良が発生するか否かが確認できるので、規定温度範囲
におけるデータ保持不良を確実になくすことができる。
【００２１】なお、データ保持不良が発生したものに対
しては（図２のＣ相当）、発振周波数切換回路５によっ
てリング発振器１１の発振周波数を高く（周期を短く）
することによりデータ保持不良をなくすことができる
（ＮＰ品）。すなわち、常温においてＬＰ品、ＮＰ品の
切換えが可能となる。
【００２２】図３は本発明の第２の実施例を示すブロッ
ク図である。
【００２３】この実施例は、前述の第１の実施例に加え
更に、タイマ周期良否判定部６及びカウンタリセット回
路７から成るタイマ周期良否判定手段を設けたものであ
る。
【００２４】タイマ周期良否判定回路６は、内部行アド
レスカウンタ４の最上位ビット（ＣＸｎ）を２進カウン
トして２ビットの信号Φ１，Φ２を出力するカウンタ回
路６１と、メモリセルアレイの全メモリセルのデータの
リフレッシュを２サイクル実行するのに必要な期間アク
ティブレベルとなるセルフリフレッシュ・エントリ信号
ＳＲＥ及びテスト信号ＴＥＳＴとカウンタ回路の２ビッ
トの出力信号とを受けてセルフリフレッシュ・エントリ
信号ＳＲＥのアクティブレベルの期間に内部行アドレス
信号ＩＸのアドレス変化が２サイクル行われたか否かで
タイマ周期の良否を判定する良否判定回路６２とを備え
ている。
【００２５】また、カウンタリセット回路７は、遅延素
子Ｄ１と論理ゲートＧ６とを備え、内部アドレスカウン
タ４及びカウンタ回路６１をセルフリフレッシュ・エン
トリ信号ＳＲＥに同期して初期化する。
【００２６】次にこの実施例の動作について図４，図５
に示された波形図を併せて参照し説明する。
【００２７】テスト信号ＴＥＳＴをアクティブレベルと
し、セルフリフレッシュ・エントリ信号ＳＲＥをアクテ
ィブレベルにするとリセット信号ＲＳＴが発生し、内部
行アドレスカウンタ４及びカウンタ回路６１がリセット
（初期値化）される。また同時に良否判定信号Φｄも高
レベルとする。そしてカウンタ制御信号ＣＣによって内
部行アドレス信号ＩＸのアドレスが順次更新されメモリ
セルアレイのメモリセルのデータが行単位で順次リフレ
ッシュされる。メモリセルアレイの全メモリセルがリフ
レッシュされて最初の行に戻るとき内部行アドレス信号
ＩＸの最上位ビットＣＸｎはレベル変化するので、これ
をカウンタ回路６１でカウントする。カウンタ回路６１
の出力Φ１は全メモリセルのリフレッシュの１サイクル
目及び２サイクル目でレベル変化し、出力Φ２は出力Φ
１のレベル変化を受けてレベル変化するので、２サイク
ル目でレベル変化する。
【００２８】従って、セルフリフレッシュ・エントリ信
号ＳＲＥがアクティブレベルの期間中に出力Φ１，出力
Φ２が共にレベル変化すると（図４）、その期間中にメ
モリセルアレイの全メモリセルのリフレッシュが２サイ
クル行われたことを示すので、良否判定信号Φｄを低レ
ベルとし、タイマ周期が期待値どおりであったことを示
す。また、タイマ周期が長くなると、セルフリフレッシ
ュ・エントリ信号ＳＲＥがインアクティブレベルになっ
てもメモリセルアレイのリフレッシュの最後の行まで内
部行アドレス信号ＩＸのアドレスが到達しないので、出
力Φ２のレベル変化はなく、良否判定信号Φｄは高レベ
ルのままとなり、タイマ周期が期待値より長くなってい
ることを示す（図５）。この場合には、周波数切換回路
５似よってリング発振器１１の周波数を高くし、タイマ
周期を短くすればよい。
【００２９】こうして、タイマ周期が期待値どおりであ
るか否かが常温において確認でき、第１の実施例と同様
に、規定温度範囲におけるデータ保持不良をなくすこと
ができる。
【００３０】なお、セルフリフレッシュ・エントリ信号
ＳＲＥのアクティブレベルの期間は、テスターなどによ
り、セルフリフレッシュモード検知信号ＳＲＥＤを使っ
て任意に設定することができるので、この期間を上述の
ように２サイクルに限定する必要はない。
【００３１】また、良否判定信号Φｄによって所定のデ
ータ出力回路のデータの出力を制御し、良否判定信号Φ
ｄが低レベルになるとこれらデータ出力回路からデータ
が出力されるようにし、その後のデータの読み出し動作
が正常に行われるようにすることもできる。
【００３２】
【発明の効果】以上説明したように本発明は、タイマ回
路に、タイマ周期をメモリセルのデータ保持時間の温度
依存係数と同一の温度依存係数倍する手段を設けたの
で、常温において、メモリセルのデータ保持時間に対す
るタイマ周期が規定温度範囲内で妥当であるか否かを判
定することができ、この規定温度範囲内でのセルフリフ
レッシュ動作時のデータ保持不良をなくすことができる
効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示すブロック図であ
る。
【図２】図１に示された実施例の動作を説明するための
メモリセルのデータ保持時間の温度依存性及びこの実施
例のテストモード時のタイマ周期の温度依存性を示す特
性図である。
【図３】本発明の第２の実施例を示すブロック図であ
る。
【図４】図３に示された実施例の動作及び効果を説明す
るための各部信号の波形図である。
【図５】図３に示された実施例の動作及び効果を説明す
るための各部信号の波形図である。
【図６】従来の半導体記憶装置の一例を示すブロック図
である。
【図７】図６に示された半導体記憶装置の動作を説明す
るための各部信号の波形図である。
【図８】図６に示された半導体記憶装置のメモリセルの
データ保持時間の温度依存性及びタイマ周期の関係を示
す特性図である。
【符号の説明】
１，１ｘ タイマ回路 ２ セルフリフレッシュ制御回路 ３ ＲＡＳ系制御回路 ４ 内部アドレスカウンタ ５ 発振周波数切換回路 ６ タイマ周期良否判定回路 ７ カウンタリセット回路 １１ リング発振器 １２ カウンタ回路 １３ 温度係数倍カウンタ回路 １４ 切換回路 ３１ ＲＡＳ系制御信号発生回路 ６１ カウンタ回路 ６２ 良否判定回路 Ｄ１ 遅延素子 Ｇ１〜Ｇ６ 論理ゲート

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 タイマ信号に同期してアドレスが順次更
    新される内部行アドレス信号を発生する内部行アドレス
    信号発生手段を備え、行方向、列方向に配置された複数
    のメモリセルを含むメモリセルアレイの前記複数のメモ
    リセルのデータを前記内部行アドレス信号に従って順次
    リフレッシュするセルフリフレッシュモードを有する半
    導体記憶装置であって、所定のタイミングで発振開始し
    て所定の周期の内部基準クロック信号を発生する発振回
    路と、この発振回路からの内部基準クロック信号をカウ
    ントして所定の周期の第１のタイマ信号を出力するカウ
    ンタ回路と、前記発振回路からの内部基準クロック信号
    をカウントして前記第１のタイマ信号の周期に前記複数
    のメモリセルの規定温度範囲の最高温時のデータ保持時
    間に対する常温時のデータ保持時間の変化分と対応する
    係数を乗じた周期の第２のタイマ信号を出力する温度係
    数倍カウンタ回路と、テスト信号がアクティブレベルの
    ときは前記第２のタイマ信号、インアクティブレベルに
    は前記第１のタイマ信号をそれぞれ選択して、前記内部
    行アドレス信号発生のためのタイマ信号として出力する
    切換回路とを有することを特徴とする半導体記憶装置。
  2. 【請求項２】 タイマ信号の周期が規定の範囲内に入っ
    ているか否かを判定するタイマ周期良否判定手段を設け
    た請求項１記載の半導体記憶装置。
  3. 【請求項３】 タイマ周期良否判定手段を、内部行アド
    レス信号の最高位ビットの所定の期間内でのレベル変化
    によってタイマ信号の周期が規定の範囲内に入っている
    か否かを判定する回路とした請求項２記載の半導体記憶
    装置。
  4. 【請求項４】 タイマ周期良否判定手段の判定結果が良
    のとき、所定のデータ出力回路からデータの出力ができ
    るようにした請求項２記載の半導体記憶装置。
  5. 【請求項５】 タイマ周期良否判定手段の判定結果に従
    って内部基準クロック信号の周期を切換える周期切換手
    段を設けた請求項２記載の半導体記憶装置。
JP6227812A 1994-09-22 1994-09-22 半導体記憶装置 Expired - Fee Related JP2606669B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6227812A JP2606669B2 (ja) 1994-09-22 1994-09-22 半導体記憶装置
KR1019950031174A KR0160364B1 (ko) 1994-09-22 1995-09-21 디램형 반도체 메모리 디바이스 및 이의 셀프 리프레시 동작 유효성 판단 방법
US08/532,884 US5566117A (en) 1994-09-22 1995-09-22 Reliable self-refreshing operation in a dram type of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6227812A JP2606669B2 (ja) 1994-09-22 1994-09-22 半導体記憶装置

Publications (2)

Publication Number Publication Date
JPH0896575A JPH0896575A (ja) 1996-04-12
JP2606669B2 true JP2606669B2 (ja) 1997-05-07

Family

ID=16866771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6227812A Expired - Fee Related JP2606669B2 (ja) 1994-09-22 1994-09-22 半導体記憶装置

Country Status (3)

Country Link
US (1) US5566117A (ja)
JP (1) JP2606669B2 (ja)
KR (1) KR0160364B1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594699A (en) * 1993-09-20 1997-01-14 Fujitsu Limited DRAM with reduced electric power consumption
US6392948B1 (en) * 1996-08-29 2002-05-21 Micron Technology, Inc. Semiconductor device with self refresh test mode
US5793776A (en) * 1996-10-18 1998-08-11 Samsung Electronics Co., Ltd. Structure and method for SDRAM dynamic self refresh entry and exit using JTAG
US6216233B1 (en) * 1997-02-12 2001-04-10 Intel Corporation Maintaining a memory while in a power management mode
US6260149B1 (en) 1997-02-12 2001-07-10 Intel Corporation Method and apparatus for logic and power isolation during power management
US5903505A (en) * 1997-05-19 1999-05-11 Lsi Logic Corporation Method of testing memory refresh operations wherein subthreshold leakage current may be set to near worst-case conditions
US6272588B1 (en) * 1997-05-30 2001-08-07 Motorola Inc. Method and apparatus for verifying and characterizing data retention time in a DRAM using built-in test circuitry
AU1075599A (en) * 1997-10-10 1999-05-03 Rambus Incorporated Dram core refresh with reduced spike current
TW452727B (en) * 1999-03-29 2001-09-01 Winbond Electronics Corp Micro-computer system and method for using reset to set different working modes
JP2001126471A (ja) * 1999-10-27 2001-05-11 Mitsubishi Electric Corp 半導体集積回路
TW454289B (en) * 2000-03-09 2001-09-11 Taiwan Semiconductor Mfg Programmable memory refresh architecture
KR100529033B1 (ko) * 2003-05-23 2005-11-17 주식회사 하이닉스반도체 동기식 반도체 메모리 소자
KR100576922B1 (ko) * 2004-04-19 2006-05-03 주식회사 하이닉스반도체 고전압 발생 회로
KR100631167B1 (ko) 2004-12-30 2006-10-02 주식회사 하이닉스반도체 셀프 리프레쉬 주기 발생장치 및 그 오실레이션 신호발생방법
KR100733471B1 (ko) * 2005-02-28 2007-06-28 주식회사 하이닉스반도체 반도체 기억 소자의 지연 고정 루프 회로 및 그 제어 방법
DE102005025168B4 (de) * 2005-06-01 2013-05-29 Qimonda Ag Elektronische Speichervorrichtung und Verfahren zum Betreiben einer elektronischen Speichervorrichtung
US7369451B2 (en) * 2005-10-31 2008-05-06 Mosaid Technologies Incorporated Dynamic random access memory device and method for self-refreshing memory cells
US7286377B1 (en) * 2006-04-28 2007-10-23 Mosaid Technologies Incorporated Dynamic random access memory device and method for self-refreshing memory cells with temperature compensated self-refresh
KR100800146B1 (ko) * 2006-05-23 2008-02-01 주식회사 하이닉스반도체 셀프 리프레쉬 모드 시 티라스 조절 회로
US8768645B2 (en) * 2007-12-17 2014-07-01 Nxp B.V. Estimating temperature of memory elements
KR101094915B1 (ko) * 2009-10-29 2011-12-15 주식회사 하이닉스반도체 반도체 메모리 장치의 셀프 리프레쉬 테스트 회로
US9087569B2 (en) * 2013-11-26 2015-07-21 Lenovo (Singapore) Pte. Ltd. Non-volatile memory validity
KR20170030305A (ko) 2015-09-09 2017-03-17 삼성전자주식회사 메모리 장치의 리프레쉬 방법
US10923171B2 (en) 2018-10-17 2021-02-16 Micron Technology, Inc. Semiconductor device performing refresh operation in deep sleep mode
KR102687581B1 (ko) * 2018-12-31 2024-07-24 에스케이하이닉스 주식회사 클럭 생성 회로 및 이를 포함하는 메모리 장치
CN114121074B (zh) 2020-08-31 2023-09-01 长鑫存储技术有限公司 存储阵列自刷新频率测试方法与存储阵列测试设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62154291A (ja) * 1985-12-27 1987-07-09 Hitachi Ltd ダイナミツク型ｒａｍ
US5321661A (en) * 1991-11-20 1994-06-14 Oki Electric Industry Co., Ltd. Self-refreshing memory with on-chip timer test circuit
JP2856598B2 (ja) * 1992-06-04 1999-02-10 三菱電機株式会社 ダイナミックランダムアクセスメモリ装置
US5450364A (en) * 1994-01-31 1995-09-12 Texas Instruments Incorporated Method and apparatus for production testing of self-refresh operations and a particular application to synchronous memory devices

Also Published As

Publication number Publication date
KR960012014A (ko) 1996-04-20
KR0160364B1 (ko) 1999-02-01
US5566117A (en) 1996-10-15
JPH0896575A (ja) 1996-04-12

Similar Documents

Publication Publication Date Title
JP2606669B2 (ja) 半導体記憶装置
KR910009440B1 (ko) 셀프리프레싱기능을 가진 다이내믹랜덤액세스메모리
JP2843481B2 (ja) リフレッシュアドレステスト回路を備えた半導体メモリ装置
US4989183A (en) Semiconductor memory device improved for externally designating operation mode
US7378891B2 (en) Measure-controlled circuit with frequency control
US7355918B2 (en) Semiconductor memory device and refresh method thereof
EP0199128B1 (en) Semiconductor memory
JPH08287676A (ja) 半導体メモリ装置
US6898142B2 (en) Semiconductor memory, method for controlling refreshment of it, and method for setting memory cell array specific area for realizing the control method
JPH0714400A (ja) 半導体記憶回路
JP2985834B2 (ja) シンクロノスディラムのリフレッシュカウンターテストモード方法及びその装置
US4797573A (en) Output circuit with improved timing control circuit
EP0409274B1 (en) Dynamic memory with a refresh control circuit
US6930946B2 (en) Refresh control and internal voltage generation in semiconductor memory device
JPH08129885A (ja) 半導体メモリ装置
US7287142B2 (en) Memory device and method for arbitrating internal and external access
JPH117798A (ja) メモリを具備する集積回路のストレステスト方法及びメモリ用のストレステスタを具備する集積回路
JP2003030983A (ja) ダイナミック型半導体記憶装置
JP2001332083A (ja) 半導体記憶装置およびそのアドレス制御方法
US7423925B2 (en) Memory
KR100800384B1 (ko) 반도체 메모리 장치 및 이에 따른 셀프 리프레쉬 방법
US20030128613A1 (en) Semiconductor memory device capable of measuring a period of an internally produced periodic signal
JPH065075A (ja) ダイナミック半導体メモリ装置
KR100744598B1 (ko) 리프레쉬 회로 및 방법 및 이를 이용하는 반도체 메모리장치
JP7461990B2 (ja) 制御回路、半導体記憶装置及び半導体記憶装置の制御方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19961224

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080213

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090213

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100213

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100213

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110213

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110213

Year of fee payment: 14

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110213

Year of fee payment: 14

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110213

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120213

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130213

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140213

Year of fee payment: 17

LAPS Cancellation because of no payment of annual fees